Przedmiotem wynalazku jest komutator prze¬ strzenny, stanowiacy matryce punktów skrzyzowan dla systemów telefonicznych.W sieciach polaczen telefonicznych o sterowaniu elektronicznym uzywa sie glównie matryc z prze¬ kaznikami elektromechanicznymi lub kontaktrona- mi. Niedogodnosci takich sieci zwiazane sa glów¬ nie z problemami kosztów i wymiarów zewnetrz¬ nych. W centralach telefonicznych matryce z prze¬ kaznikami stanowia okolo polowe kosztów i prze¬ strzeni i nie wydaje sie mozliwe uzyskanie wido¬ cznej poprawy w tym zakresie przy zastosowaniu tego typu elementów.Z tego tez powodu wykonano liczne prace nad zastosowaniem obwodów zintegrowanych w reali¬ zacji koncentracji przestrzennej, wykorzystujac glównie dwa typy elementów, tyrystory PNPN i tranzystory polowe typu metal—tlenek—pólprze¬ wodnik (MOS) lub tranzystory komplementarne (C-MOS). Wytrzymalosc napieciowa punktów skrzy¬ zowan w tyrystorach wynosi okolo 50 do 100 V i pradowa kilkadziesiat miliamperów, co jest nie¬ wystarczajace do przeslania pradu zasilania lub dzwonienia z zachowaniem niezbednego zapasu bez¬ pieczenstwa.Niezbedne jest wiec rozdzielenie funkcji sygna¬ lizacji i transmisji, co zreszta realizuje sie dla pun¬ któw skrzyzowan na tranzystorach MOS.Ponadto obwody sterowania punktami skrzyzo¬ wan na tyrystorach sa bardziej zlozone, poniewaz 10 15 20 25 30 z jednej strony konieczne jest wstrzykiwanie i po¬ bieranie pradu stalego utrzymania lancucha pola¬ czen, a z drugiej strony powierzchnie styku z ob¬ wodami zintegrowanymi typu logicznego na tranzy¬ storach (TTL) lub MOS sa trudne w realizacji.Tranzystory komplementarne C-MOS maja cha¬ rakterystyki, które pozwalaja spelnic wymagania transmisji, przesluchu i znieksztalcen. Dlatego tez obecnie coraz czesciej przechodzi sie z zastosowan tyrystorów na zastosowanie tranzystorów MOS i C- -MOS, które umozliwiaja realizacje przestrzennych matryc, w których punktami skrzyzowan sa tranzy¬ story MOS lub C-MOS. Sa juz równiez znane ta¬ kie matryce z obwodami zintegrowanymi.Oczywiscie punkty skrzyzowan sa ustalone i ta¬ kim matrycom nie oferuje sie kazdej podatnosci na zastosowanie niezbednej w realizacji koncentrato¬ rów. W szczególnosci adresowanie tych matryc winno brac pod uwage wszystkie punkty skrzyzo¬ wan matrycy.Znany z brytyjskiego opisu patentowego nr 1 518 983 koncentrator linii dla central z komuta¬ cja danych z podzialem czasowym, zawiera bramki próbek, których wyjscia sa polaczone z obwodem synchronizacji koncentratora. Bramki próbek sa ste¬ rowane przez sygnaly synchronizacji utworzone w oparciu o dekoder. W tym rozwiazaniu n bramek próbkowania polaczonych kazda z jedna linia abo¬ nencka poprzez obwód dekodera ma polaczone wyj¬ scia z linia multipleksu PCM. 115628115628 3 i Rozwiazanie to nie dotyczy matrycy koncentracji z wieloma wyjsciami, co ogranicza liczbe abonen¬ tów polaczonych z koncentratorem, poniewaz nie mozna tam przekroczyc okreslonego stopnia kon¬ centracji. Trzeba wiec stosowac inny koncentrator, lecz abonenci polaczeni z jednym koncentratorem nie maja dostepu do wyjscia drugiego koncentra¬ tora co moze doprowadzic do takiej sytuacji, ze wyjscie jedngo koncentratora linii PCM jest cal¬ kowicie wykorzystane, podczas gdy linia PCM dru¬ giego koncentratora jest tylko czesciowo wykorzy¬ stana, jesli wywolanie polaczen wystepuje glównie na jednym koncentratorze, a rzadko na drugim.Nie ma wiec mozliwosci rozdzielenia trafiku na dwie linie PCM, co by zadosc uczynilo wiekszej licz¬ bie wywolan polaczenia.Polski opis patentowy nr 89 012 dotyczy sieci kon¬ centrujacej utworzonej w oparciu o matryce punk¬ tów skrzyzowan. Matryce te posiadaja niedogod¬ nosci wskazane na wstepie opisu, zwlaszcza zwia¬ zane z kosztami i zatloczeniem niedogodnosci, któ¬ re sa tym wieksze, im liczba abonentów jest wiek¬ sza.Komutator przestrzenny, stanowiacy matryce punktów skrzyzowan dla systemów telefonicznych, która to matryca posiada okreslona liczbe n wejsc i parzysta liczbe multiplekserów analogowych, a ka¬ zde wyjscie multipleksera analogowego jest wyjs¬ ciem tej matrycy, wedlug wynalazku charakteryzuje sie tym, ze kazdy multiplekser analogowy zawiera liczbe wejsc równa polowie liczby wejsc matrycy, a kazde wejscie matrycy jest odpowiednio polaczo¬ ne z wejsciem drugiego multipleksera, przy czym matryca zawiera liczbe.. multiplekserów analogo¬ wych bedaca wielokrotnoscia czterech.Multipleksery analogowe sa po cztery polaczone w szeregi, przy czym w kazdym szeregu utworzony jest uklad podstawowy o czterech wejsciach, za pomoca dwóch kolejnych wejsc, wejscia parzystego i nieparzystego, a ponadto kazdy multiplekser ana¬ logowy z szeregu laczy miedzy soba wejscia nie¬ parzyste co drugiego multipleksera analogowego i wejscia parzyste co drugiego multipleksera ana¬ logowego, przy czym kolejne wejscia w multiple¬ kserach analogowych sa tego samego rzedu.W komutatorze przestrzennym wystepuje uklad podstawowy pierwszego typu z polaczenia w tym ukladzie podstawowym wejscia nieparzystego mul¬ tiplekserów analogowych rzedu nieparzystego z pier¬ wszym wejsciem grupy wejsc matrycy, wejscia nie¬ parzystego multiplekserów analogowych rzedu pa¬ rzystego z drugim wejsciem grupy wejsc wejscia parzystego multiplekserów analogowych rzedu pa¬ rzystego z trzecim wejsciem grupy wejsc i wejscia parzystego multiplekserów analogowych rzedu nie¬ parzystego z. czwartym wejsciem grupy wejsc.W komutatorze przestrzennym wystepuje uklad podstawowy drugiego typu z polaczenia w ukladzie podstawowym wejscia nieparzystego multiplekse¬ rów analogowych rzedu parzystego z pierwszym wejsciem grupy wejsc matrycy, wejscia nieparzy¬ stego multiplekserów analogowych rzedu nieparzy¬ stego z drugim wejsciem grupy wejsc, wejscia pa¬ rzystego multiplekserów analogowych rzedu niepa¬ rzystego z trzecim wejsciem grupy wejsc i wejs¬ cia parzystego multiplekserów analogowych rzedu parzystego z czwartym wejsciem grupy wejsc.Liczba wejsc n matrycy jest równa dwa do pote¬ gi x, gdzie przyjmuje wartosci 2, 3, 4, 5 ..., i ze 5 matryca obejmuje liczbe szeregów równa x—1, a kazdy szereg zawiera liczbe ukladów podstawowych równa jednej czwartej liczby wejsc matrycy.Kazdy szereg posiada na poczatku grupe ukla¬ dów podstawowych pierwszego typu, dalej grupe ukladów podstawowych pierwszego typu zawiera¬ jaca liczbe ukladów podstawowych pierwszego ty¬ pu, która podwaja sie z jednego szeregu do na¬ stepnego szeregu, przy czym pierwszy szereg ma¬ jacy jedna grupe ukladów podstawowych pierwsze¬ go typu zawiera tylko jedna grupe ukladów pod¬ stawowych, ostatni kompletny szereg zawiera tylko jedna grupe ukladów podstawowych pierwszego ty¬ pu, a kazdy szereg z wyjatkiem ostatniego uzupel¬ nia sie, ustawiajac na przemian jedna grupe ukla¬ dów podstawowych pierwszego typu z grupa ukla¬ dów podstawowych drugiego typu majacych ta sa¬ ma liczbe ukladów podstawowych.Wejscia matrycy sa polaczone parami, wejscie nieparzyste polaczone jest z wejsciem parzystym dla uzyskania matrycy z calkowitym dostepem przez wejscie.Wyjscia matrycy sa polaczone parami, wyjscie nieparzyste polaczone jest z wyjsciem parzystym dla uzyskania matrycy z calkowitym dostepem przez wyjscie.Korzystnie siec komutacyjna zawiera wiele iden¬ tycznych matryc, których wyjscia multiplekserów analogowych tego samego rzedu sa polaczone mie¬ dzy soba, a wejscia komutacji sa utworzone przez wszystkie wejscia matryc.W rozwiazaniu wedlug wynalazku do realizacji komutatora przestrzennego wykorzystuje sie obwo¬ dy zintegrowane wykonane technika C-MOS, przy czym rozwiazanie to nie posiada wad przestrzen¬ nych matryc znanych dotychczas.Przedmiot wynalazku jest przedstawiony w przy¬ kladzie wykonania na rysunku, na którym fig. 1 przedstawia polaczenie pierwszego szeregu matrycy, fig. 2 — matryce, fig. 3 — równiez matryce, fig. 4 — pierwszy szereg matrycy zlozonej utworzonej z dwóch matryc,, fig. 5 —. pierwszy szereg zlozonej matrycy utworzonej z L matryc, fig. 6 — schemat ideowy matrycy, fig. 7 — dwupietrowy komutator przestrzenny, fig. 8 — jeden wariant dwupietrowe¬ go komutatora przestrzennego, fig. 9 — matryce z dojsciem calkowitym przez wejscie, fig. 10 — ma¬ tryce z dojsciem calkowitym przez wyjscie, fig. 11 — jeden wariant dwupietrowego komutatora prze¬ strzennego, a fig. 12 przedstawia inny wariant dwu¬ pietrowego komutatora przestrzennego.Figura 1 rysunku przedstawia polaczenie wejsc pierwszego szeregu Rl matrycy z fig. 2. Fig. 2 przed¬ stawia strukture matrycy utworzona z szeregów Rl, R2, ..., Rk zawierajacych po cztery multipleksery analogowe Ml, M2, M3 i M4, których polaczenia z wejsciami pierwszego szeregu matrycy pokazano na fig. 1.Na figurze 1 cztery multipleksery Ml, M2, M3 i M4, które tworza pierwszy szereg Rl matrycy sa polaczone z n wejsciami El, E2, ..., En matrycy w ft$ 20 25 30 35 40 45 50 55 60115628 5 6 sposób nastepujacy: pierwszy i trzeci multiplekser analogowy sa polaczone z wejsciami: El, E4, E6, E7, E9, E12, E14, E15, E17, E20, ..., En-2, En-1. Drugi i czwarty multiplekser analogowy sa polaczone z n/2 innymi wejsciami matrycy, E2, E3, E5, E8, E10, Eli, E13, E16, E18, E19, ..., En-3, En.Jesli rozpatrzymy grupy po cztery wejscia ma¬ trycy El do E4, E5 do E8, E9 do E12, ..., En-3 do En, to polaczenia multiplekserów analogowych z tymi wejsciami tworza podstawowe uklady dwóch typów pierwszego typu A i drugiego typu B. Te uklady podstawowe sa naprzemianlegle. Pierwszy szereg Rl zaczyna sie ukladem podstawowym pierwszego typu A i konczy sie ukladem podstawowym dru¬ giego typu B. Jeden uklad podstawowy typu A lub B jest utworzony z jednego wejscia nieparzystego i kolejnego parzystego wzietych z kazdego z czte¬ rech multiplekserów analogowych szeregu. Wejs¬ cia parzyste i wejscia nieparzyste tych multiplekse¬ rów analogowych sa homologenne, to znaczy maja ten sam numer w kazdym multiplekserze analogo¬ wym.Jak przedstawiono na fig. 1, uklad podstawowy tego typu A polaczony z wejsciami El do E4 jest utworzony z wejsc 1 i 2 multiplekserów analogo¬ wych Ml do M4. Uklad podstawowy drugiego typu B polaczony z wejsciami E5 do E8 jest utworzony przez wejscia 3 i 4 multiplekserów analogowych Ml do M4. Wejscia parzyste i nieparzyste wypro¬ wadzono; z multiplekserów analogowych jedynie dla przejrzystosci rysunku. Uklad podstawowy pierw¬ szego typu A otrzymano z polaczenia grupy czte¬ rech wejsc matrycy, na przyklad El do E4, z mul¬ tiplekserami analogowymi, w sposób nastepujacy: pierwsze wejscie El wymienionej grupy wejsc jest polaczone z wejsciem nieparzystym pierwszego i trzeciego multipleksera analogowego Ml i M3.Czwarte wejscie E4 grupy czterech wejsc matrycy jest polaczone z parzystym wejsciem pierwszego i trzeciego multipleksera analogowego Ml i M3.Drugie wejscie E2 grupy wejsc jest polaczone z nie¬ parzystym wejsciem drugiego i czwartego multi¬ pleksera analogowego M2 i M4. Trzecie wejscie' E3 grupy wejsc jest polaczone z parzystym wejsciem drugiego i czwartego multipleksera analogowego Ml i M4.Uklad podstawowy drugiego typu B otrzymano z polaczenia grupy czterech wejsc matrycy, na przy¬ klad E5 do E8 z multiplekserami analogowymi w sposób nastepujacy: Pierwsze wejscie E5 grupy wejsc jest polaczone z nieparzystym wejsciem dru¬ giego i czwartego multipleksera analogowego M2 i M4. Czwarte wejscie E8 grupy wejsc jest pola¬ czone z wejsciem parzystym drugiego i czwartego multipleksera analogowego M2 i M4, Drugie wejs¬ cie E6 grupy wejsc jest polaczone z nieparzystym wejsciem pierwszego i trzeciego multipleksera ana¬ logowego Ml i M3. Trzecie wejscie E7 grupy wejsc jest polaczone z parzystym wejsciem pierwszego i trzeciego multipleksera analogowego Ml i M3.Uklad podstawowy typu A lub B ma wiec czte¬ ry wejscia polaczone z czterema wejsciami matrycy i cztery wyjscia. Wyjscia te sa wyjsciami zastoso¬ wanych czterech multiplekserów analogowych. W ten sposób uklad podstawowy jest utworzony z dwóch kolejnych wejsc, jednego nieparzystego i jednego parzystego, z kazdego z czterech multi¬ plekserów. Ma wiec w sumie osiem wejsc multiple¬ kserów analogowych, które stanowia osiem punk¬ tów skrzyzowan ukladu podstawowego.Mozna wiec rozpatrywac uklad podstawowy jako elementarna matryce o czterech wejsciach i czte¬ rech wyjsciach, w której jest zastosowane skrzy¬ zowanie. W efekcie szereg posiada tylko n/4 ukla¬ dów podstawowych, poniewaz kazdy multiplekser analogowy ma n/2 wejsc i kazdy uklad podstawowy zawiera dwa wejscia kazdego multipleksera analo¬ gowego szeregu.Uklad podstawowy drugiego typu B uzyskuje sie z ukladu podstawowego pierwszego typu A, zamie¬ niajac polaczenia pomiedzy dwoma pierwszymi wej¬ sciami jednej grupy wejsc matrycy z nieparzysty¬ mi wejsciami multiplekserów analogowych Ml, M3 i M2, M4 i zamieniajac polaczenia pomiedzy dwoma ostatnimi wejsciami jednej grupy wejsc matrycy z parzystymi wejsciami multiplekserów analogo¬ wych Ml, M3 i M2, M4.Oczywiscie szereg czterech multiplekserów ana¬ logowych z fig. 1 bedzie mógl zaczynac sie ukla¬ dem podstawowym drugiego typu B i konczyc sie ukladem podstawowym pierwszego typu A, zamie¬ niajac uklady podstawowe dwóch typów. Pierwszy szereg ma cztery wyjscia SI, S2, S3 i S4, które sa wyjsciami multiplekserów analogowych Ml do M4, w dwóch rozwazanych przypadkach, to znaczy sze¬ reg rozpoczynajacy sie ukladem podstawowym ty¬ pu A lub B, kazde wejscie El do En matrycy ma dostep do dwóch multiplekserów analogowych, a wiec do dwóch wyjsc.Figura 2 przedstawia matryce skladajaca sie z k szeregów Rl do Rk, kazdy szereg zawiera cztery multipleksery aanlogowe i wszystkie szeregi zawie¬ raja ta sama liczbe n/4 ukladów podstawowych.Wyjscia matrycy sa oznaczone SI, S2, S3, ..., S-m.lf Sm. Matryca jest utworzona z ukladów podstawo¬ wych zgodnie z prawem binarnym, które oznacza, ze liczba ukladów podstawowych jednego typu na poczatku kazdego szeregu podwaja sie w drugim szeregu i w kazdym szeregu ta liczba ukladów pod¬ stawowych jednego typu jest zwiazana z odpowied¬ nia liczba drugiego typu i tak dalej, az szereg be¬ dzie kompletny.Jak pokazano na fig. 2 szeregi Rl, R2, R3, ..., za¬ wieraja na poczatku jeden, dwa, cztery, .../uklady podstawowe pierwszego typu A, szereg Rl zawiera nastepnie jeden uklad podstawowy drugiego typu B, szereg R2 dwa uklady podstawowe drugiego ty¬ pu 3, szereg R3 cztery uklady podstawowe drugiego typu B. Ostatni szereg zawiera n/4 ukladów pod¬ stawowych i ta liczba odpowiada podwójnej licz¬ bie ukladów podstawowych takiego typu jakim za¬ czyna sie szereg poprzedni. Liczba n/4 jest wiec równa. 2ft i liczba n wejsc matrycy jest równa 2 Jesli okreslimy liczbe wejsc matrycy przez n = = 2X, to liczba ukladów podstawowych jednego sze¬ regu jest równa 2X~8. Liczba ukladów podstawo¬ wych jednego typu na poczatku jednego szeregu jest podana przez 2*, gdzie y jest rzedem szeregu, to znaczy numerem rozpatrywanego szeregu, minus 10 0j5 20 25 30 35 40 45 50 55 60115628 I t jeden, co daje na poczatku pierwszego szeregu 2* -* 1 uklad podstawowy jednego typu, na pocza¬ tku drugiego szeregu 21 — 2 uklady podstawowe te¬ go samego typu i ostatniego szeregu 2* = 2k_1 ukla¬ dów podstawowych tego samego typu, przy czym k jest rzedem ostatniego szeregu. Poniewaz ta liczba 2*-1 musi byc równa n/4* to znaczy 2*-*, z tego wy¬ nika, ze k— 1 = x—2 i, ze liczba k szeregów ma¬ trycy jest równa x—1.Kazdy szereg zawiera wiec kolejno 7? ukladów podstawowych pierwszego typu A, 7? ukladów pod¬ stawowych dlugiego typu B, nastepnie 2? ukladów podstawowych pierwszego typu A i tak az do skom¬ pletowania szeregu. Oczywiscie szeregi matrycy mo¬ ga rozpoczynac sie ukladami podstawowymi drugie¬ go typu B i wtedy robi sie zmiane 2* ukladów podstawowych drugiego typu B i 2? ukladów pod¬ stawowych pierwszego typu A, jak przedstawia fig. 3.Budowa matrycy z fig. 3 jest identyczna do tej z fig. 2, poniewaz wystarczy jedynie zastapic na fig. 2 uklady podstawowe A i B odpowiednio ukla¬ dami B i A. Definicja matrycy nie zaklada zadnej hipotezy na typ ukladu podstawowego zaczynaja? cego kazdy szereg.Na obydwu figurach 2 i 3 liczba n wyjsc matry¬ cy jest równa 4 k, poniewaz jest k szeregów za¬ wierajacych po cztery multipleksery analogowe ka¬ zdy. Wyjscia matrycy sa wiec numerowane od SI do Sm, wyjscia SI, S2, S3 i 84 oznaczaja wyjscia pierwszego szeregu, a wyjscia Sm-3, Sm-2 i Sm-1 oznaczaja wyjscia ostatniego szeregu Rk.W praktyce stosuje sie matryce zawierajace co najmniej trzy szeregi i taka matryca majaca szes¬ nascie wejsc i dwanascie wyjsc realizuje wskaznik koncentracji równy 16/12, czyli 4/3. Poniewaz do¬ stepne ga multipleksery analogowe majace IG wejsc i poniewaz jeden multiplekser analogowy laczy sie tylko z n/2 wejsciami matrycy, realizuje sie ma¬ tryce z czterema szeregami* majace 32 wejscia i 16 wyjsc, co daje wskaznik koncentracji 2. Liczba wejsc jednej matrycy jest wiec funkcja mozliwo¬ sci multiplekserów analogowych.Jesli zalozymy, ze z dostepnymi multiplekserami analogowymi jest mozliwa realizacja matrycy o n wejsciach i kazde polaczone z linia zewnetrzna, to trzeba bedzie stosowac wiele matryc, jesli liczba linii zewnetrznych bedzie wieksza od liczby n.Figura 4 przedstawia polaczenia czterech multi¬ plekserów jednego szeregu zlozonej matrycy utwo¬ rzonej z dwóch identycznych matryc MXI i MX2.Chodzi oczywiscie o cztery multipleksery nalezace do tego samego szeregu, na przyklad pierwszego w kazdej matrycy. Matryca MXI zawiera multiple¬ ksery analogowe Mil, M12, Ml3 i M14, które sa polaczone z n wejsciami El do En matrycy MXI.Matryca MX2 zawiera multipleksery M21, M22, M23, M24, które sa polaczone z n wejsciami En+1 do E2n matrycy MX2. Wyjscia 821, S22, S23 i S24 mul¬ tiplekserów analogowych matrycy MX2 sa odpo¬ wiednio polaczone z wyjsciami Sil, S12, SI3 i S14 multiplekserów analogowych matrycy MXI. Otrzy¬ muje sie w ten sposób wyjscia SI, 82, 83 i S4 sze¬ regu, które sa wspólne dla dwóch matryc MXI i MX2. Postepuje sie w ten sam sposób dla wszy¬ stkich szeregów matryc MXI i MX2.Bardziej ogólny przypadek przedstawiono na fig. 5, gdzie pokazano pierwszy szereg zlozonej matry¬ cy zbudowanej z L matryc MXI do MXL i pola¬ czenia miedzy ich wyjsciami w kazdym szeregu b Sil, S21, ..„ SL1 multiplekserów analogowych Mil do MLI, wyjscia S12, S22, ..., SL2 multiplekserów analogowych M12 do ML2, wyjscia S13, S23, ..., SL3 multiplekserów analogowych M13 do ML3, wyjscia S14, S24, ..., SL4 multiplekserów analogowych Ml4 do ML4.Nalezy postepowac w ten sam sposób dla wszy¬ stkich szeregów matryc MXI do MXL. Otrzymuje sie w ten sposób wyjscia SI, S2, S3, $4 szeregu, wejscia które sa wspólne dla wszystkich matryc MXI do MXL. Liczba wejsc calosci L matryc jest równa nL, co pozwala podlaczyc tyle linii zewne¬ trznych.Wskaznik koncentracji takiej ilosci L matryc jest równy L razy wskaznik koncentracji jednej matry¬ cy, poniewaz kazde wyjscie tej ilosci L matryc jest wspólne dla Lmatryc. ' Figura 6 przedstawia schemat ideowy matrycy o trzydziestu dwu wejsciach El do E32 zawiera- rajacej szesnascie multiplekserów analogowych Ml, M2, ..., M16 majacych kazdy pó szesnascie wejsc ponumerowanych od el do el6.Matryca ma szesnascie wyjsc S1-H516, które od¬ powiadaja multiplekserom analogowym Ml do M1& Multipleksery analogowe sa grupowane po cztery dla utworzenia szeregów i wejscia el do 616 kaz¬ dego z szesnastu multiplekserów analogowych sa' polaczone z wejsciami El do E32 matrycy, jak to bylo pokazane na fig. 2, dla którego trzeba wziac n = 32 i m = 16, co d^tje k = 4 szeregów.Kazdy multiplekser analogowy Ml do M16 jest odpowiednio polaczony z pamiecia 1, 2, 3, ..., 16.Kazda pamiec posiada po piec komórek pamiecio¬ wych, a kazdej z nich odpowiada jeden element binarny. Wejscie kazdej komórki pamieciowej jest polaczone z wiazka 17 o pieciu przewodach, jeden na element binarny.Informacje dotyczace zestawianych polaczen sa przesylane poprzez wiazke. Sa one zwielokrotnione w czasie i zapamietywane w pamieciach 1,-2,...., ltfc Cztery komórki pamieci sa wykorzystywane dla adresu zestawianego polaczenia w przylaczonym multiplekserze analogowym i sa odpowiednio po¬ laczone z wejsciami adresowymi Al, A2, A3 i A4 multipleksera analogpwego. Jedna komórka pamie¬ ci jest polaczona z wejsciem pobudzenia En wymie¬ nionego multipleksera analogowego. Demultiplek- ser cyfrowy 18 otrzymuje poprzez wiazke 19 adresy multiplekserów analogowych, które maja byc uru¬ chamiane. Ten demultiplekser cyfrowy jest uru¬ chamiany sygnalem przesylanym poprzez przewód 20. Demultiplekser cyfrowy posiada szesnascie wyjsc, jedno na kazdy multiplekser analogowy. Te wyjscia sa odpowiednio polaczone z wejsciem ste¬ rowania C pamieci 1 do 16. Demultiplekser cyfro¬ wy otrzymuje poprzez przewód 21 sygnaly dzwo¬ nienia. .Oczywiscie moznaj jak to bylo powiedziane i po¬ kazane na fig. 3, miec na poczatku kazdego szeregu matrycy uklady podstawowe drugiego typu B. W tym przypadku wejscia el do e!6 szesnastu mul- Uff 30 29 30 35 40. « 50 55 6011SC2S tiplekserów analogowych bylyby polaczone z S2 wej¬ sciami El do E2 odpowiednio do fig. 3.Budowa ukladów podstawowych typu A i B ze¬ zwala na wszystkie polaczenia pomiedzy dwoma ukladami podstawowymi, bez wzgledu na ich typ.Jesli polaczymy, na przyklad wyjscia pierwszego ukladu podstawowego pierwszego typu A z wejs¬ ciem drugiego ukladu podstawowego typu A lub B, to kazde wejscie pierwszego ukladu podstawo¬ wego ma dostep do wszystkich wyjsc drugiego ukla¬ du podstawowego.Nic sie nie zmieni, jesli pierwszy uklad podsta¬ wowy jest typu B, a drugi uklad typu A lub B. Ta wlasciwosc pozwala realizowac dwupietrowo kon¬ centratory, w których dowolne wejscia z pierwsze¬ go pietra maja dostep do wszystkich wyjsc dru¬ giego pietra. Otrzymano to, laczac kazda grupe czterech wyjsc jednego azeregu matrycy pierwsze¬ go pietra z grupa czterech wejsc drugiego pietra.W tym przypadku drugie pietro zawiera m/4 ma¬ tryc.Figura 7 przedstawia komutator przestrzenny o dwu pietrach matryc, a matryce sa identyczne.Pierwsze pietro tworzy p matryc ME1 do MRp i dru¬ gie pietro tworzy q matryc MSI do M8q. Matryce te sa tego samego typu co przedstawione na fig. 2 lub 3. Matryce ME1 do MEp i MSI do MSq maja te sama liczbe n wejsc oznaczonych El do En, i te sama liczbe m wyjsc oznaczonych SI do Sm. Ma¬ tryce ME1 do MEp sa polaczone poprzez swoje wyj¬ scia z wejsciami matryc MSI do MSq za pomoca lutowania, jak to jest znane w sieciach polaczen tak, ze kazda matryca ME1 do MEp jest polaczona z kazda matryca MSI do MSq co najmniej jednym polaczeniem.Figura 8 przedstawia przestrzenny komutator za¬ wierajacy dwa pietra matryc, matryce zlozone MMI do MMp z pierwszego pietra sa utworzone z L ma¬ tryc kazda tego samego typu co pokazana na fig. 2 lub 3. Matryce te sa%polaczone miedzy soba zgo¬ dnie z fig. 5. Matryce MSI do MSq z drugiego pie¬ tra sa równiez tego "samego typu có przedstawione na fig. 2 lub 3. Matryce zlozone MMI do MMp ma¬ ja kazda po nL wejsc oznaczonych El do EnL i m wyjsc SI do Sm. Matryce MSI do MSq maja kazda po n wejsc El do En i m wyjsc SI do Sm.Matryce zlozone MMI do MMp sa polaczone po¬ przez swoje wyjscie z wejsciami matryc MSI do MSq za pomoca lutowania stosowanego zwykle w sieciach polaczen, tak ze kazda zlozona matryca MMI do MMp jest polaczona co najmniej jedna li¬ nia z kazda matryca MSI do MSq.Figura 9 przedstawia matryce, w której wejscia sa polaczone parami, wejscie nieparzyste polaczone z nastepujacym po nim wejsciem parzystym. Otrzy¬ mano rodzaj matrycy z calkowitym dostepem po¬ przez wejscia co oznacza, ze matryca posiada n/2 oddzielnych wejsc i kazde z tych wejsc ma dostep do wszystkich m wyjsc matrycy. To wynika ze spo¬ sobu laczenia pomiedzy wejsciami matrycy i wejs¬ ciami multiplekserów analogowych, jak bylo przed¬ stawione przy opisie fig. 1. Oczywiscie matryca po¬ dwójna lub bardziej ogólnie, matryca zlozona, mo¬ ze byc z dostepem calkowitym przez wejscie. Do tego wystarczy tylko, aby wejscia kazdej matrycy tworzacej matryce zlozona byly polaczone parami jak pokazuje fig. 9.Figura 10 przedstawia matryce, w której wyjscia sa polaczone parami, wyjscie nieparzyste polaczo- 8 ne z nastepujacymi po nim wyjsciem parzystym.Otrzymano w ten sposób matryce z calkowitym do¬ stepem przez wyjscie, co oznacza, ze matryca po¬ siada m/2 oddzielnych wyjsc i, ze kazda % n wejsc matrycy ma dostep do m/2 oddzielnych wyjsc ma- V trycy.Oczywiscie matryca podwójna lub bardziej ogól¬ nie matryca zlozona, moze byc z calkowitym do¬ stepem przez wyjscie. Do tego wystarczy tylko, aby* wyjscia kazdej matrycy tworzacych matryce zlozona; 15 byly polaczone parami jak pokazuje fig. 10.Figura II przedstawia wariant dwupietrowego ko¬ mutatora przestrzennego. Matryce MET do MEp z pierwszego pietra o n wejsciach i m wyjsciach kazda, sa identyczne jfek matryce z fig: 2 lub 3.Matryce MT1 do Ml?q sa z calkowitym dostepem przez wyjscie i maja po n wejsc Tm/2 wyjsc kaz¬ da i ich struktura jest identyczna z matryca z fig. 2 lub 3. Oddzielne wyjscia kazdej z matryc MT1 do MTq sa oznaczone 01 do Om/2. Polaczenia po- 29 miedzy matrycami ME1 do MEp i MT1 do MTq sa wykonane za pomoca lutowania. Tytulem przykla¬ du wezmiemy n = 32, p = 16, m jest wówczas rów¬ ne 16, q M 8. Jest osiem wyjsc 01 do 08 przez ma¬ tryce MT1 do MTq. Siec komutacji zawiera wiec 30 np = 512 wejsc, qm/2 = 64 wyjsc i uzyskuje sie wskaznik koncentracji 8.Figura 12 przedstawia siec komutacji dwupietro¬ wej. Pierwsze pietro jest utworzone z identycznych zlozonych matryc MAI do MAp z dostepem calko¬ witym przez Wejscie, które posiadaja po nL/2 od¬ dzielnych wejsc II do InL/2 kazda. Drugie pietro jest utworzone z matryc MT1 do MTq z dostepem calkowitym przez wyjscie, które posiadaja po nr/? wyjsc 01 do Om/z kazda. 40 Polaczenia pomiedzy zlozonymi matrycami MAI do MAp i MT1 do MTq sa wykonane za pomoca lu¬ towania. Dla przykladu kazda zlozona matryca MAI do MAp sklada sie z dwóch matrycr o calko¬ witym dostepie przez wejscie. Kazda zlozona ma- 48 tryca MAI do MAp zawiera wiec, n™ 32, $2^wej¬ scia II do 13*. Przyjeto na przyklad t ^W, m**» » 16, q = 8, wtedy matryce MT1 do MAp a' calkcP witym dostepie przez wyjscie maja po % wyjsc 01 do 08 kazda. Siec komutacji z fig. 12 zawiera wiec 80 pnL/2 = 1024 wejsc i qm/2 = 64 wyjsc i realizuje wskaznik koncentracji 18.Kompozycja pieter komutatora przestrzennego nie ogranicza sie do podanych przykladów i pietra mo¬ ga byc wyposazone w matryce z calkowitym do- 55 stepem przez wejscie, lub przez wyjscie.W przykladzie z fig. 12 zastosowano matryce zlo¬ zone o calkowitym dostepie przez wejscie, to zna¬ czy wszystkie matryce tworzace matryce zlozona sa matrycami o dostepie calkowitym przez wejscie. 80 Jest jednak mozliwe, aby w zlozonej matrycy by¬ la jedna lub wiecej matryc o dostepie calkowitym przez wejscie, w konsekwencji czego mozna laczyc abonentów z trwalym trafikiem w tej matrycy o cal¬ kowitym dostepie przez wejscie. Komutator prze- 65 strzenny moze wiec zawierac na pietrze wejscia115628 11 12 jeden typ matryc, lub matryce zlozone i na pietrze wyjsc zawierac moze te same typy matryc, lub ma¬ tryce zlozone.Zastrzezenia patentowe 1. Komutator przestrzenny, stanowiacy matryce punktów skrzyzowan dla systemów telefonicznych, która to matryca posiada okreslona liczbe n wejsc i parzysta liczbe multiplekserów analogowych, a kazde wyjscie multipleksera analogowego jest wyj¬ sciem matrycy, znamienny tym, ze kazdy multiple¬ kser analogowy (Ml, M2, M3, M4) zawiera liczbe wejsc równa polowie liczby wejsc matrycy, a kaz¬ de wejscie matrycy jest odpowiednio polaczone z wejsciem co drugiego multipleksera, przy czym matryca zawiera liczbe multiplekserów analogo¬ wych, bedaca wielokrotnoscia czterech, a multiple¬ ksery analogowe (Ml, M2, M3, M4 sa po cztery po¬ laczone w szeregi (Rl, R2, ..., Rk), przy czym w ka¬ zdym szeregu (Rl, R2, ..., Rk) utworzony jest uklad podstawowy (A, B) o czterech wejsciach, za po¬ moca dwu kolejnych wejsc, wejscia parzystego i nie¬ parzystego, a ponadto kazdy multiplekser analo¬ gowy (Ml, M2, M3, M4) z szeregu (Rl, R2, ..., Rk) laczy miedzy soba wejscia nieparzyste co drugiego multipleksera analogowego i wejscia parzyste co drugiego multipleksera analogowego, przy czym ko¬ lejne wejscia w multiplekserach analogowych sa tego samego rzedu. 2. Komutator przestrzenny wedlug zastrz. 1, zna¬ mienny tym, ze otrzymuje sie uklad podstawowy pierwszego typu (A) z polaczenia w ukladzie pod¬ stawowym wejscia nieparzystego multiplekserów analogowych rzedu nieparzystego (Ml, M3) z pier¬ wszym wejsciem grupy wejsc (El, E2, E3, E4) ma¬ trycy, wejscia nieparzystego multiplekserów ana¬ logowych rzedu parzystego (M2, M4) z drugim wej- sicem grupy wejsc (El, E2, E3, E4), wejscia parzy¬ stego multiplekserów analogowych rzedu parzyste¬ go (M2, M4) z trzecim wejsciem grupy wejsc (El, E2, E3, E4) i wejscia parzystego multiplekserów a- nalogowych rzedu nieparzystego (Ml, M3) z czwar¬ tym wejsciem grupy wejsc (El, E2, E3, E4). 3. Komutator przestrzenny wedlug zastrz. 1, znamienny tym, ze otrzymuje sie uklad podsta¬ wowy drugiego typu (B) z polaczenia w ukladzie podstawowym wejscia nieparzystego multiplekse¬ rów analogowych rzedu parzystego (M2, M4) z pier¬ wszym wejsciem grupy wejsc (E5, E6, E7, E8 ma¬ trycy, wejscia nieparzystego multiplekserów ana¬ logowych rzedu nieparzystego (Ml, M3) z drugim wejsciem grupy wejsc (E5, E6, E7, E8), wejscia pa¬ rzystego multiplekserów analogowych rzedu niepa¬ rzystego (Ml, M3) z trzecim wejsciem grupy wejsc (E5, E6, E7, E8) i wejscia parzystego multiplekserów analogowych rzedu parzystego (M2, M4) z czwar¬ tym wejsciem grupy wejsc (E5, E6, E7, E8). 4. Komutator przestrzenny wedlug zastrz. 1, znamienny tym, ze liczba wejsc n matrycy jest ró¬ wna dwa do potegi x, gdzie x przyjmuje wartosci 2, 3, 4, 5, ..., i ze matryca obejmuje liczbe szere¬ gów (Rl, R2, ..., Rk) równa x—1, a kazdy szereg (Rl, R2, ..., Rk) zawiera liczbe ukladów podstawo¬ wych (A, B) równa jednej czwartej liczby wejsc matrycy, a ponadto kazdy szereg (Rl, R2, ..., Rk) posiada na poczatku grupe ukladów podstawowych pierwszego typu (A), dalej grupe ukladów podsta¬ wowych pierwszego typu (A) zawierajaca liczbe u- kladów podstawowych typu (A), która podwaja sie z jednego szeregu (Rl) do nastepnego szeregu (R2), przy czym pierwszy szereg (Rl), majacy jedna gru¬ pe ukladów podstawowych typu (A), zawiera tylko jedna grupe ukladów podstawowych (A), ostatni kompletny szereg (Rk) zawiera tylko jedna grupe ukladów podstawowych typu (A), a kazdy szereg z wyjatkiem ostatniego (Rk) uzupelnia sie, usta¬ wiajac na przemian jedna grupe ukladów podsta¬ wowych typu (A) z grupa ukladów podstawowych drugiego typu (B) majacych te sama liczbe ukla¬ dów podstawowych. 5. Komutator przestrzenny wedlug zastrz. 1, znamienny tym, ze wejscia (El, ..., En) matrycy sa polaczone parami, wejscie nieparzyste laczone z wejsciem parzystym (E2), dla uzyskania matrycy z calkowitym dostepem przez wejscie. 6. Komutator przestrzenny wedlug zastrz. 1, znamienny tym, ze wyjscia (SI, ..., Sm) matrycy sa polaczone parami, wyjscie nieparzyste (SI) polaczo¬ ne jest z wyjsciem parzystym (S2), dla uzyskania matrycy z calkowitym dostepem przez wyjscie. 7. Komutator przestrzenny wedlug zastrz. 1, znamienny tym, ze siec komutacyjna zawiera wiele identycznych matryc, których wyjscia multiplekse¬ rów analogowych tego samego rzedu (Mil, M21, M12, M22, ..., M14, M24) sa polaczone miedzy soba, a wejscia komutacji sa utworzone przez wszystkie wejscia matryc. 10 15 20 25 30 35 40115628 En M3 M2 En-i En-3 M FIG1 Ea E; E5 E3 El o 9 A 1 4 1- I A E61 E4 E2 ^ «S4 <*3 *S2 E(nn^-2V Rk R3 R2 Rl FIG.2 ?l?!?1f A I —-oSm-i o5ni-2 -^Sm-3 R3_ Ri, HL B .B .B A B B A B A A A B • a| A _aJ 1 q512 °Sll J2 Fm "ttU bm-3 sA ,A ,A B A A B A B B B A "ii B b| <,S12 °S11 o52 E2n I rM24 fM23 fM22 [M2i -MX2- Em 1 En-, FIG 4 cEn 3C 5231 ^ S22l £_2i ^ r MU /M13 rMl2 rM11 'h -MXl- 1 FIG.5 En I i Mu ml3j ML2 MLIi 1,1 ¦ I -MXL- -hi* Mur M13, Ei 1 sur-s« Ul3f—55 -|512J—^2 E1 -iSU S24- J&*Z t513 M12 S23- !| LkH M11 52SL^- ¦1512r [SU r—S4 r—S3 p$2 i—Si S21- -MXi- Slh FIG.6 2^ 2g^yiii lit 1 Wt I \115628 FIG. 7 El- En- Ei- En- Ei- EnL- EnL- MEi MEp MM1 MMp Jl Cl Sm En _Sij Lu Sm En FIG 8 i Si El Sm En_ Si 1 [li Sm En MSi MSq MSi MSq St — Sm — Sm — Si — Sm — Si — Sm FIG. 9 FIG.10 E2K E4— En£ sEn |-^i Ei En °- "m Ei- En—I MEl FIG.11 Si Ei Sm En MTi Si Rfe2 iSm-i Sm 0m/2 E1- En- MEp UJ £lD_ MTq Si -jSm-i Sm Om£ ^b MAI E2 E(n- DL MAp InL/2 Em FIG.12 Si E1 Slj Sm MT1 MTq Si Ffe 2 m-i -Oi Sm Si •Orn^ -Ol J=£^0n£ Sm ZGK 0316/1110/82 — 100 szt.Cena zl 100,— PL