JPS6052634B2 - スイツチング回路網 - Google Patents

Description

【発明の詳細な説明】 本発明はスイッチング回路網、特に、限定的ではないが
電話加入者からのトラフィックを集束する空間分割型集
信装置として適用し得るスイッチング回路網に関する。

電気的制御の空間分割型集信装置には通常、電気機械的
リレーマトリクスまたはリードリレーマトリクスが使わ
れている。このような装置の欠点は主に価格および大き
さにある。つまり、電話用集信装置ではリレーマトリク
スは装置の価格および大きさの約半分も占ることになり
、リレーマトリクスを用いたこの型式の装置の価格及び
大きさに関する大幅な改良を望むことは困難である。こ
れが、当業界において集積回路を使つて空間分割型集信
装置を具体化させる方向に向いている理由である。この
応用に対してふたつの構成要素のファミリー、たとえば
ＰＮＰＮ型サイリスタと、金属酸化物半導体ＭＯＳ型ま
たは相補型Ｃ−ＭＯＳの電界効果トランジスタとを使う
ことができる。現存のサイリスタによる交点スイッチは
５０ないし１００ボルト程度の耐圧および数１０ミリア
ンペアの電流容量があり、これは回線の供給電流または
リンギング電流を必要安全の余地を残して伝送するには
不十分なものである。ＭＯＳ型トランジスタによる交点
スイッチを使つた場合でも、信号機能と伝送機能とを分
けることは必須のことであるが、さらにサイリスタから
なる交点スイッチの制御回路は、直流保持電流を供給し
たり、その供給を停止したりしなければならず、また従
来の．ＴＩ′ＬまたはＭＯＳ型集積回路とのインターフ
ェースを容易に製造できないため、より複雑になる。交
点スイッチとして用いられるＣ−ＭＯＳ型トランジスタ
は、伝送、クロストーク、およびひずみに対する要求を
満足させることができる電気的一特性を有している。こ
れが目下のところ、多くの例においてサイリスタをＭＯ
ＳおよびＣ−ＭＯＳ型トランジスタに置き換えている理
由である。これらを使つて交点スイッチがＭＯＳまたは
Ｃ−ＭＯＳ型トランジスタからなる空間分割型マトリク
スを作ることができるし、集積回路によつて形成された
このようなマトリクスは一般に市販もされている。とこ
ろで、全ての交点に交点スイッチが設けられ、これらの
全ての交点スイッチに対してアドレス指定が可能な従来
のマトリクスからなる完全構成のスイッチング回路網で
は、開閉可能な交点が実質的に固定して配置されている
とみなし得るたノめ、各種の集信装置を作るのに十分な
融通性が与えられていない。

本発明の目的は、現在利用てきる集積回路によつて容易
に実施できる上に、簡単なベアリングでもつて完全構成
とし得る不完全構成のスイツチン・グ回路網を堤供する
ことにあり、加えて適当なベアリング又はリンク接続に
より各種の集信装置を形成し得るスイッチング回路網を
堤供することにある。

事実、電話交換局の交換機が本発明のモジュールからな
るスイッチング回路網を受け入れる゛べく、プラグイン
型に、構成されていれば、本発明のスイッチング回路網
を、２段回路網において第１または第２段目のスイッチ
ング回路網のいずれにも交換自在に使用でき、また呼び
の生起率の異なつた呼び源に応じても交換自在に使用す
ることができ、スイッチング段または呼びの生起率に必
要な配列を、スイッチング回路網の外部での配線の変更
によつて作り得る。本発明によれば、複数の行線および
列線の交点のうちの選択された交点のところに交点スイ
ッチが配置されている第１及び第２の基本レイアウトマ
トリクスか−らなるマトリクスを備えたスイッチング回
路網において、第１の基本レイアウトマトリックは、４
つの連続する行線と４つの連続する列線とにおいて、第
１及び第３番目の行線と第１及び第４番目の列線との交
点並びに第２及び第４番目の行線と第２及び第３番目目
の列線との交点に夫々交点スイッチが配置され、その他
の交点には交点スイッチが除去されてなり、第２の基本
レイアウトマトリクスは、４つの連続する行線と４つの
連続する列線において、第１及び第３番目の行線と第２
及び第３番目の列線との交点並びに第２及び第４番目の
行線と第１及び第４番目の列線との交点に夫々交点スイ
ッチが配置され、その他の交点には交点スイッチが除去
されてなり、前記マトリクスは、最初の４つの連続する
行線からなる第１行目では、前記第１の基本レイアウト
マトリクスの１つと第２の基本レイアウトマトリクスの
１つとが当該行方向に交互に形成され、前記第１行目に
続く次の４つの連続する行線からなる第２行目では、前
記第１の基本レイアウトマトリクスの２つと第２の基本
レイアウトマトリクスの２つとが当該行方向に交互に形
成され、第ｋ−１行目（但しｋ＝３，４・・りに続く次
の４つの連続する行線からなる第ｋ行目では、第１及び
第２の基本レイアウトマトリクスのうち少なくとも一方
の基本レイアウトマトリクスを２ｋ−１個連続してなる
一組が当該行方向に形成されてなり、前記マトリックス
は１つのモジュールとして形成されているスイッチング
回路網によつて前記目的は達成される。

好適には、最終行目はひとつの型式の基本レイアウトマ
トリクスのみで構成するとよい。

任意の１つの基本レイアウトマトリクスにおいて、行線
は入力によつて実施してもよく（この場合、列線は出力
によつて実施される）、さもなければ行線は出力によつ
て実施してもよい（この場合の列線は入力によつて実施
される）。

好適な実施例では行線は出力によつて実施される。好適
な応用では、スイッチング回路網は入力の数が出力より
多い、例えば３謝１６の、集束比２を与える集信装置と
される。

本発明のスイッチング回路網はそれらの出力を一緒に接
続して、さらに大きな集束比を与えることができる。

少なくとも数対の隣接する入力さもなければ隣接する出
力を接続（ベアリング）することにより、全ての出力へ
の完全なアクセスを有する少なくとも数個の入力、また
は全ての入カへの完全なアクセスを有する出力を与える
ことができる。

本発明のスイッチング回路網は、好適には、たとえばＭ
ＯＳ型トランジスタ構成のアナログスイッチを有する集
積回路パッケージのアナログマルチプレクサによつて構
成するのがよい。本発明によるスイッチング回路網を用
いて２段配置のスイッチング回路網にすることができる
。

この場合、本発明よるスイッチング回路網を一枚のプリ
ント基板上に形成して単一の規格化されたプラグインモ
ジユールタイプのスイッチング回路網を作成し、このよ
うにして作成された同一のプラグィンモジユールタイプ
のスイッチング回路網を必要枚数だけ装架して外部にお
いてリンク接続を行なうことにより容易に２段配置のス
イッチング回路網を構成することができ、加えて、この
際第１段目の入力又は第２段目の出力のベアリングを外
部より行うことにより、種々のトラヒックに対応した２
段配置のスイッチング回路網を構成し得る。以下添付図
面に例示した本発明の好適な実施例について詳述する。

第２図において、本発明に従うスイッチング回路網を構
成するマトリックスは、それぞれが４つのアナログマル
チプレクサによつて構成されたｋ個の行Ｒ１ないしＲｋ
を有している。

列線としての入力Ｅが３鉢（ｎ＝３２）である場合、各
アナログマルチプレクサは、１帽の信号入力端子Ｅ，ｌ
つの信号出力端子Ｓ、信号入力端子ｅの１つを選択して
それを信号出力端子Ｓへ接続制御する４つのアドレス入
力端子、電源リード線およびイネーブル入力端子ＥＮ等
を有する１個の集積回路によつて構成される。最初の４
つの行線からなる第１行目の行Ｒ１が第１図に詳細に示
してあり、ここで、４つのアナログマルチプレクサＭ１
ないしの夫々は複数の行線を構成する出力端子Ｓ１ない
しＳ４の夫々を有し、各マルチプレクサの信号入力端子
ｅ１〜ＥＪ２は複数の列線を構成するマトリクス入力Ｅ
１ないしＥｎの半分に接続されている。

入力Ｅとマルチ・プレクサＭの信号入力端子ｅとの間の
接続の配置は、４つのマルチプレクサに共通に、４つの
入力Ｅ毎にまとめられたグループとされている。各グル
ープにおける入力ＥとマルチプレクサＭの信号入力端子
ｅとの接続は型式ＡおよびＢの基・本レイアウトとする
ふたつのパターンのうちいずれかひとつの接続パターン
に従つている。両基本レイアウトにおいて、４つの入力
ＥのそれぞれはふたつののマルチプレクサＭへのアクセ
スを有し、逆に、各マルチプレクサＭは４つある入力Ｅ
）のうちのふたつの入力Ｅへのアクセスを有している。
第１図において、４つの、マルチプレクサＭｌ，Ｍ２，
Ｍ３およびＭ４の信号入力端子ｅ１〜ＥＪ２は次のよう
にしてマトリクスのｎ個の入力Ｅｌ，Ｅ２・・・・・・
Ｅｎに接続される。

第１および第３のアナログマルチプレクサＭｌ，Ｍ３の
信号入力端子ｅ１〜Ｅｎｌ２は入力Ｅｌ９Ｅ４９Ｅ６９
Ｅ７９Ｅ９９Ｅｌ２９Ｅｌ４９〜Ｅｌ５９Ｅｌ７９Ｅ２
ＯｌＯ″Ｅｎ−２９Ｅｎ−１に接続され〜第２および第
４のアナログマルチプレクサＭ２，Ｍ４の信号入力端子
ｅ１〜ＥＪ２はマトリクスの残りのｎ／２個の入力、す
なわち、Ｅ２，Ｅ３，Ｅ５，Ｅ８，ＥｌＯ９Ｅｌｌ９Ｅ
ｌ３９Ｅｌ６９Ｅｌ８９Ｅｌ９９，ｌ３Ｅｎ−３９Ｅｎ
に接続される。マトリクスの４入力の群Ｅ１ないしＥ４
，Ｅ５ないしＥ８，Ｅ９ないしＥｌ２，・・・・Ｅｎ−
３ないしＥｎを見れば、行Ｒ１のアナログマルチプレク
サの信号入力端刊，〜ＥＪ２とマトリクスの入力群との
間の接続はふたつの基本レイアウトで配列されているこ
とが判明する。これらふたつの基本レイアウトの型は、
以下それぞれＡ型およびＢ型と呼び、これらレイアウト
は第１行目の行Ｒ１ではＡ型の基本レイアウトで始まり
Ｂ型の基本レイアウトで終るように交互に並んでいる。
Ａ型の基本レイアウトは、最初の奇数番目の入力Ｅがア
ナログマルチプレクサＭ１及びＭ３の奇数番目の信号入
力端子ｅに、前記最初の奇数番目の入力Ｅに続く次の偶
数番目の入力Ｅおよびこの偶数番目入力Ｅに続く第２の
奇数番目の入力Ｅが夫々アナログマルチプレクサＭ２及
びにの奇数番目及びこれに続く偶数番目の信号入力端子
ｅに、更に第２の奇数番目の入力Ｅに続く次の偶数番目
の入力ＥがアナログマルチプレクサＭ１及びＭ３の前記
奇数番目の信号入力端子ｅに続く偶数番目の信号入力端
子ｅに、夫々接続されて構成される一方、Ｂ型の基本レ
イアウトは、最初の、奇数番目．の入力Ｅがアナログマ
ルチプレクサＭ２及びＭ４の奇数番目の信号入力端子ｅ
に、前記最初の奇数番目の入力Ｅに続く次の偶数番目の
入力Ｅ及びこの偶数番目の入力Ｅに続く第２の奇数番目
の入力Ｅが夫々アナログマルチプレクサＭ１及びＭ３の
奇数！番目及びこれに続く偶数番目の信号入力端子ｅに
、更に前記第２の奇数番目の入力Ｅに続く次の偶数番目
の入力ＥがアナログマルチプレクサＭ２及びＭ４の前記
奇数番目の信号入力端子ｅに続く偶数番目の信号入力端
子ｅに、夫々接続されて構・成される。

第１図には、入力Ｅ１〜Ｅ４，Ｅ５〜Ｅ８及びＥｎ−３
〜Ｅｎに対するアナログマルチプレクサＭ１〜Ｍ４の信
号入力端子の接続におけるＡ型の、基本レイアウト及び
Ｂ型の基本レイアウトが夫々示されている。

換言すれば、Ａ型の基本レイアウトは４つのマトリクス
入力、たとえば入力Ｅ１ないしＥ４の群を次のようにア
ナログマルチプレクサの信号入力端子ｅに接続すること
によつて得られる。

すなわち、この群の第１入力Ｅ１を第１および第３のア
ナログマルチプレクサＭ１および鳩の第１番目（すなわ
ち奇数）の信号入力端子ｅ１に接続し、群ノの第４入力
Ｅ４を第１および第３アナログマルチプレクサＭ１およ
びＭ３の第２番（すなわち偶数）の信号入力端子Ｅ２に
接続するのである。またこの群の第２入力Ｅ２を第２お
よび第４アナログマルチプレクサ隅および凰の第１番目
（すなわち奇数）の信号入力端子ｅ１に接続し、群の第
３入力Ｅ３を第２および第４アナログマルチプレクサ鳩
およびＭ４の第２番目（すなわち偶数）の信号入力端子
Ｅ２に接続するのである。またＢ型の基本レイアウトは
、マトリクスの４つの入力、たとえば入力Ｅ５ないしＥ
８から成る群を次のようにしてアナログマルチプレクサ
の信号入力端子ｅに接続することによつて形成される。

すなわち、この群の第１入力Ｅ５は第２および第４アナ
ログマルチプレクサＭ２およびにの第３番目（すなわち
奇数）の信号入力端子Ｅ３に接続し、この群の第４入力
Ｅ８を第２および第４アナログマルチプレクサＭ２およ
びＭ４の第４番目（すなわち偶数）の信号入力端子Ｅ４
に接続し、群の第２入力Ｅ６を第１及び第３アナログマ
ルチプレクサＭ，およびＭ３の３番目（すなわち奇数）
の信号入力端子Ｅ３に接続し、群の第３入力Ｅ７を第１
及び第３アナログマルチプレクサＭ１およびＭ３の第４
番目（すなわち偶数）の信号入力端子Ｅ４に接続する。
したがつて、Ａ型またはＢ型の基本レイアウトは４つの
マトリクス入力と４つのアナログマルチプレクサの出力
で構成される４つのマトリクス出力とからなる。換言す
れば、Ａ型またはＢ型の基本レイアウトは、第１３図及
び第１４図に示すように、４つの連続する行線（出力Ｓ
に対応）と４つの連続する列線（入力Ｅに対応）とにお
ける１帽の交点のうち８個の交点に夫々交点スイッチ（
丸印で示ず）を配置した４行４列の基本レイアウトマト
リクス，／ＳＦＭ及びＢＦＭを形成する。

したがつて基本レイアウトはふたつのうちひとつの交点
が使用される４つの入力および４つの出力を有する基本
マトリクスとして考えることができ、従つてＡ型の基本
レイアウトによつて第１の基本レイアウトマトリクスＡ
ＦＭが、Ｂ型の基本レイアウトによつて第２の基本レイ
アウトマトリクスＢＦＭが形成される。最後に、ひとつ
の行Ｒには、各アナログマルチプレクサがｎ／２個の入
力を有し各基本レイアウトがその行の各アナログマルチ
プレクサの入力のふたつを使用しているので、ｎ／４個
の基本レイアウトが含まれることになる。Ｂ型の基本レ
イアウトは、Ａ型の基本レイアウトから、アナログマル
チプレクサＭｌ，Ｍ３およびＭ２，Ｍ４の奇数（１番目
）入力を有するマトリクスの入力群（たとえばＥ１〜Ｅ
４）の最初のふたつの入力（たとえばＥｌ，Ｅ２）間の
接続を逆にすると共にアナログマルチプレクサＭｌ，Ｍ
３およびＭ２，Ｍ４の偶数（２番目）入力を有するマト
リクスの入力群の後のふたつの入力（たとえばＥ３，Ｅ
４）間の接続を逆にすることによつて得られる。

もちろん、第１図の４つのアナログマルチプレクサから
成る行は両型式の基本レイアウトを変えて、Ｂ型の基本
レイアウトで始まり、Ａ型の基本レイアウトで終らせる
こともできる。最初の行はアナログマルチプレクサＭ１
ないしＭ４の出力である４つの出力Ｓｌ，Ｓ２，Ｓ３，
Ｓ４を有し、行がＡ型またはＢ型の基本レイアウトのい
ずれで始まる場合も、マトリクスの各入力Ｅ１ないしＥ
ｎはふたつの、アナログマルチプレクサを介してふたつ
の出力へのアクセスを有している。第２図はｋ個の行Ｒ
１ないしＲｋを含むマトリクスを示しており、各行は４
つのアナログマルチプレクサを含み、全ての行はそれぞ
れｎ／４個という同じ数の基本レイアウトを有している
。

マトリクスの出力はＳｌ９Ｓ２９Ｓ３９て０９ｓｍ−１
９ｓｍで示してある。このマトリクスは２進法に従つて
配列された基本レイアウトにより構成される。これは、
各行の始まりに配置されたある型式の基本レイアウトの
数がある行から次の行で２倍になり、かつ各行において
ある型式の基本レイアウトがある数だけ続いた後に他の
型式の基本レイアウトが同じ数だけ続けられていき、そ
の行の終りまで交互に続けられる、ことを意味している
。このように、第２図では、行Ｒ１，Ｒ２，Ｒ３，・・
・は行開始時に１，２，４・・・個のＡ型の基本レイア
ウトを有し、継いで行Ｒ１では１つのＢ型の基本レイア
ウトが続き、行Ｒ２ではふたつのＢ型の基本レイアウト
が続き、行Ｒ３では４つのＢ型の基本レイアウトが続く
。最後の行はｎ／４個の基本レイアウトを有し、この数
はその前の行の始まりの型の基本レイアウトの数αの２
倍に相当し、したがつて数ｎ／４個は２αに等しく、マ
トリックス入力の数ｎは８αに等しい。マトリクス入力
の数がｎ＝２Ｘ（ｘは２より大きい整数）と規定すれば
、ある行の基本レイアウトの数ｎ／４は２Ｘ−２に等し
い。行の開始時のある型の基本レイアウトの連続する数
は２ｙで与えられ、このｙは順位数すなわち問題の行番
号より１を引いた数に等しい。したがつて最初の行Ｒ１
の開始時にｔ＝１個のある型の基本レイアウトを与え、
２番目の行Ｒ２の開始時にｉ＝２個の同じ型の基本レイ
アウトを与えるようにして最後の行では２ｙ＝２ｋ−１
個の同型式の基本レイアウトを与える。ｋは最終行の順
位数である。この数２ｋ−１はｎ／４、すなわち２゛−
２に等しくなればならないのでこの結果、ｋ−１＝ｘ−
２で、マトリクスの行の数ｋはｘ−１に等しくなる。し
たがつて、各行は２ｙ個のＡ型の基本レイアウト、２ｙ
個のＢ型の基本レイアウト、次いで２ｙ個のＡ型の基本
レイアウト、 ・・・・を行が終るまで連続的に有して
いる。

もちろん、第３図に示すように、マトリクスの行はＢ型
の基本レイアウトで始めることもでき、このとき２ｙ個
のＢ型の基本”レイアウトおよび２ｙ個のＡ型の基本レ
イアウトが交互に配列される。第３図のマトリクスの構
成は、第２図のＡおよびＢ型の基本レイアウトを交換す
ると得られ、本発明のスイッチング回路網におけるマト
リクスはこのように各行の始まりを成門す基本レイアウ
トの型に関して何ら限定されない。この第２図および第
３図において、マトリクスの出力の数ｍは、それぞれ４
つのアナログマルチプレクサを有する行がｋ個あるので
４ｋに等し）い。

したがつて、マトリクス出力Ｓ１からＳｍにおいて）出
力Ｓｌ９Ｓ２９Ｓ３９Ｓ４は最初のＲ１の出力〜出力Ｓ
ｍ−３，Ｓ．．−２，Ｓｍ−１，Ｓ．ｎは最後の行Ｒｋ
の出力となる。実際には、少なくとも３つの行を有する
マトリクスが使用され、このようなマトリクスは１帽の
入力および１２個の出力を有し、１６／１２、すなわち
４／３の集束比を有することになる。

しかし、現実には１帽の信号入力端子を有するアナログ
マルチプレクサが一般に市販されており、またアナログ
マルチプレクサはマトリクスのｎ／２個の入力にだけ接
続されるので、これより１行分だけ多い３２の入力およ
び１６の出力を有する４行のマトリクスが最も一般的に
形成され、これによつて２の収束比が得られる。したが
つて、１つのマトリクスの入力の数はアナログマルチプ
レクサのの信号入力端子の数に関係する。第４図は、ふ
たつの同じマトリクスＭＸｌおよびｒ！４ｘ２によつて
構成した１行分の多重マトリクスの４つのマルチプレク
サの接続を示している。

これらはもちろん各マトリクスの同じ行、たとえば第１
行目に属する４つのマルチプレクサである。マトリクス
ＭＸｌはｎ個の入力Ｅ１ないしＥｎに接続されたアナロ
グマルチプレクサＭｌｌ，Ｍｌ２，Ｍｌ３，Ｍｌ４を有
している。マトリクスＭＸ２はｎ個の入力Ｅｎ＋１ない
しＥ２ｎに接続されたマルチプレクサＭ２ｌ，Ｍ２２，
Ｍ２３，Ｍ２４を有している。マトリクスＭＸ２、のア
ナログマルチプレクサの出力Ｓ２ｌ，Ｓ２２，Ｓ２３，
Ｓ２，はマトリクスＭＸｌのアナログマルチプレクサの
出力Ｓｌｌ，Ｓｌ２，Ｓｌ３，Ｓｌ４にそれぞれ接続し
てある。このようにしてこの行の出力ＳｌＳ２，Ｓ３，
Ｓ４が得られ、これら出力は両マトリクスＭＸｌおよび
ＭＸ２に共通である。同じ方法がマトリクスＭＸｌおよ
びＭＸ２の全部の行について用いてある。さらにーー般
的には、多重マトリクスの第１行目を示している第５図
において示したように、１個のマトリクスＭＸｌないし
ＭＸＬが使用され、アナログマルチプレクサＭｌｌない
し７１の出力Ｓｌｌ，Ｓ２ｌ，・・，ＳＬｌ、、アナロ
グマルチプレクサＭｌ２ないしＭＬ２の出力Ｓｌ。，Ｓ
２。，・・，ＳＬ２、アナログマルチプレクサＭｌ３な
いしＭＬ３の出力Ｓｌ３，Ｓ２３，・・，ＳＬ３、アナ
ログマルチプレクサＭｌ４ないしＭＬ４の出力Ｓｌ４，
Ｓ２４，・・，ＳＬｌは各行においてそれらの間で接続
され、同じ方法によりマトリクスＭＸｌないし恵しの全
ての行に使われている。行の出力Ｓｌ，Ｓ２，Ｓ３，Ｓ
４，はこのようにして得られ、これらの出力はマトリク
スＭＸｌないし恵しに共通であり、Ｌ個のマトリクスか
ら成るアセンブリの入力の数はＮＬ個となり、これは、
同数の入力線路と結ぶことができる。

Ｌ個のマトリクスのこのようなアセンブリの集束比は、
Ｌ個のマトリクスのこのアセンブリの各出力が共通なの
でひとつのマトリクスの集束比のＬ倍である。

第６図は、１帽の信号入力端子ｅ１〜Ｅｌ６を有する１
帽のアナログマルチプレクサＭｌ，Ｍ２，・Ｍｌ６によ
つて構成した３２入力のマトリクスの実施例のダイヤグ
ラムを示している。

マトリクス入力はＥ１ないしＥ３２で示し、このマトリ
クスは、アナログマルチプレクサＭ１ないしＭｌ６の信
号出力端子にそれぞれ相当する１帽の出力Ｓ１ないしＳ
ｌ６を有している。この１帽のアナログマルチプレクサ
はそのそれぞれの行および信号入力端千，ないしＥｌ６
を４つずつまめて構成してマトリクスの入力Ｅ１ないし
Ｅ３。に接続すると、第１図および第２図で詳述した中
でｎ＝３２およびｍ＝１６で、行の数をｋ＝４にしたも
のとなる。改アナログマルチプレクサＭ１ないしＭｌ６
はそれぞれメモリ１，２，・・・１６と関連されている
。各メモリはそれぞれ１ビットに相当するメモリセルを
５個有し、各メモリセルの入力はビット当り１本とした
５本のワイヤを有するバス１７に接続される。行なおう
とする接続に関するデータはバス１７によつて伝送され
、このデータは同時に多重化されてメモリ１，２，・１
６に記憶される。５つのうち４つのメモリセルは関連す
るアナログマルチプレクサについて行なおうとする接続
のアドレス用メモリとて使用され、それぞれ、アナログ
マルチプレクサのアドレス入力端子に接続されている。

残るひとつのメモリセルはアナログマルチプレクサの起
動用入力、すなわちイネーブル入力端子ＥＮに接続され
る。デジタルデマルチプレクサ１８は起動すべきアナロ
グマルチプレクサのアドレスをバス１９を介して受ける
。このデジタルデマルチプレクサ１８はワイヤ２０によ
り伝送された信号によつて起動される。デジタルデマル
チプレクサ１８は１帽の出力、すなわち、ひとつのアナ
ログマルチプレクサにつきひとつの出力を有し、これら
の出力はメモリ１ないし１６の制御入力に、それぞれ接
続される。デジタルデマルチプレクサ１８はまたワイヤ
２１を介してクロック信号を受ける。もちろん、第３図
に示したようにマトリクスの各行の開始時にＢ型の基本
レイアウトを形成することができ、この場合１帽のアナ
ログマルチプレクサの信号入力端子ｅ１ないしＥｌ６か
第３図による３２個の入力Ｅ１ないしＥ３２に接続する
。

ＡおよびＢ型の基本レイアウトは、１段目のマトリクス
の出力が２段目のマトリクスの入力にリンク接続されて
いる２段構成のものにおいて、常に、両段のレイアウト
の型（ＡまたはＢ）とは関係なく、１段目の任意の入力
と２段目の任意の出力との間に接続可能な径路があるよ
うに構成されている。ＡおよびＢ型の基本レイアウトの
この特徴により、第１図ないし第６図に示したようなマ
トリクスの２段構成において、１段目の全ての入力は２
段目の全ての出力へのアクセスを有することになる。当
然、一つの通信呼びに対してあるリンク接続が占有され
ている場合、同時的に生じる他の通信呼びに対して閉そ
くが生ずることがある。第７図は２段のマトリクスを有
する空間分割型集信装置を示している。

第１段目はｐ個のマトリクスＭＥｌないしらによつて構
成し、第２段はｑ個のマトリクスＭＳｌないしＭＳｑに
よつて構成し、これらのマトリクスは第２図または第３
図に示した型式のものである。

マトリクスＭＥｌないしＭＥｐおよびＭＳｌないしＭＳ
ｑの全てにはＥ１ないしＥｎで示した同数のｎ個の入力
とＳ１ないしＳ．．で示した同数のｍ個の出力とを有す
る。マトリクスＭＥｌないしＭＥｐは、接続方式で知ら
れているような規則的リンク接続配置を以つてそれらの
出力をマトリクスＭＳｌないしＭＳｑの入力に接続し、
これにより各マトリクスＭ町ないしＭＥｐは少なくとも
ひとつの接続によつて各マトリクスＭＳｌないしＭＳｑ
に接続される。第８図はマトリクスを２段有する空間分
割型集信装置を示している。第１段目の多重マトリクス
ＭＭｌないしＭＭｐはそれぞれ第２図または第３図に示
した型式のＬ個のマトリクスによつて構成し、Ｌ個のマ
トリクスは第５図に示したように相互接続されている。
第２段目のマトリクスＭＳｌないしＭＳｑもまた第２図
または第３図に示した型式の構成である。多重マトリク
スＭＭｌないしＭＭｐはそれぞＴＬＥｌないしＥｎしで
示した吐個の入力とｍ個の出力Ｓ１ないしＳ．．とを有
し、マトリクスＭＳｌないしＭＳ，はそれぞれｎ個人力
Ｅ１ないしＥｎおよびｍ個の出力Ｓ１ないしＳ．．を有
している。多重マトリクスＭＭｌないしＭＭｐは接続方
式で知られているような規則的なリンク接続配置を以つ
てそれらの出力をマトリクスＭＳｌないしＭＳｑの入力
に接続し、それによつて各多重マトリクスＭＭｌないし
ＭＭｐは少なくともひとつの接続によつて各マトリクス
ＭＳｌないしＭＳｑに接続される。第９図は、入力を対
で接続（ベアリング）したマトリクスを示しており、奇
数人力はそれに続く偶数人力と接続されている。このよ
うにしてベアリングされた入力に十分な使用可能度を有
するマトリクスが得られ、その結果、マトリクスは独立
入力の半分（ｎ／２）の入力を有し、さらにこれらの独
立の入力のそれぞれはそのマトリクスのｍ個の出力全て
に対してアクセスを有するものとなる。この特異性は、
第１図に関して詳述したように、マトリクスの入力とア
ナログマルチプレクサの信号入力端子との間の接続モー
ドから由来する。もちろん一般に２重マトリクス以上の
多重マトリクスにもまた十分な使用可能度を有すること
ができ、これを準備するためには、第９図で示したよう
に、各構成マトリクスの入力をそれぞれに対して接続す
るだけで十分である。第１０図は、出力を対で接続した
マトリクスを示し、奇数出力はそれに続く偶数出力に接
続されている。

ここでもまた十分な使用可能度を持つたマトリクスが得
られ、その結果マトリクスは個別の出力の半分のｍ／２
個の出力を有し、さらにマ”トリクスのｎ個の入力のそ
れぞれはマトリクスのｍ／２個の異なつた全ての出力に
対するアクセスを有している。もちろん、２重マトリク
ス以上の多重マトリクスもまたこの方法で十分な使用可
能度を有することができ、これを配列するには、第１０
図で示したように、各構成のマトリクスの出力をそれぞ
れに対して接続するだけで十分である。第１１図は２段
空間分割型集信装置の他の実施例を示すものである。

それぞれｎ個の入力および）ｍ個の出力を有する第１段
目のマトリクスＭＥｌないしＭＥｐは第２図または第３
図のマトリクスと同一である。マトリクスＭＴｌないし
ＭＴｑは、それぞれｎ個の入力およびｍ／２個の出力を
有し出力を対にしたので十分な使用可能度を有していて
、その構成は第２図または第３図のマトリクスと同一で
ある。各マトリクスＭＴｌないしＭＴｑの各々の出力は
０１ないし０Ｊ２で示してある。マトリクスＭＥｌない
しＭＥｐ＜５ＭＴ１ないしＭＴｑとの間の接続は規則的
なリンク接続配置を形成している。一例として、ｎ＝３
２，ｐ＝１６，ｑ＝８としたとすれば、ｍは１６に等し
くマトリクスＭＴｌないしＭＴｑにつき８個の出力０１
ないし０８があり、したがつて本装置ではＮｐ＝５１２
個の入力とｑ−ｍ／２＝６４個の出力とを有し、８の集
束比を与えることになる。第１２図は２段集信装置の他
の例を示しており、第１段目は、それぞれＮＬ／２個の
独立した入力１１ないしＩｎＬ／２を有し、対にされた
入力のために十分な使用可能度を有する同じ多重マトリ
クスＭＡｌないしＭＡｐによつて構成される。

第２段目は、ｎ個の入力およびｍ／２個の出力０１ない
し０Ｊ２を有し、出力を対にしたために十分な使用可能
度を有するマトリクスＭＴｌないしＭＴｑによつて構成
される。多重マトリクスＭＡｌないしＭＡｐとＭＴｌな
いしＭ′Ｉｑとの間は規則的なリンク接続によつて接続
されている。一例として、各多重マトリクスＭＡｌない
しＭＡ，が３２個の入力を有するふたつのマトリクスの
夫々の入力のベアリングによつて構成されるとすれば、
各多重マトリクスＭＡｌないしＭＡｐは、ｎ＝３２、Ｌ
＝２であるが故に、３２個の別個の入力１１ないし１３
。

を有することになる。たとえばｐ＝１６，ｍ＝１６，ｑ
＝８とし、出力のベアリングによりマトリクスＭＴｌな
いしＭＴｑのそれぞれを８個の出力０１ないしへとする
と、第１２図の集信装置でＰＩｎＬ．／２＝５１２個の
入力とｑ●ｍ／２＝６４個の出力とを有し、８の集束比
を与えることになる。入力または出力のベアリングは簡
単な操作であ．つて、マトリクスが形成されている回路
板に対して外部より都合よく行なうことができる。

このような場合、接続を対にして使用しているかどうか
に関係なく、個々のマトリクス基板は呼びの生起率の高
い呼出加入者に対してはベアリングを行一い、呼びの生
起率の低い呼出加入者に対してはベアリングを行なわず
、あるいはそれらを合わせたものに切換え可能に使用で
きることが認めれる。このように、詳述したスイッチン
グ回路網は、２段集信装置のどちかの段でも使用されま
た少数のトラフィック交換を扱う交換機の部分において
も使用し得るような融通のきく集信要素を堤供している
。このようにどこにでも使えるスイッチング回路網は明
らかに保守の観点から有利なものである。入力または出
力全部が対にされたマトリクスは全ての交点に交点スイ
ッチを有する従来のマトリクスと比較して機能的に等価
である。

このような′配列は上述のような高密度のトラフィック
に関してより都合がよいが低密度のトラフィックに対し
ては劣る。多くの変化変形を前述の方式になすことがで
きる。

まず、使用マルチプレクサが一方向伝送の能−力しかな
ければ、並列の分散回路網を双方向電話通信用に（好適
には交点の同じパターンを使つたものがよい）備える必
要がある。同じように着信者はたとえば１対の集束およ
び分散回路網（もちろん発信および着信について両方に
同じ回路網を″使う）を介して受けることができる。戻
りの通話路は、セレクタを使つた同等のマトリクス（た
とえばデマルチプレクサ）か、または交点の同じパター
ンを有しているが図示のものに対して直角に配列したマ
ルチプレクサ（たとえば入力を出力に変る）を使用した
マトリクスのいずれかによつて与えることができる。リ
ードリレーの配列は前述の相互接続パターンに従つて配
置することができるが、最初に説明した容積のハンディ
は残つている。

前記の如く本発明によるスイッチング回路網によれば、
４つの連続する行線と４つの連続する列線とにおいて、
第１及び第３番目の行線と第１及び第４番目の列線との
交点並びに第２及び第４番目の行線と第２及び第３番目
の列線との交点に夫々交点スイッチが配置され、その他
の交点には交点スイッチが除去されてなる第１の基本レ
イアウトマトリクスと、４つの連続する行線と４つの連
続する列線とにおいて、第１及び第３番目の行線と第２
及び第３番目の列線との交点並びに第２及び第４番目の
行線と第１及び第４番目の列線との交点に夫々交点スイ
ッチが配置され、その他の交点には交点スイッチが除去
されてなる第２の基本レイアウトマトリクスからなるマ
トリクスを備えているが故に、夫々の基本レイアウトマ
トリクスにおいて第１番目と第２番目との行線を、また
第３番目と第４番目との行線を夫々相互に接続（ベアリ
ング）し、第１番目と第２番目の列線を、また第３目と
第４番目との列線を夫々相互に接続（ベアリング）する
ことによつて不完全構成を簡単に完全構成とし得、加え
てこのようなベアリングを呼びの生起率の異なる呼び源
に対応して行うことにより、適切な閉塞確率をもつた経
済的なスイッチング回路網を堤供し得る。

加えて第７図に示すように、公知のリンク接続を用いて
２段構成とした場合にも、例えば入力Ｅ１を全ての出力
Ｓ１ないしＳｊ．のいずれかに接続し得、その前記のベ
アリングを呼びの生起率の異なる呼び源に対応して又は
必要な集束比に対応して行うことにより、適切な閉塞確
率をもつた集信装置を堤供し得る。また本発明によるス
イッチング回路網のマトリクスが、最初の４つの連続す
る行線からなる第１行目では、前記第１の基本レイアウ
トマトリクスの１つと第２の基本レイアウトマトリクス
の１つとを当該行方向に交互に形成し、前記第１行目に
続く次の４つの連続する行線からなる第２行目ては、前
記第１の基本レイアウトマトリクスの２つと第２の基本
レイアウトマトリクスの２つとを当該行方向に交互に形
成し、第ｋ−１行目（ｋ＝３，４・・りに続く次の４つ
の連続する行線からなる第ｋ行目では、第１及び第２の
基本レイアウトマトリクスのうち少なくとも一方の基本
レイアウトマトリクスを２ｋ−１個連続してなる一組を
当該行方向に形成してなるが故に、入力Ｅ１〜Ｅｎの出
力Ｓ１〜Ｓｍのいずれかへの同時的接続をより多く行い
得る。換言すれば入力Ｅ１〜ＥＯの出力Ｓ１〜Ｓｍのい
ずれかへの同時的接続において、第１又は第２の基本レ
イアウトマトリクスの交点スイッチを選択的に使用し得
るが故に、より多くの入力Ｅ１〜Ｅｎを同時的に出力Ｓ
１〜Ｓ．．に接続し得る。

従つて、例えば第７図に示すようにリンク接続により２
段構成の集信装置を構成した場合、マトリクスＭＥｌ〜
らの出力Ｓ１の夫々を、より多く同時的にマトリクスＭ
Ｓｌの出力に接続し得、比較的閉塞確率の低い集信装置
とし得る。そして本発明によるスイッチング回路網のマ
トリクスは、モジュールとして形成されているが故に、
前述の多段構成を、同一のモジュールを組み合わせて、
外部からのベアリング、リンク接続により、容易に、形
成し得、汎用性に優れたものとし得る。

【図面の簡単な説明】

第１図はマトリクスの第１行目の続を示す図、第２図は
ひとつのマトリクスを示す図、第３図もひとつのマトリ
クスを示す図、、第４図はふたつのマトリクスによつて
構成した多重マトリクスの第１行目を示す図、第５図は
Ｌ個のマトリクスによつて構成した多重マトリクスの第
１行目を示す図、第６図はひとつのマトリクスの実施例
のダイアグラム、第７図は２段空間分割型集信装置を示
す図、第８図は２段空間分割型集信装置の他の実施例を
示す図、第９図は入力の再配列により全てのアクセスを
備えたマトリクスを示す図、第１０図は出力の再配列に
より全てのアクセスを備えたマトリクスを示す図、第１
１図は２段空間分割型集信装置の更なる他の実施例を示
す図、第１２図は２段空間分割型集信装置の他の実施例
を示す図、第１３図はＡ型の基本レイアウトによる基本
レイアウトマトリクスの説明図、第１４図はＢ型ａの基
本レイアウトによる基本レイアウトマトリクスの説明図
である。 １〜１６・・・・・・メモリ、１７・・・・・・バス、
１８・・デジタルデマルチプレクサ、１９・・・・・・
バス、２０，２１・ ・・ワイヤ。

Claims (1)

1. 【特許請求の範囲】 １ 複数の行線および列線の交点のうちの選択された交
   点のところに交点スイッチが配置されている第１及び第
   ２の基本レイアウトマトリクスからなるマトリクスを備
   えたスイッチング回路網において、第１の基本レイアウ
   トマトリックは、４つの連続する行線と４つの連続する
   列線とにおいて、第１及び第３番目の行線と第１及び第
   ４番目の列線との交点並びに第２及び第４番目の行線と
   第２及び第３番目の列線との交点に、夫々交点スイッチ
   が配置され、その他の交点には交点スイッチが除去され
   てなり、第２の、基本レイアウトマトリクスは、４つの
   連続する行線と４つの連続する列線において、第１及び
   第３番目の行線と第２及び第３番目の列線との交点並び
   に第２及び第４番目の行線と第１及び第４番目の列線と
   の交点に夫々交点スイッチが配置され、その他の交点に
   は交点スイッチが除去されてなり、前記マトリスクは、
   最初の４つの連続する行線からなる第１行目では、前記
   第１の基本レイアウトマトリクスの１つと第２の基本レ
   イアウトマトリクスの１つとが当該行方向に交互に形成
   され、前記第１行目に続く次の４つの連続する行線から
   なる第２行目では、前記第１の基本レイアウトマトリク
   スの２つと第２の基本レイアウトマトリクスの２つとが
   当該行方向に交互に形成され、第ｋ−１行目（但しｋ＝
   ３，４…）に続く次の４つの連続する行線からなる第ｋ
   行目では、第１及び第２の基本レイアウトマトリクスの
   うち少なくとも一方の基本レイアウトマトリクスを２＾
   ｋ＾−＾１個連続してなる一組が当該行方向に形成され
   てなり、前記マトリクスは１つのモジュールとして形成
   されているスイッチング回路網。 ２ ４つの連続する行線からなる行において最終行目は
   、第１及び第２の基本レイアウトマトリクスのいずれか
   一方の基本レイアウトマトリクスのみからなる特許請求
   の範囲第１項に記載のスイッチング回路網。 ３ 行線を出力とし、列線を入力としている特許請求の
   範囲第１項又は第２項に記載のスイッチング回路網。 ４ 列線の数が行線の数より大である集信装置を構成し
   てなる特許請求の範囲第１項から第３項のいずれかに記
   載のスイッチング回路網。 ５ ３２個の列線と１６の行線とを有する集信装置を構
   成してなる特許請求の範囲第１項から第４項のいずれか
   に記載のスイッチング回路網。 ６ 各行線における交点スイッチは、１つの出力とマト
   リクスの列線の半分の数の信号入力端子とを有するマル
   チプレクサで形成されている特許請求の範囲第１項から
   第５項のいずれかに記載のスイッチング回路網。 ７ 前記マルチプレクサは、ＭＯＳ型トランジスタで形
   成された複数個のアナログスイッチからなる集積回路で
   構成されている特許請求の範囲第６項に記載のスイッチ
   ング回路網。