Przedmiotem wynalazku jest uklad porównywania, liczby impulsów dwóch larów czetfotiwosciowych.Z polskiego opisu patentowego nr 66178 znany jest uklad porównywania liczby impulsów dwóch ciagów, zawierajacy dwa niezalezne tory: wzorcowy ibadany.Do wyjsc toru wzorcowego i badanego dolaczony jest logi¬ czny czlon selekcji z dwoma czlonami pamieci rejestruja¬ cymi z ciagów impulsów otrzymywanych z toru badanego i wzorcowego tylko te impulsy, którenie przy¬ chodza na przemian z obuciagów,a wyjscia oba czlonów pamieci polaczone sa z cyfrowo-analogowym przetwor¬ nikiem.Istota wynalazku jest iu\fad»w którym wyjscia dwóch torów czestotliwosciowych dolaczone sa do wejsc bra¬ mek logicznych, a wyjscia tych bramek dolaczone sa poprzez przelacznik logiczny do wejscia licznika pomoc¬ niczego lub do wejscia licznika róznicy.Wyjscia licznika pomocniczego dolaczone sa do wejsc rejestru pamietaja¬ cego. Ponadto do przelacznika logicznego doprowa¬ dzony jest sygnal z generatora wzorcowego. Bramki logiczne, przelacznik logiczny i generator wzorcowy ste¬ rowane sa z ukfedu sterujacego zapewniajacego takie dzialanie, ze w pierwsaej kolejnosci liczone sa impulsy toru o mniejszej czestotliwosci. W sytuacji, gdy róznica czestotliwosci torów zmienia znak na przeciwny, naste¬ puje zmiana kolejnosci liczenia.Do ukfedu sterujacego podawany jest sygnalzukbdu porównujacego, dajacego informacjeochwili zrównania sie liczby impulsów obu torów czestotliwosci.Przedmiot wynalazku zostanie blizej objasniony w przykladzie wykonania na rysunku przedstawiajacym blokowy schemat uklada porównywania liczby impul¬ sów.Wyjscia torówczestotliwosci fi i ftdolaczone saodpo- wiedniodo wejsc bramek logicznychBiiftj.Wyjscia tych bramek dolaczone sa poprzez przelacznik logiczny P do wejscia licznika pomocniczego LPlubdo wejscia licznika róznicy LI polaczonego z cyfrowym wyswietlaczem wyników CWW. Wyjscia licznika pomocniczego LP dolaczone sado wejscrejestru pamietajacego 1Pirówno¬ legle do wejsc ukladu porównujacego UP.Drugie wejscia ukladu porównujacego UFpolaczonesaz wyjsciami rejs* tru pamietajacego RP. Do przelacznika logicznego P doprowadzony jest tez sygnal z generatora wzorcowego GW. Generator wzorcowy GW, bramki logiczne Bi i Bi oraz przelacznik logiczny P sterowanesa ukladem steru¬ jacym US, do którego doprowadzony jest sygnal z ukladu porównujacego UP.Uklad sterujacy US wyznacza bramki czasowe tii t2o regulowanej szerokosci, przy czym ti=ti.W czasie bramki ti zticza sie impulsy toru fi przy pomocy licznika pomocniczego LP. Ilosc zliczen ni pamieta rejestr pamietajacy BP.W czasie bramki t2 zlicza sie przy pomocy licznika pomocniczego LP impulsytoru fj. Jednoczesnie, po kaz¬ dym impulsie, w ukladzie porównujacym UP dokonuje sie analizy równosci stanów rejestru pamietajacego BPz liczba zliczanych impulsów toni f2. Jezeli zaistnieje rów-3 nim 4 nosc zawartosci n i ukladu pamietajacego UP z liczba n, zliczanychimpulsówtoni fi, ukladsterowaniaUSskiero¬ wuje nadmiar impulsów poprzez przelacznik logiczny P do licznika róznicy LR, który zlicza te impulsy do konca trwania bramki t* Dosc zliczanych impulsów w liczniku róznicy LR jest wprost proporcjonalna do modulu róznicyczestotliwosci (fi-fi* W przypadku, gdy róznica czestotliwosci torów zmie¬ nia znak na przeciwny, uklad porównujacy UP nie zaob¬ serwuje momentu zrównania sie stanu licznika LP i zawartosci rejestru pamietajacego RP, natomiast uklad sterowania US na skutek braku informacji o zrównaniu sie liczby impulsów, zmienia kolejnosc liczenia.Szerokosc bramek 11 i uustalonajestjako stala ukladu przez zliczanie w liczniku róznicy LR impulsów genera¬ tora wzorcowego GW.Generator wzorcowy GW zapewnia korekcje stalej w dowolnej chwili w zaleznosci od zmian warunków oto¬ czenia, to jest temperatury, wilgotnosci, itp. Dzieki temu nie jest konieczne zachowanieduzejstabilnoscibramek 11 i ta.Dzieki zastosowaniu plynnej regulacji szerokosci bra¬ mek mozliwa jest wspólpraca ukladu wedlug wynalazku z ukfedami przetwarzajacymi wielkosci elektryczne lub nieelektrycznenardwie (róznice)czestotliwosci oróznych stalych przetwarzania.Zastrzezenie patentowe Uklad porównywania liczby impulsów dwóch torów czestotliwosciowych, mnwy tyn, ze wyjscia torów czestotliwosciowych (fi) i (6) dolaczone sa do wejsc bra¬ mek logicznych (Bi) i (B2), a wyjscia tych bramek dola¬ czone sa ppftzez przelacznik logiczny (P) do wejscia licznika pomocniczego (LP) lub do wejscia licznika róz¬ nicy (LR), a wyjscia licznika pomocniczego (LP) dola¬ czone sa do wejsc rejestru pamietajacego (RP) i równolegle do wejsc ukladuporównujacego (UP)do któ¬ rego drugich wejsc doprowadzony jest sygnal z rejestru pamietajacego (RP),ponadto do przelacznika logicznego (P) doprowadzony jest sygnal z generatora wzorcowego (GW), przy czym generator wzorcowy (GW),przelacznik logiczny (P) i bramki logiczne (Bi) i (B2) sterowane sa ukladem sterujacym (US) zapewniajacym zliczanie w pierwszej kolejnosci impulsów toruo mniejszej czestotli¬ wosci, a do ukladu sterujacego (US) doprowadzony jest sygnal z ukladu porównujacego (UP).Ifi CWW I Pr;ic. Poligraf. UP PRL. Naklad 120 eg7 Cena 100 zl PL