Przedmiotem wynalazku jest uklad generatora funkcji, zbudowany w oparciu o programowane dzielniki czestotliwosci wytwarzajacy napiecie o przebiegach trójkatnym, sinusoidalnym i prostokatnym.Znany generator funkcji, zrealizowany w technice analogowej, sklada sie z generatora napiecia o przebiegu trójkatnym, komparatora wytwarzajacego przebieg prostokatny oraz z przeksztaltnika funkcyjnego trójkat - si¬ nus, który przeksztalca przebieg trójkatny na sinusoidalny. Generator ten jest malo odporny na wplyw tempera¬ tury i starzenie sie elementów a jakosc przebiegu sinusoidalnego jest silnie zalezna od dokladnosci wykonania przeksztaltnika.Inny znany generator, zrealizowany w technice cyfrowej, wykorzystuje pamiec stala, w której zapamietane sa dyskretne wartosci generowanej funkcji. Oprócz pamieci generator zawiera licznik adresowy wybierajacy kolejno poszczególne komórki pamieci, przetwornik cyfrowo-analogowy przetwarzajacy odczytywane z pamieci liczby na napiecie oraz generator zegarowy. Rozwiazanie to wymaga uzycia jednej pamieci stalej na jeden przebieg wyjsciowy lub jednej pamieci o duzej pojemnosci co komplikuje uklad sterowania.Uklad generatora funkcji wedlug wynalazku wytwarza liczby o przebiegu trójkatnym, sinusoidalnym i pro¬ stokatnym, napiecie uzyskuje sie po przetworzeniu tych liczb w przetworniku cyfrowo-analogowym. W czesci generujacej liczbe o przebiegu sinusoidalnym przedstawiona w postaci znak —modul, uklad zawiera pierwszy programowany dzielnik czestotliwosci sterowany liczba N którego wyjscie polaczone jest z wejsciem zliczania w przód pierwszego licznika rewersyjnego. Wejscie zliczania wstecz tego licznika polaczone jest z wyjsciem trze¬ ciego programowanego dzielnika czestotliwosci, który sterowany jest z wyjsc licznika zliczajacego w przód. Wej¬ scie tego licznika polaczone jest z wyjsciem drugiego programowanego dzielnika czestotliwosci, którego wejscia programujace sterowane sa z wyjsc pierwszego licznika rewersyjnego. Do wyjsc tego licznika dolaczony jest takze dekoder, który na swoim wyjsciu wypracowuje impuls w momencie gdy stan licznika równy jest zero. Ma to miejsce po kazdym pólokresie przebiegu sinusoidalnego liczby wytworzonej w liczniku rewersyjnym.Impuls ten doprowadzony jest do wejsc zerujacych licznika zliczajacego w przód i programowanych dzielni¬ ków czestotliwosci. Dzieki temu kazda polówka przebiegu sinusoidalnego generowana jest w identycznych wa¬ runkach.2 114 588 Dodatkowo wyjscie z dekodera zera dolaczone jest do wejscia zegarowego pfzerzutnika. Sygnal wyjsciowy z tego przerzutnika, jest wyjsciowym sygnalem prostokatnym z generatora funkcji oraz stanowi znak liczby generowanej w pierwszym liczniku rewersyjnym, a takze wykorzystywany jest do zmiany kierunku zliczania drugiego licznika rewersyjnego. Na wejscie zegarowe tego licznika doprowadzony jest zegarowy przebieg prosto¬ katny. Przebieg zegarowy doprowadza sie takze do programowanych dzielników czestotliwosci.W wyniku tego, ze zmiana kierunku zliczania drugiego licznika rewersyjnego nastepuje co pól okresu liczba reprezentuajaca stan tego licznika bedzie miala przebieg trójkatny.Uklad wedlug wynalazku jest ukladem cyfrowym odpornym na wplywy temperatury i latwym do urucha¬ miania.Wynalazek pokazano w przykladzie wykonania na rysunku, który przedstawia schemat blokowy ukladu.Pierwszy programowany dzielnik czestotliwosci PDCzl sterowany liczba programujaca N polaczony jest z wejsciem zliczania wprzód t+ pierwszego licznika rewersyjnego LR1, którego wejscie zliczania wstecz t- dolaczone jest do wyjscia trzeciego programowanego dzielnika czestotliwosci PDCz3. Dzielnik ten ma wejscia programujace dolaczone do wyjsc licznika L zliczajacego w przód. Wejscie t tego licznika polaczone jest z wyj¬ sciem drugiego programowanego dzielnika czestotliwosci PDCz2, który ma wejscie programujace polaczone z wyjsciami z licznika rewersyjnego LR1. Wyjscia z licznika LR1 polaczone sa takze z wejsciami dekodera DZ stanu zero. Wyjscie z dekodera DZ polaczone jest z wejsciami zerujacymi programowanych dzielników czestotli¬ wosci i licznika L, a takze z wejsciem zegarowym przerzutnika P i wejsciem kierunku zliczania drugiego licznika rewersyjnego LR2.Do wejscia zliczajacego t tego licznika doprowadzony jest sygnal zegarowy f0. Ten sam sygnal doprowa¬ dzony jest do programowanych dzielników czestotliwosci, przy czym impulsy o fazie A doprowadzone sa do dzielników PDCz 1 i PDCz 2, a w fazie B do dzielnika PDCz 3. Jest to konieczne ze wzgledu na wlasnosci licznika rewersyjnego LR1. Wyjscie z licznika LR 1 stanowi modul liczby Ns zmieniajacej sie sinusoidalnie. Znak tej liczby uzyskuje sie z wyjscia przerzutnika P. Wyjsciem z licznika LR2 jest liczba Nt, która ma przebieg trójkatny. liczba N programujaca programowany dzielnik czestotliwosci PDCz 1, przy równej liczbie stopni liczników LR 1 i L, nie powinna byc wieksza niz polowa pojemnosci tych liczników.Zastrzezenie patentowe Uklad generatora funkcji, znamienny tym, ze w czesci generujacej liczbe o przebiegu sinusoidalnym, w ko¬ dzie znak-modul, zawiera pierwszy programowany dzielnik czestotliwosci (PDCz 1) sterowany liczba (N), z wyjsciem dolaczonym do wejscia zliczania wprzód (t+) pierwszego licznika rewersyjnego (LR1), którego wejscie zliczania wstecz (t-) polaczone jest z wyjsciem trzeciego programowanego dzielnika czestotliwosci (PDCz 3), który sterowany jest stanem licznika (L) zliczajacego w przód, a wejscie (t) tego licznika polaczone jest z wyjsciem drugiego programowanego dzielnika czestotliwosci (PDCz 2) sterowanego stanem pierwszego licznika rewersyjnego (LR1), przy czym stan ten dekodowany jest takze w dekoderze zera (DZ) wytwarzajacym na swoim wyjsciu, polaczonym z wejsciem zerujacym (C) programowanych dzielników czestotliwosci i licznika (L) zliczaja¬ cego w przód, impuls zerujacy te elementy po kazdym pólokresie przebiegu sinusoidalnego, dodatkowo wyjscie detektora zera (DZ) dolaczone jest do wejscia zegarowego przerzutnika (P), którego wyjscie (Q), wytwarzajace znak liczby generowanej w pierwszym liczniku rewersyjnym (LR1), a jednoczesnie stanowiace wyjscie z generato¬ ra funkcji dla przebiegu prostokatnego, dolaczone jest do wejscia kierunku zliczania drugiego licznika rewersyjne¬ go (LR2), przy czym do wejscia zliczajacego (t) tego licznika doprowadzony jest przebieg zegarowy o czestotli¬ wosci (f0), ten sam, który doprowadzany jest do programowanych dzielników czestotliwosci.114 588 •faza A 1AA PDCzI c 1 Ht T^LRI PL