PL105802B1 - Program-controlled apparatus for automatically determining stitching trajectories of transformer word lines of stationary digital computer stores - Google Patents

Description

Przedmiotem wynalazku jest sterowane programowo urzadzenie do automatycznego okreslania trajektorii szycia linii slów transformatorowych pamieci stalych maszyn cyfrowych, zwlaszcza do równoczesnego okreslania trajektorii szycia na wiecej niz jednym stanowisku montazowym.

Dotychczas informacje o trajektoriach szycia linii slów transformatorowych pamieci stalych podawane byly w formie tabulogramu w sposób umowny wedlug okreslonego algorytmu. Stosowane maszyny cyfrowe i inne urzadzenia cyfrowe posiadaja blok pamieci stalej, w sklad którego wchodzi kilka do kilkunastu róznych pakietów pamieci stalej. Kazdy rodzaj pakietu wykonany jest w oparciu o oddzielny tabulogram. W celu okreslenia trajektorii szycia dla wybranego pakietu pamieci na stanowisku montazowym nalezalo kolejno odczytywac i odpowiednio interpretowac informacje zapisane w tabulogramie. Informacje te otrzymywane byly wiec w sposób posredni. Taki sposób okreslania trajektorii stwarzal mozliwosc blednego odczytu informacji, byl uciazliwy i pracochlonny.

Celem niniejszego wynalazku jest wyeliminowanie z procesu szycia pakietów pamieci stalej tabulogramów a tym samym unikniecie bledów wynikajacych z posredniego sposobu podawania informacji o trajektorii szycia, zmniejszenie pracochlonnosci operacji szycia oraz zwiekszenie niezawodnosci pamieci stalej..Cel ten osiagnieto poprzez skonstruowanie sterowanego programowo urzadzenia do automatycznego okreslania trajektorii szycia linii slów transformatorowych pamieci stalych. W urzadzeniu tym kazdemu z n stanowisk montazowych odpowiada jeden z n generatorów impulsów pojedynczych. Generatory te polaczone sa odpowiednio z n licznika¬ mi impulsów. Kazdy licznik impulsów posiada m wyjsc, które lacza sie z m wejsciami informacyjnymi n rejestrów adresowych. Kazdy z tych rejestrów równiez ma m wyjsc. Wyjscia te lacza sie z n x m wejsciami pierwszego kanalu selektorowego oraz z n x m wejsciami n deszyfratorów wspólrzednych. Pierwszy kanal selektorowy posiada m wyjsc adresowych oraz k wejsc taktujacych, przy czym zachodzi zaleznosc n = 2k.

Wyjscia adresowe pierwszego kanalu selektorowego polaczone sa z m wejsciami adresowymi bloku pamieci2 105 802 wzorcowych, natomiast wejscia taktujace tego kanalu lacza sie z k wyjsciami taktujacymi bloku sterowania.

Równoczesnie wyjscia taktujace bloku sterowania polaczone sa z k wejsciami taktujacymi drugiego kanalu selektorowego wraz z k wejsciami taktujacymi dekodera. Kazde z wyjsc drugiego kanalu selektorowego polaczo¬ ne jest z wejsciem dynamicznym odpowiadajacej pamieci wzorcowej w bloku pamieci wzorcowych. Ilosc przeszywanych rdzeni ferrytowych równa jest ilosci wyjsc informacyjnych danego wykonania pamieci wzorcowej Wyjscia informacyjne wszystkich pamieci wzorcowych, w bloku pamieci wzorcowych polaczone sa z soba równolegle. Lacza sie one z polaczonymi ze soba równolegle wejsciami informacyjnymi n rejestrów danych.

Wejscia strobujace poszczególnych rejestrów danych polaczone sa z odpowiadajacymi im n wyjsciami dekodera.

Wyjscia rejestrów danych polaczone sa z n ukladami wyswietlania okreslajacymi trase przeszycia linii slów.

Poszczególne deszyfratory wspólrzednych polaczone sa z n ukladami wyswietlania wspólrzednych poczatku i konca trajektorii szycia lini slów. Kazdy z ukladów wyswietlania okreslajacych trase przeszycia lini slów stanowi zbiór punktów swietlnych. Kazdy punkt swietlny odpowiada jednemu rdzeniowi ferrytowemu i jest umieszczony bezposrednio przy tym rdzeniu.

Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku, na którym fig. 1 przedsta¬ wia schemat blokowy urzadzenia do automatycznego okreslania trajektorii szycia linii slów, a fig. 2— fragment stanowiska montazowego pokazujacy pakiet z rdzeniami ferrytowymi oraz uklad wyswietlania okreslajacy trase przeszycia linii slów.W przykladowym wykonaniu urzadzenie bedace przedmiotem wynalazku przeznaczone jest do automatycznego okreslania trajektorii szycia linii slów na 4 stanowiskach montazowych. Na kazdym stanowisku moze byc prowadzony proces montazu 16 wykonan transformatorowych pamieci stalych, polegajacy na przeszyciu szeregu rdzeni ferrytowych przewodami stanowiacymi linie slów. Trase przeszycia okresla sie w oparciu o 16 wykonan pamieci wzorcowych, tworzacych blok pamieci wzorcowych BPW. Wybór odpowiednie¬ go wykonania pamieci wzorcowej dla danego stanowiska nastepuje poprzez ustalenie odpowiednich stanów logicznych na wejsciach informacyjnych drugiego kanalu selektorowego KS2. Kazdej linii slów wdanym wykonaniu pamieci przyporzadkowany jest jeden adres, przy czym wszystkie adresy ulozone sa w sposób narastajacy. Zadanie adresu zadanej linii nastepuje poprzez ustalenie odpowiednich sygnalów logicznych na wyjsciach jednego z liczników impulsów LU,...Lin, przyporzadkowanego danemu stanowisku. Wybór kazdej kolejnej linii nastepuje przez zwiekszenie stanu licznika o „jeden" na drodze zliczania pojedynczych impulsów pochodzacych z odpowiadajacego generatora impulsów GM,...Gin, uruchamianego kazdorazowo przez operatora.

Stan wyjsc poszczególnych liczników LU,..,Lin wpisywany jest do odpowiadajacych im równoleglych rejestrów adresowych RA1,...,RAn. Adresy wpisane do rejestrów adresowych RA1,...,RAn podawane sa na wejscia informacyjne pierwszego kanalu selektorowego KS1 oraz na wejscia deszyfratorów wspólrzednych DW1,...DWn.

Z deszyfratorami wspólrzednych DW1,...DWn polaczone sa uklady wyswietlania UWW1,...UWWn wskazujace wspólrzedne poczatku i konca trajektorii szycia wybranej linii slowa. Wspólrzedne te wyswietlane zostaja w sposób alfanumeryczny na monitorze umieszczonym na stanowisku montazowym. Zadaniem pierwszego kanalu selektorowego KS1 jest cykliczne przesylanie poszczególnych adresów na wejscia adresowe bloku pamicci wzorcowych BPW. Kolejnosc wyprowadzania adresów okreslana jest stanem wejsc taktujacych kanalu selektoro¬ wego KS1, polaczonych z blokiem sterowania BS. W podanym przykladzie na wejscia taktujace kanalu KS1 podawane sa z bloku sterowania BS sygnaly taktujace w postaci czterech dwubitowych kombinacji zero-jedynko- wych, odpowiadajacych kolejnosci wyprowadzania poszczególnych adresów z pierwszego kanalu selektrowego KS1 na wejscia adresowe bloku pamieci wzorcowych BPW. Te same sygnaly taktujace sa jednoczesnie podawane na wejscia taktujace drugiego kanalu selektorowego KS2 i dekodera DEC. Po podaniu danego adresu na wejscie adresowe bloku pamieci wzorcowych BPW, blok sterowania BS wysyla do kanalu KS2 z zadanym opóznieniem czasowym sygnal startu pamieci wzorcowej. Kazde wyjscie drugiego kanalu selektorowego KS2 polaczone jest z odpowiadajacym mu wejsciem dynamicznym jednej pamieci wzorcowej w bloku pamieci wzorowych BPW.

Wygenerowany przez blok sterowania BS sygnal startu ziloczynowany z sygnalami na wejsciach informacyjnych i wejsciach taktujacych drugiego kanalu selektorowego KS2 pojawia sie na wejsciu dynamicznym uprzednio wybranego wykonania pamieci wzorcowej, inicjujac cykl pracy tej pamieci wzorcowej. Odczytana z wybranej pamieci wzorcowej informacja zostaje przeslana na wejscia informacyjne rejestrów danych RD1,...RDn.

Informacja ta wpisana zostaje tylko do tego z rejestrów danych RD1,...RDn, na wejsciach którego pojawia sie sygnal strobujacy. Sygnal strobujacy generowany jest na tym wyjsciu dekodera DEC, które przyporzadkowane jest okreslonej kombinacji sygnalów taktujacych na wejsciach taktujacych dekodera. Po wpisaniu do "wybranego z rejestrów danych RD1,...,RDn informacja ta zostaje przeslana do tego z ukladów wyswietlania UWT1,...UWTn okreslajacych trase przeszycia linii slów, który odpowiada danemu rejestrowi danych. Kazdy z ukladów wyjswietlania UWT1,...UWTn stanowi zbiór miniaturowych zarówek Z. Kazda zarówka Z odpowiada jednemu rdzeniowi ferrytowemu R szytej na stanowisku montazowym pamieci stalej i umieszczona jest bezposrednio przy tym rdzeniu. Zapalenie zarówki przy rdzeniu oznacza, ze rdzen ten nalezy przeszyc linia slowa LS.

Natomiast brak swiecenia zarówki oznacza, ze rdzen przyniej usytuowany nie jest przeszywany ta linia slowa.105 802 3 Urzadzenie wedlug wynalazku eliminuje tabulogramy z procesu szycia pamieci stalej, a tym samym likwiduje bledy wynikajace z posredniego sposobu podawania informacji o trasie szycia oraz poprawia warunki bhp. Proces szycia prowadzony przy pomocy urzadzenia jest znacznie mniej pracochlonny niz procesy znane dotychczas. Pamiec stala tak wykonana wykazuje wieksza niezawodnosc.

Claims (2)

Zastrzezenia patentowe

1. Sterowane programowo urzadzenie do automatycznego okreslania trajektorii szycia linii slów transfor¬ matorowych pamieci stalych maszyn cyfrowych, znamienne tym, ze posiada generatory impulsów pojedynczych (GM,...Gin) przyporzadkowane n stanowiskom montazowym i laczace sie odpowiednio z licznika¬ mi impulsów (LU,...Lin) z których kazdy posiada m wyjsc polaczonych z m wejsciami informacyjnymi odpowia¬ dajacych rejestrów adresowych (RA1,...RAn) z których kazdy równiez ma m wyjsc, a wyjscia te lacza sie z n x m wejsciami pierwszego kanalu selektorowego (KS1) oraz z n x m wejsciami deszyfratorów wspólrzednych (DW1,...DWn) przy czym pierwszy kanal selektorowy (KS1) posiada m wyjsc adresowych, które lacza sie z m wejsciami adresowymi bloku pamieci wzorcowych (BPW), a k wejsc taktujacych pierwszego kanalu selekto¬ rowego (KS1), gdzie n = 2K, laczy sie z k wyjsciami taktujacymi bloku sterowania (BS), przy czym wyjscia taktujace bloku sterowania (BS) lacza sie równiez z k wejsciami taktujacymi drugiego kanalu selektorowego (KS2) oraz z k wejsciami dekodera (DEC), a kazde z wyjsc drugiego kanalu selektorowego (KS2) laczy sie z wejsciem dynamicznym przyporzadkowanej mu pamieci wzorcowej w bloku pamieci wzorcowych (BPW), przy czym ilosc przeszywanych rdzeni ferrytowych równa jest ilosci wyjsc informacyjnych danego wykonania pamieci wzorcowej, a wyjscia informacyjne wszystkich wykonan pamieci wzorcowych polaczone sa równolegle i lacza sie z polaczonymi ze soba równolegle wejsciami informacyjnymi rejestrów danych (RD1,...,RDn), a wejscia strobujace poszczególnych rejestrów danych (RD1,...RDn) polaczone sa z przyporzadkowanymi im n wyjsciami dekodera (DEC), natomiast wyjscia rejestrów danych (RD1,...RDn) polaczone sa z ukladami wyswietlania (UWT1,...UWTn) okreslajacymi trase przeszycia linii slów, natomiast wspólrzedne poczatku i konca trajektorii szycia linii slów wskazywane sa przez uklady wyswietlania (UWW1,...,UWWn) polaczone z odpowiadajacymi deszyfratorami wspólrzednych (DW1,...DWn). .

2. Urzadzenie wedlug zastrz. 1,znamiennetym,ze kazdy z ukladów wyswietlania (UWT1,...UWTn) okreslajacych trase przeszycia linii slów, stanowi zbiór punktów swietlnych, przy czym kazdy punkt swietlny odpowiada jednemu rdzeniowi ferrytowemu i usytuowany jest bezposrednio przy tym rdzeniu. GI1\-~\Ln\mnftA1 1 GIn\-ALln\m2RAn\ L Figi mn JW/7 TT M, KS1 \mj BPW RM \UMn Rdn KS2 k BS A. U n MC 7 W \SfARr105 802 Fig. 2 Prac. Poligraf. UP PRL naklad 120+18 Cena 45 zl