PL104032B1 - Sposob generacji impulsow sterowania czasowego - Google Patents

Description

Przedmiotem wynalazku jest sposób generacji impulsów sterowania czasowego w urzadzeniu wykonujacym operacje arytmetyczne i logiczne, zwlaszcza w ukladzie sterowania numerycznego, w którym operacje arytmetyczne i logiczne sa synchronizowane przez impulsy pochodzace z wyjsc ukladu sterowania czasowego.

Dotychczas znane sposoby generacji impulsów sterowania czasowego w urzadzeniach wykonujacych operacje arytmetyczne i logiczne, a zwlaszcza w ukladach sterowania numerycznego obrabiarek wykorzystuja liczniki o stalej pojemnosci pracujace cyklicznie polaczone z ukladami dekadOjacymi i zliczajace impulsy z generatora zegarowego lub uklady licznikowe pseudopierscieniowe z dekoderem, lub pierscieniowe o stalej ilosci ogniw. Uklady takie, mimo, ze posiadaja duza ilosc stanów redundancyjnych, nie sa wyposazone w uklad badania poprawnosci generacji impulsów sterowania czasowego. Zaklócenie normalnej sekwencji pracy liczników powoduje z reguly bledna prace urzadzenia liczacego, bledne wyniki obliczen i generacje blednych rozkazów sterowania. W konsekewencji wymaga to interwencyjnego zatrzymania urzadzenia przez operatora, przy czym interpretacja przyczyn awarii jest niemozliwa.

W ukladach sterowania numerycznego obrabiarek, zwlaszcza typu ciaglego, w których ruch sterowany jest przyrostowo, korekta zaprogramowanej predkosci ruchu wymaga dokonania zmiany czestotliwosci generacji przyrostów drogi. W dotychczas znanych urzadzeniach sterowania numerycznego dominuja w tym zakresie rozwiazania analogowo-cyfrowe, w których zmiana predkosci ruchu zadawana jest w postaci analogowej i przetwarzana na cyfrowa zmiane wypelnienia ciagów sterowania czasowego, a co za tym idzie ciagów impulsów przyrostów drogi. W wyniku tych operacji powstaja grupy impulsów przyrostów drogi. W tak rozwiazanym systemie programowanie, oprócz predkosci ruchu, a takze przyspieszenia i opóznienia, jest zwiazane zduzymi bledami i faktycznie jestniemozliwe. , Inne sposoby sterowania czasowego polegajace na podziale slów lub cykli sterowania czasowego za pomoca dodatkowego licznika programowego lub ukladów analogowo-cyfrowych typu przestrajany generator, lub przetwornik napiecie - czestotliwosc z ukladem standaryzacji przywracajacym synchronizm ukladu2 104 032 zegarowego, wprowadzaja dodatkowe nierównomiernosci rozkladu czasowego generowanych impulsów przyrostów drogi, w w zwiazku z tym niepozadane chwilowe zmiany predkosci ruchu, a to z kolei powoduje powiekszenie bledów dynamicznych sterowania ruchu.

Celem wynalazku jest podanie sposobu generacji impulsów sterowania czasowego w urzadzeniu wykonujacym operacje arytmetyczne i logiczne, zwlaszcza w ukladach sterowania numerycznego, usuwajacego wiekszosc wad opisanych wyzej sposobów generacji impulsów sterowania czasowego. Cel ten zostal osiagniety przez opracowanie sposobu generacji impulsów sterowania czasowego w urzadzeniu wykonujacym operacje arytmetyczne i logiczne, zwlaszcza w ukladzie sterowania numerycznego, w którym operacje arytmetyczne i logiczne sa synchronizowane przez impulsy pochodzace z wyjsc ukladu sterowania czasowego, w którym to sposobie do generacji impulsów sterowania czasowego zastosowano licznik pierscieniowy o zawartosci przesuwanej przez impulsy z generatora zegarowego. Na wejscie pierwszego ogniwa tego licznika podawany jest cyklicznie, przez czas trwania jednego okresu generatora zegarowego, stan jedynki logicznej, który zapoczatkuje cykl pracy licznika pierscieniowego. Cykle pracy licznika pierscieniowego sa inicjowane jeden po drugim, lub po kazdym cyklcrpracy Jicznikc) pierscieniowego inicjowany jest cykl odstepu czasowego.

Czas trwania odstepu czasowego jest równy calkowitej ilosci okresów generatora zegarowego, a ilosc ta jest programowana i jednoznacznie uzalezniona od wartosci logicznej sygnalów sterujacych. Ponadto sygnaly wyjsciowe z ogniw licznika pierscieniowego sa sprawdzane przez uklad kontrolny. Sprawdzanie to polega na wykrywaniu przypadków braku jedynki logicznej, lub wystapienia wiecej niz jednego stanu jedynki logicznej na wyjsciach licznika pierscieniowego i ukladu odstepu czasowego. Po wykryciu któregokolwiek z tych przypadków zostaje ustawiony uklad pamietajacy, zas licznik pierscieniowy i uklad odstepu czasowego zostaja wyzerowane oraz inicjuje sie cykl pracy licznika pierscieniowego przez ustawienie jedynki logicznej w pierwszym ogniwie tego licznika. ¦ Zaleta sposobu generacji impulsów sterowania czasowego wedlug wynalazku w porównaniu z opisanymi, znanymi sposobami sterowania czasowego jest mozliwosc wykrywania blednej pracy ukladu generacji impulsów sterowania czasowego. Wykrywanie stanów blednych i redundancyjnych polaczone z sygnalizacja bledu oraz natychmiastowym automatycznym przywróceniem stanu poprawnej pracy pozwala uniknac konsekwencji wynikajacych z blednych wyników operacji obliczeniowych i decyzyjnych powstajacych w urzadzeniu sterowanym przez blednie generowane impulsy sterowania czasowego, zwlaszcza w ukladzie sterowania numerycznego moze to prowadzic do niebezpiecznych sytuacji awaryjnych zwiazanych z powstajacymi w takich przypadkach zaklóceniami sygnalów sterowania maszyny i powodujacymi na przyklad przypadkowe zmiany predkosci i toru ruchu stolu obrabiarki i narzedzia. Ponadto wykrywanie i sygnalizacja blednej pracy ukladu sterowania czasowego pozwala na szybka lokalizacje blednie pracujacej czesci urzadzenia i umozliwia wlasciwa interpretacje bledów w pracy urzadzenia. Dopiero wprowadzenie takiej cechy do ukladów generacji impulsów sterowania czasowego wykorzystujacego licznik pierscieniowy pozwala na skorzystanie z szeregu zalet takiego licznika, jak brak potrzeby dekodowania stanów licznika, czy doskonala symetria sygnalów wyjsciowych z poszczególnych ogniw licznika.

Inne zalety sposobu generacji impulsów sterowania czasowego wedlug wynalazku wynikaja z zastosowania w ukladzie generacji impulsów sterowania czasowego ukladu wytwarzania odstepu czasowego uzaleznionego od wartosci logicznych sygnalów sterujacych w ukladzie sterowania numerycznego. Pozwala to na jednoczesne, proporcjonalne zmiany predkosci i przyspieszenia w sposób cyfrowy. Usuniecie ukladu analogowego z ukladu generacji impulsów sterowania czasowego daje gwarancje utrzymania pelnej dokladnosci cyfrowej ukladu sterowania numerycznego zarówno w przypadku predkosci skorygowanej jak i nominalnej predkosci zaprogramowanej. Umieszczenie ukladu korekcji predkosci ruchu i przyspieszenie lub opóznienie w ukladzie generacji impulsów sterowania czasowego synchronizujacym prace ukladu sterowania numerycznego likwiduje koniecznosc budowania klopotliwych ukladów przeliczajacych wartosci liczbowe predkosci i przyspieszenia opóznienia. Daje to znaczne uproszczenie ukladu korekcji programowanej predkosci w porównaniu ze znanymi cyfrowymi ukladami do zmian zaprogramowanych predkosci ruchu w ukladzie sterowania numerycznego.

Uproszczenie to jest szczególnie istotne w ukladach sterowania numerycznego typu ciaglego z programowana zarówno predkoscia jak i przyspieszeniem/opóznieniem ruchu.

Przedmiot wynalazku przedstawiony jest w przykladzie wykonania na rysunku za pomoca schematu blokowego ukladu generacji impulsów sterowania czasowego.

Przykladowe wykonanie ukladu generacji impulsów sterowania czasowego zawiera licznik pierscieniowy 1, uklad wytwarzania odstepu czasowego 2 oraz uklad kontrolny 3.

Uklad wytwarzania odstepu czasowego 2 zlicza impulsy z generatora zegarowego 4, ponadto odbiera sygnaly sterujace 5, które okreslaja wielkosc odstepu czasowego wytwarzanego przez uklad 2 oraz sygnal104 032 3 wyjsciowy 7 z licznika pierscieniowego 1 inicjujacy cykl odstepu czasowego. W odpowiedzi na te sygnaly wytwarzany jest sygnal jedynki logicznej na wejsciu 8 pierwszego ogniwa licznika 1 zapoczatkowujacy cykl pracy tego licznika. Zawartosc licznika pierscieniowego 1 przesuwana jest przez impulsy z generatora zegarowego 4 wytwarzajac sygnaly wyjsciowe sterowania czasowego 10. Sygnaly te wraz z sygnalem 11 z wyjscia ukladu odstepu czasowego 2 badane sa w ukladzie kontroli 3. Wykrycie przez ten ostatni uklad braku stanu jedynki logicznej, lub pojawienia sie wiecej niz jednej jedynki logicznej na wyjsciach 10 i 11, odpowiednio ukladów 1 i 2 powoduje generacje sygnalu 9 ustawiajacego przerzutnik 6 bledu pracy ukladu sterowania czasowego.

Jednoczesnie sygnal 9 powoduje generacje impulsu 12, który przywraca stan poprawnej pracy licznika pierscieniowego 1 i ukladu odstepu czasowego 2, zerujac je i zapoczatkowujac cykl pracy licznika pierscieniowego 1 przez wprowadzenie jedynki logicznej do pierwszego ogniwa licznika 1.

Claims (1)

1. Zastrzezenie patentowe Sposób generacji impulsów sterowania czasowego w urzadzeniu wykonujacym operacje arytmetyczne i logiczne, zwlaszcza w ukladzie sterowania numerycznego, w którym operacje arytmetyczne i logiczne sa synchronizowane przez impulsy pochodzace z wyjsc ukladu sterowania czasowego, znamienny tym, ze do generacji impulsów sterowania czasowego (10) stosuje sie licznik pierscieniowy (1) o zawartosci przesuwanej przez impulsy z generatora zegarowego (4), a na wejscie (8) pierwszego ogniwa licznika pierscieniowego (1) podaje sie cyklicznie, przez czas trwania jednego okresu generatora zegarowego (4), stan jedynki logicznej zapoczatkowujacy cykl pracy licznika pierscieniowego (1), zas cykle pracy tego licznika inicjuje sie jeden po drugim, lub po kazdym cyklu pracy licznika pierscieniowego (1) inicjuje sie cykl odstepu czasowego o czasie trwania równym calkowitej ilosci okresów generatora zegarowego (4), a ilosc ta programuje sie i jednoczesnie uzaleznia od wartosci logicznej sygnalów sterujacych (5), ponadto sygnaly wyjsciowe (10) z ogniw pierscieniowego licznika (1) sprawdza sie w ukladzie kontrolnym (3), przy czym sprawdzanie to polega na wykrywaniu przypadków braku jedynki logicznej, lub wystapieniu wiecej niz jednego stanu jedynki logicznej na wyjsciach (10) licznika pierscieniowego (1) i wyjsciu (11) ukladu odstepu czasowego (2) a po wykryciu któregokolwiek z tych przypadków ustawia sie uklad pamietajacy (6), zas licznik pierscieniowy (1) i uklad odstepu czasowego (2) wyzerowuje sie oraz inicjuje sie cykl pracy licznika pierscieniowego (1) przez ustawienie jedynki logicznej w pierwszym ogniwie tego licznika.