NO773636L - Overvaakningsanordning. - Google Patents

Overvaakningsanordning.

Info

Publication number
NO773636L
NO773636L NO773636A NO773636A NO773636L NO 773636 L NO773636 L NO 773636L NO 773636 A NO773636 A NO 773636A NO 773636 A NO773636 A NO 773636A NO 773636 L NO773636 L NO 773636L
Authority
NO
Norway
Prior art keywords
signal
pattern
digital
bits
detector
Prior art date
Application number
NO773636A
Other languages
English (en)
Inventor
Michal Marceli Feilchenfeld
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of NO773636L publication Critical patent/NO773636L/no

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/277Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manipulation Of Pulses (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Burglar Alarm Systems (AREA)
  • Fluid-Damping Devices (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)
  • Debugging And Monitoring (AREA)

Description

Overvåkningsanordning.
Oppfinnelsen angår en overvåkningsanordning for et digitalanlegg, for å bestemme driftstilstanden for anlegget ved å kontrollere bitmønsterne som frembringes av anlegget for å bestemme at de er gyldige, i riktig rekkefølge, at det totale antall gyldige mønstre frembringes under hver driftsperiode slik som ventet, og at de kontrollerte mønstre ikke inneholder uventede endringer.
Ved tidligere kjente overvåkningsanordninger av denne art, anvendes en adressegenerator for å frembringe adresser for avlesning av digitale mønstre fra en lagringsinnretning. Bitmønsterne som overvåkes sammenlignes med bitmønstre som avleses fra lagringsinnretningen på bit til bit basis for å bestemme om mønsterne som overvåkes er som ventet. Hver gang et gyldig mønster detekteres, teller en teller en telleverdi. Ved slutten av perioden for anlegget som overvåkes kontrolleres telleren for å bestemme om det ventede antall gyldige mønstre er detektert. Hvis det ventede antall gyldige mønstre ikke er detektert, frembringes et signal som indikerer at anlegget ikke funksjonerer riktig. Slike overvåkningsanordninger kan også overføre tellere som teller endringer i signalene i løpet av et bestemt tidsrom for å bestemme om det ventede antall endringer har opptrådt.
Selv om slike anlegg arbeider som ventet, krever adressegeneratoren kompliserte kretser og endringstelleren kan overse feil som følge av mis tilpasning av endringene i forhold til tidspunktet men ikke med hensyn til antallet.
Hensikten med oppfinnelsen er derfor å tilveiebringe en forbedret overvåknings anordning for å unngå de ovenfor nevnte ulemper ved de kjente anordninger.
Dette oppnås ifølge oppfinnelsen ved en første innretning for mottagning av digitale inngangssignaler som hvert inneholder et antall bits i et forhåndsbestemt bitmønster som representerer driftstilstanden i digitalanlegget, og for i samsvar hermed frembringelse av et mønster feilsignal for hvert av de digitale signaler som har et uventet bitmønster, en andre innretning for mottagning av de digitale inngangssignaler og i samsvar hermed å frembringe et feilsignal for hvert mønster i uventet rekkefølge, og en tredje innretning for kombinert av mønsterfeilsignal og feilsignal for å frembringe et sammensatt tilstandssignal som representerer driftstilstanden for digitalanlegget.
For å beskrive en slik overvåkningsanordning antas det at hvert overvåket mønster består av to atskilte deler med bits betegnet B^-B^. Ved en foretrukket ut førelsesform er N-21. De første fem bits anvendes som adresse for en første programmerbar bare avlesbar lagringsinnretning for avlesning av opptil 16 åttebits digitalord fra denne lagringsinnretning. Fire bits i hvert av disse ord anvendes som rekkefølgemarkeringer og kan ha en nummerverdi fra null til seksten. De resterende fire bits anvendes som data og sammenlignes med bits Bg-B^ i det mønster som overvåkes.
Bits Bg-B^, i det overvåkede mønster og rekkefølge-markeringene fra den første programmerte bare avlesbare lagringsinnretning anvendes ett som en fembits adresse for en andre og en tredje programmert bare avlesbar lagringsinnretning for avlesning av åtte bits dataord fra disse lagringsinnretninger. Bits ^ >i2~^' 21 ^ m^ ns^ erne som overvåkes. sammenlignes med digitale ord som avleses fra den andre og tredje programmerbare bare avlesbare lagringsinnretning.
Den ovenfor beskrevne sammenligning av ord som avleses fra den programmerte bare avlesbare lagringsinnretning med
bits Bg-B^-^i mønsteme som overvåkes skjer ved kombinering av data som avleses fra de programmerbare bare avlesbare lagringsinnretninger og bits Bg-B2-j_ som tilføres inngangene i en rekke ELLER-portkretser. Data som er lagret i bare avlesbare lagringsinnretninger velges slik at når mønstere fra anlegget som overvåkes inneholder ventede mønstere av bits med logisk "0" og logisk "1", vil det være en overensstemmelse en til en mellom
data som avleses fra lagringsinnretr.ingene og de tilsvarende bits i mønsteret som overvåkes. Utgangssignalene fra ELLER-portkretsene er forbundet i OG-kopling for å frembringe et
digitalt signal som indikerer tilstedeværelsen eller manglende gyldig mønster.
Hver gang et gyldig bitmønster detekteres, mates telleren en telleverdi. Utgangssignalet fra telleren sammenlignes med rekkefølgemarkeringene som avleses fra den første programmerbare bare avlesbare lagringsinnretning for å bestemme om mønsteret er i riktig rekkefølge. Hvis mønsteret ikke er i riktig rekkefølge, frembringes et datarekkefølgefeilsignal for å indikere detektering av en rekkefølgefeil. Ved slutten av prøveperioden blir innholdet i telleren og tilstanden av rekkefølgefeilsignalet prøvet for å frembringe et mønsterfeil-funksjonssignal hvis det riktige antall ventede mønstere er detektert i ventet rekkefølge.
I tillegg hertil blir bits i mønsteret som overvåkes tilført en detektor for sporadisk endring. Hvis en endring opptrer på et uventet tidspunkt, vil denne detektor frembringe et feilsignal som indikerer at anordningen ikke funksjonerer riktig. Et feilsignal blir derfor frembragt hvis det riktige antall gyldige mønstere ikke detekteres, hvis et mønster opptrer i gal rekkefølge eller hvis bitmønsteret som overvåkes inneholder uventede endringer. Disse feilsignaler kombineres for å danne et sammensatt feilfunksjonssignal.
Oppfinnelsen skal nedenfor forklares nærmere under
henvisning til tegningene.
Fig. 1 viser et blokkskjema for en overvåkningsanordning ifølge oppfinnelsen. Fig.. 2 viser bølgeformer for styresignaler som frembringes av anlegget som overvåkes. Fig. 3 viser skjematisk anvendelsen av programmerte bare avlesbare lagringsinnretninger i mønsterfeildetektoren. Fig. 4 viser et blokkskjema for en detektor for sporadiske endringer. Fig. 5 viser bølgeformer for driften av detektoren
for sporadiske endringer.
På fig. 1 blir digitalmønsterne fra anlegget som overvåkes i tur og orden tilført detektoren 20 for gyldig :.v<inster og detektoren 21 for sporadisk endring. Overvåkningsanordningen mottar også et utløsningssignal og .et signal som an-gir slutten av perioden fra anlegget som overvåkes. Disse signaler er vist på fig. 2.
Et av mønsterne som overvåkes opptrer mellom hvert til hverandre grensende pulspar av utløsningssignalet. Mønsterne som overvåkes tilføres inngangen i detektoren 20. Bits av mønstere som overvåkes er betegnet B^-B^. Ved en foretrukket utførelsesform er N=21. Detektoren for gyldig mønster omfatter tre programmerbare bare avlesbare lagringsinnretninger 22 ,23 og 24 (fig.3). De første fem bits.'i mønsteret som overvåkes tilføres den første programmerbare bare avlesbare lagringsinnretning 22 som adresse. Som følge av hver adresse som tilføres lagringsinnretningen 22 avleses et åtte bits digitalt ord hvor fire av disse bits anvendes som en del av adresseinngangssignalene til den andre og tredje programmerbare bare avlesbare lagringsinnretning 23 resp. 24, og som rekke følgemarkering for detektoren for gyldig rekkefølge som skal beskrives nærmere nedenfor. Bits Bg og Bji mønsteret som overvåkes anvendes som femte bit i adresseinngangssignalet til de programmerbare bare avlesbare lagringsinnretninger 23 og 24. Hver bit i mønsteret som overvåkes med betegnelsen Bg-Bn tjener som et første inngangssignal til ELLER-portkretser G^til Gnhvor G, har henvisnings-tallet'25 og Gnhar henyisningstallet 26. Den andre inngang i ELLER-portkretsene G-^ til GR er de gjenstående fire bits i utgangssignalet fra den programmerbare bare avlesbare lagringsinnretning 22 og de åtte utgangsbits fra de programmerbare bare avlesbare lagringsinnretninger 23 og 24. Utgangssignalene fra alle ELLER-portkretsene - Gner parallell-forbundet for å frembringe et signal logisk "1" når utgangssignalet fra en av portkretsene G^- G^ er logisk "1". Data i den første lagringsinnretning 22 er valgt slik at når bits B-^ - B^ har ventet mønster og rékkefølge, vil de fire bits som tilføres detektoren for gyldig rekkefølge i tur og orden innta avtagende tallverdi mellom M-l og 0 hvor M-l er antallet ventede gyldige mønstre under driftsperioden og de resterende fire bits vil ha en til en overensstemmelse med bits B0til
B,-, i mønsteret som overvåke<s>(N IT! 3. X = 16). Data som er lagret 11 max &
i lagringsinnretningene 23 og 24 velges slik at når et gyldig mønster opptrer, er begge inngangssignalene til hver av ELLER-portkretsene - G i rekken identiske. Dette resulterer i et utgangssignal fra portkretsene - Gnsom indikerer at
mønsteret er gyldig.
Utgangssignalet fra detektoren 20 for gyldig mønster tilføres en første inngang i en pulsformer 30 for gyldig mønster (fig. 1). Den andre inngang i pulsformeren 30 er pulser i utløsningssignalet som er vist på fig. 2. Utgangs- • signalet fra pulsformeren 30 er en puls som er synkronisert med utløsningssignalet. Denne puls mater en teller 31 for gyldig mønster en telleverdi for hvert detektert gyldig mønster.
Den totale synkronisering av overvåkningsanordningen skjer ved hjelp av en synkroniserings flip-flop-krets 33. Flip-flop-kretsen 33 er innstillet for å stoppe driften av overvåkningsanordningen ved utgangssignal fra ELLER-portkretsen 32 når overvåkningsanordningen til å begynne med koples inn ved hjelp av et manuelt betjent tilbakestillingssignal eller ved et utenforliggende anlegg som forespør overvåkningsanordningen. Innstillingen av denne flip-flop-krets 33 stopper overvåkningsanordningen ved å stoppe detektoren 20 for gyldig mønster via ELLER-portkretsen 53 og strømmen av tidsstyre-pulser til detektoren 40 for mønsterfeil via OG-portkretsen 41. Tilbakestillingssignalet for flip-flop-kretsen 33 er utgangssignalet fra nedover tellepulsgeneratoren 36. Pulsgeneratoren 36 er en pulsformer som.former den forreste og bakre flanke av pulsene ved slutten av periodesignalet for å sikre at flip-flop-kretsen og andre kretser i overvåkningsanordningen arbeider riktig.
Tilbakestillingen av flip-flop-kretsen 33 muliggjør begynnelsen av en normal overvåkningsperiode ved åpning av portkretsen 34 og detektoren 20 for gyldig mønster. Uavhengig av øyeblikket for innkopling eller tilbakestilling av overvåkningsanordningen vil denne hindres inntil den første puls av slutten av periodesignalet. Dette hindrer frembringelse av ulike antall gyldige mønsterpulser i en ukjent del av driftsperioden som følge av uventet alarm når overvåkningsanordningen koples inn.
En nedoverteller 31 er også forhåndsinnstillet for et antall gyldige mønstere. Forinnstillingspulsert for denne teller er utgangspulsen fra ELLER-portkretsen 38 og frembringes enten av tilbakestillingssignalet fra flip-flop-kretsen 33 eller fra utgangssignalet fra nedovertellepulsgeneratoren 36 ved slutten av hver prøveperiode.
Hver gang et gyldig mønster detekteres frembringer, gyldig mønster pulsformeren 30 en puls som minsker telleverdien i nedovertelleren 31 for gyldig mønster med en telleverdi. Utgangssignalet fra nedovertelleren 31 tilføres en første inngang i en detektor 37 for gyldig mønsterrekkefølge. Den andre inngang i detektoren 37 er en rekkefølgemarkering fra detektoren 20 for gyldig mønster. Som tidligere nevnt er rekkefølge-markeringen fra detektoren 20 for gyldig mønster et firebits digitalt tall som i tur og orden minskes med verdirekkefølgen fra N-l til 0 forutsatt at mønsterne som overvåkes har riktig rekkefølge. N er det ventede antall gyldige mønstere i løpet av en driftsperiode. Ved således å sammenligne antallet gyldige mønstere fra detektoren 20 med innholdet i nedovertelleren 31 for gyldige mønstere, frembringes et signal som indikerer om mønsterne er i ventet rekkefølge eller ikke. Hvis mønsterne ikke er i ventet rekkefølge, frembringes et feilsignal som tilføres den ene inngang i ELLER-portkrets 39- Utgangssignalet fra portkretsen 39 er startsignal for mønster-detektorflip-flop-kretsen 40. 'Det andre inngangssignal til portkretsen 39 er et lånt signal fra nedovertelleren 31. Dette sistnevnte signal vil opptre ved slutten av hver periode for anlegget som overvåkes forutsatt at detektoren 20 for gyldig mønster har detektert det ventede antall gyldige mønsteret og bevirket at verdien innføres i nedovertelleren 31 for telling mot null. Ved slutten av hver periode for anlegget som overvåkes, blir pulsen ved slutten av periodesignalet tilført via ELLER-portkretsen 35, OG-portkretsen 34 for å frembringe et tidsstyresignal for feildetektorflip-flopen 40. Hvis således enten detektoren 37 for gyldig mønsterrekkefølge eller nedovertelleren for gyldig mønster indikeres detektering av en feil, vil mønsterfeildetektoren 40 endre tilstand når den styres for frembringelse av feilsignal.
Utgangssignalet fra mønsterfeildetektorflip-flop-kretsen 40 er en av inngangssignalene til en ELLER-portkrets
50. Det lånte signal fra nedovertelleren 31 som indikerer at
denne er matet ned det ventede antall ganger, anvendes som et
utløsningsinngangssignal i en detektor 51 for lånte pulser. Denne detektor kan ganske enkelt være en monostabil flip-flop-krets med en periode som er slik at hvis overvåkningsanordningen gjennomgår en periode med hele rekkefølgen i ventet takt, vil utløsningen være tilstrekkelig ofte til å opprettholde utgangssignalet fra den monostabile multivibrator på null.
Tidsstyresignalet til mønsterfeildetektor flip-flop-kretsen 40 er forbundet med en prøvepulsdetektor monostabil flip-flop-krets 52. Denne kan også være monostabil og utløses av tidsstyresignalet til mønsterfeildetektor flip-flop-kretsen 40 og er slik tidsstyrt at disse pulser opptrer med ventet takt for at utgangen fra den monostabile multivibrator alltid er null. Utgangssignalet fra detektoren 51 for lånte pulser og prøvepulsene fra detektoren 52 danner det andre og tredje inngangssignal til ELLER-portkretsen 50. Utgangssignalet fra portkretsen 50 indikerer således at enten er flip-flop-kretsen 40 innstillet som følge av detekteringen av feil mønster eller utgangssignalet fra enten detektoren for lånte pulser eller detektoren for prøvepuls er endret til logisk "1" og indikerer at i det minste ett av disse signaler ikke opptrer i den ventede takt eller mangler, hvilket indikerer at overvåkningsanordningen ikke funksjonerer riktig. Utgangssignalet fra ELLER-portkretsen 50 er et feil tilstandssignal. Dette signal tilføres via ELLER-portkretsen 53 for å danne et stoppsignal til detektoren 20 for gyldig mønster og hindre videre drift når feil detekteres.
Mønsterne i multibit digitalsignalene fra anlegget som overvåkes, tilføres også detektoren 21. for sporadiske endringer. Når denne indikerer at sporadiske endringer har opptrådt, frembringes et feilsignal som direkte innstiller mønsterfeildetek-torflip-flop-kretsen 40 slik at denne frembringer et signal som indikerer at en feil er detektert. Da dette signal ikke tidsstyres av tidssignalene fra anlegget som overvåkes, kan dette skje i en hvilken som helst del av perioden for anlegget som overvåkes.
Fig. 4 viser mere detaljert detektoren 21 for sporadiske endringer. Hver bit i mønsteret som overvåkes B-j til
B tilføres den første inngang i de respektive ELLER-portkretsene G^til G . Portkretsen G^er på fig. 4 betegnet 70 og portkretsen G^er betegnet 71- Hver bit tilføres også via de respektive forsinkelseskretser 1 til n for å danne det andre inngangssignal til portkretsene G-^til G . Forsinkelsesinnretningen 1 er betegnet 72 og forsinkelsesinnretningen n er betegnet 73- Utgangssignalet fra forsinkelseskretsene danner det andre inngangssignal til de tilhørende ELLER-portkretser. F.eks. danner utgangssignalet fra forsinkelseskretsen 72 det andre inngangssignal i portkretsen 70 og utgangssignalet fra forsinkelseskretsen 73 danner inngangssignal for portkretsen 71.
En endring i en inngangsbit f.eks. B, som tilføres portkretsen 70 er vist på den øverste linje av fig. 5- Den andre linje på fig. 5 viser inngangssignalet som er forsinket av forsinkelsesinnretningen 72 og tilført den andre inngang i portkretsen 70. Da utgangssignalet fra portkretsen 70 bare har høyt nivå når begge inngangssignaler er forskjellige, vil forsinkelsen av det ene inngangssignal som beskrevet ovenfor bevirke at utgangssignalet fra forsinkelseskretsen 70 er en rekke smale pulser som vist på den tredje linje på fig. 5«
Den tredje linje på fig. 5 viser at utgangssignalet fra portkretsen 70 vil være en rekke skarpe pulser ved hver endring av bit B^. De andre portkretser G~til Gnvil arbeide på samme måte. Utgangene fra alle portkretsene til G er forbundet parallelt for å' frembringe et sammensatt signal som består av et antall korte pulser ved endringer av ethvert inngangssignal som består av bits B^til B . Dette sammensatte signal danner det ene inngangssignal til OG-portkretsen 74.
Anlegget som overvåkes frembringer også portsperre-pulser ved ventede endringer med en bredde og posisjon som er tilstrekkelig til å overlappe hver av pulsene i det sammensatte utgangssignal fra portkretsene G^til G^som representerer ventede endringer i mønsterne som overvåkes. På fig. 4 er to portsperresignalgeneratorer antydet med A og B. Disse generatorer er en del av anlegget som overvåkes. Utgangssignalene fra disse generatorer tilføres inngangene i en ELLER-portkrets 75 hvis utgangssignal danner det andre inngangssignal for OG-portkretsen 74.
På fig. 5 er de første to pulser av bit B, betegnet med 76 og 77. Disse pulser er ventede endringer i utgangs-pulsene fra portkretsen G, som vist i tredje linje. Utgangs-pulsene fra G^som følge av disse ventede endringer overlappes av pulser i portsignalet for ventede endringer som vist i nederste linje på fig. 5. Den tredje puls av bit B^er betegnet 78 og er en sporadisk endring. Dette resulterer i to små pulser i det sammensatte utgangssignal fra portkretsen G^som ikke har noen tilsvarende puls i portsignalet for ventede endringer. Derfor vil disse signaler bli overført av OG-portkretsen 74 og gi et utgangssignal som indikerer at sporadiske endringer er detektert.
Utgangssignalet fra detektoren 21 for sporadisk endring og som er vist på fig. 1 innstiller direkte mønster-feil flip-flop-kretsen 40. Utgangssignalet fra denne flip-flop-krets tilføres via ELLER-portkretsen 40 og frembringer et signal som indikerer at en feil er detektert. Da dette signal ikke er tidsstyrt hverken av utløsningssignalet eller periodesignalet kan det opptre på et. hvilket som helst tidspunkt under driftsperioden for anlegget som overvåkes.
Overvåkningsanordningen omfatter også kretser som muliggjør at tilstanden i anlegget som overvåkes bestemmes ved forespørsel fra et utvendig anlegg som f.eks. en digital datamaskin. Forespørselen skjer ved innføring av en kode som identifiserer vedkommende overvåkningsanordning i et skyvere-gister 54. Kode- og tidsstyresignalet leveres av datamaskinen som ■foretar forespørselen. Utgangssignalet fra skyveregisteret 54 tilføres den første inngang i en samrnenligningsinnretning
55- Den andre inngang i sammenlignings innretningen 55 til-føres en kode som betegner vedkommende overvåkningsanordning. Når kodene som er tilført samrnenligningsinnretningen er identiske, frembringes et utgangssignal med logisk "1". Dette signal tilføres den første inngang i en OG-portkrets 56. Den andre inngang i portkretsen 56 er et startsignal som starter forespørselen fra datamaskinen. Utgangssignalet fra portkretsen 56 anvendes til å styre en andre OG-portkrets 57 hvis utgangssignal er overvåknings anordningens statussignal som leveres til det utvendige anlegg.
Utgangssignalet fra sammenlignings innretningen 55 tilføres den ene inngang i en OG-portkrets 59 hvis andre inngang tilføres tilstandssignalet og en ekstra bit i skyveregisteret 5^- Denne ekstra bit indikerer at den tilhørende overvåkningsanordning skal tilbakestilles. Når således alle
■inngangssignaler til OG-portkretsen 59 er logisk "1", frembringes et tilbakestillingssignal for overvåkningsanordningen og dette tilføres via ELLER-portkretsen 32. Utgangssignalet fra sammenligningsinnretningen 55 tilføres også den første inngang i en forsinkelseskrets 53 for å frembringe et tilbakestillingssignal for skyveregisteret 5^- Tilbakestillingen av skyveregisteret 5^ bevirker at utgangssignalet fra sammenligningsinnretningen 55 er logisk "0" og sperrer portkretsen 56. Under forespørsel fra en ytre datamaskin er således tilstandssignalet fra utgangen i OG-portkretsen 57 en puls hvis bredde er bestemt av pulsbredden fra forsinkelseskretsen 58.
Overvåkningsanordningen som er beskrevet ovenfor kan anvendes med kombinasjonslogikk eller'rekke følgelogikk. Den indikerer ikke bare at det tilhørende logiske anlegg har feilfunksjon som følge av tekniske feil, men indikerer også feilfunksjon som følge av feil av inngangssignaler fra anlegget som overvåkes. Dette medfører små problemer når anlegget som overvåkes er helt uavhengig. Det kan imidlertid bevirke vesentlige vanskeligheter når flere anlegg er forbundet med hverandre i' en tilbakekoplingssløyfe slik at feilfunksjon kan forplante seg gjennom de enkelte anlegg. Dette problem gjøres noe lettere ved at detektoren for endringer detekterer feil før disse har forplantet seg til etterfølgende anlegg.

Claims (5)

1. Overvåkningsanordning for et digitalanlegg, karakterisert ved en første innretning for mottakning av digitale inngangssignaler som hvert inneholder et antall bits i et forhåndsbestemt bitmønster som representerer driftstilstanden i digitalanlegget, og for i samsvar hermed frembringelse av et mønsterfeilsignal for hvert av de digitale signaler som har et uventet bitmønster, en andre innretning for mottakning av de digitale inngangssignaler og i samsvar hermed å frembringe et feilsignal for hvert mønster i uventet rekkefølge, og en tredje innretning for kombinering av mønsterfeilsignal og feilsignal for å frembringe et sammensatt tilstandssignal som representerer driftstilstanden for digitalanlegget.
2. Anordning ifølge krav 1, karakterisert ved at den første innretning omfatter en første lagringsinnretning som mottar en del bits av inngangssignalet som adresse for avlesning av data som er lagret i den første lagringsinnretning, en andre og en tredje lagringsinnretning som mottar en del av de fra den første lagringsinnretning avleste data og en del bits av inngangssignalet som adresse for avlesning av data fra den andre og tredje lagringsinnretning, og en sammenligningsinnretning som reagerer på deler av data fra den første, andre og tredje lagringsinnretning og deler av bits fra det digitale inngangssignal, for å frembringe et feilsignal når inngangssignalet inneholder et uventet bit-mønster .
3- Anordning ifølge krav 1, karakterisert ved at den andre innretning omfatter en fjerde innretning som reagerer på en første del av bits i det digitale inngangssignal og frembringer en serie rekke følgetall hvis bitmønsteret for den første del er som ventet, en femte innretning som reagerer på en andre del bits i'det digitale inngangssignal og frembringer en telleverdi for det detekterte antall ventede bitmønstre, og en sjette innretning som reagerer på rekke-følgetallet og denne telleverdi frembringer feilsignalet.
Anordning ifølge krav 3, karakterisert ved at den femte innretning omfatter en digitalteller som nates frem én telleverdi for hvert inngangssignal med ventet3 itmønster.
5. Anordning ifølge krav k, karakterisert/ ed at den sjette innretning omfatter en sammenligningsinn-" etning for sammenligning av telleverdien i digitaltelleren ned rekkefølgetallet og frembringelse av et rekkefølgefeilsig-ial når de er forskjellige.
NO773636A 1976-11-09 1977-10-24 Overvaakningsanordning. NO773636L (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/740,280 US4059749A (en) 1976-11-09 1976-11-09 Digital monitor

Publications (1)

Publication Number Publication Date
NO773636L true NO773636L (no) 1978-05-10

Family

ID=24975826

Family Applications (1)

Application Number Title Priority Date Filing Date
NO773636A NO773636L (no) 1976-11-09 1977-10-24 Overvaakningsanordning.

Country Status (9)

Country Link
US (1) US4059749A (no)
JP (1) JPS5360532A (no)
BE (1) BE860646A (no)
CA (1) CA1089998A (no)
DE (1) DE2750155A1 (no)
DK (1) DK495377A (no)
GB (1) GB1579775A (no)
NL (1) NL7712124A (no)
NO (1) NO773636L (no)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX4130E (es) * 1977-05-20 1982-01-04 Amdahl Corp Mejoras en sistema de procesamiento de datos y escrutinio de informacion utilizando sumas de comprobacion
US4161276A (en) * 1978-03-01 1979-07-17 Ncr Corporation Complex logical fault detection apparatus and method
US4216374A (en) * 1978-08-11 1980-08-05 John Fluke Mfg. Co., Inc. Hybrid signature test method and apparatus
US4312071A (en) * 1979-12-03 1982-01-19 Safe Flight Instrument Corporation Digital code error detection and alerting system
FR2539887B1 (fr) * 1983-01-20 1985-07-26 Tech Europ Commutation Procede pour assurer la securite du fonctionnement d'un automate programmable et automate pour la mise en oeuvre du procede
US4644545A (en) * 1983-05-16 1987-02-17 Data General Corporation Digital encoding and decoding apparatus
FR2567339B1 (fr) * 1984-07-03 1986-11-14 Commissariat Energie Atomique Generateur de sequences predeterminees de signaux logiques combines
EP0214692B1 (en) * 1985-09-05 1991-12-04 Koninklijke Philips Electronics N.V. Monitoring a conflict detector for traffic-lights
US4977559A (en) * 1988-12-19 1990-12-11 Chrysler Corporation Improper bit combination detection circuit
GB9025480D0 (en) * 1990-11-22 1991-01-09 Atomic Energy Authority Uk Hard-wired controller/monitor
US5295141A (en) * 1990-12-19 1994-03-15 Bull Hn Information Systems Inc. Sensing and responding to invalid states in logic circuitry
US5546408A (en) * 1994-06-09 1996-08-13 International Business Machines Corporation Hierarchical pattern faults for describing logic circuit failure mechanisms
FR2867286A1 (fr) * 2004-03-02 2005-09-09 St Microelectronics Sa Machine d'etats a logique cablee protegee contre le deraillement par injection de faute

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582633A (en) * 1968-02-20 1971-06-01 Lockheed Aircraft Corp Method and apparatus for fault detection in a logic circuit
US3518413A (en) * 1968-03-21 1970-06-30 Honeywell Inc Apparatus for checking the sequencing of a data processing system
US3536902A (en) * 1969-04-15 1970-10-27 Automatic Elect Lab Sequence step check circuit
US3713095A (en) * 1971-03-16 1973-01-23 Bell Telephone Labor Inc Data processor sequence checking circuitry
US3976864A (en) * 1974-09-03 1976-08-24 Hewlett-Packard Company Apparatus and method for testing digital circuits

Also Published As

Publication number Publication date
BE860646A (nl) 1978-05-09
DK495377A (da) 1978-05-10
CA1089998A (en) 1980-11-18
NL7712124A (nl) 1978-05-11
GB1579775A (en) 1980-11-26
US4059749A (en) 1977-11-22
DE2750155A1 (de) 1978-05-18
JPS5360532A (en) 1978-05-31

Similar Documents

Publication Publication Date Title
NO773636L (no) Overvaakningsanordning.
US4099668A (en) Monitoring circuit
SE438747B (sv) Feldetekteringsanordning for ett dynamiskt minne
NO771586L (no) Digital monitor.
US4347608A (en) Self-checking system for electronic processing equipment
US4024498A (en) Apparatus for dead track recovery
US3209327A (en) Error detecting and correcting circuit
US3999053A (en) Interface for connecting a data-processing unit to an automatic diagnosis system
US3335404A (en) Continuous monitor and binary chain code transmitter and receiver system
NO802841L (no) Sikker databehandlingsinnretning
US3845282A (en) Apparatus and method for unambiguous counter reading
US3899665A (en) Timing error detection circuit
US3056108A (en) Error check circuit
US3526758A (en) Error-detecting system for a controlled counter group
US3925764A (en) Memory device
SU1644169A1 (ru) Устройство дл контрол системы обработки прерываний
SU410432A1 (no)
SU1096650A1 (ru) Устройство дл контрол последовательности сигналов
SU980027A1 (ru) Устройство автоматического контрол электронных систем
SU556441A1 (ru) Устройство дл фиксации сигналов от схем контрол эвм
SU1545226A1 (ru) Устройство дл моделировани де тельности человека-оператора
SU1223233A1 (ru) Устройство дл контрол однотипных логических узлов
SU1016787A1 (ru) Устройство дл имитации неисправностей цифровой вычислительной машины
PL104032B1 (pl) Sposob generacji impulsow sterowania czasowego
JPS6049343B2 (ja) 制御信号検査装置