NO318576B1 - Sikringskrets som ikke trekker strom i delvis brutt tilstand - Google Patents
Sikringskrets som ikke trekker strom i delvis brutt tilstand Download PDFInfo
- Publication number
- NO318576B1 NO318576B1 NO20005921A NO20005921A NO318576B1 NO 318576 B1 NO318576 B1 NO 318576B1 NO 20005921 A NO20005921 A NO 20005921A NO 20005921 A NO20005921 A NO 20005921A NO 318576 B1 NO318576 B1 NO 318576B1
- Authority
- NO
- Norway
- Prior art keywords
- terminal
- switch
- fuse
- channel transistor
- transistor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000002950 deficient Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H37/00—Thermally-actuated switches
- H01H37/74—Switches in which only the opening movement or only the closing movement of a contact is effected by heating or cooling
- H01H37/76—Contact member actuated by melting of fusible material, actuated due to burning of combustible material or due to explosion of explosive material
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
- H01H85/02—Details
- H01H85/46—Circuit arrangements not adapted to a particular application of the protective device
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Combustion & Propulsion (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Fuses (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
En sikringskrets (100) inkluderer et brytbart element. (110) og en tilbakekoblingsvei som får kretsen til oppføre seg som om det brytbare element (110) er fullt brutt selv om det brytbare element (110) i realiteten er delvis intakt. Mens en delvis intakt sikring normalt ville resultere i et kontinuerlig forbruk av strøm, vil tilbakekoblingsveien kutte av strømflyten gjennom det delvis intakte brytbare element (110).
Description
SIKRINGSKRETS SOM IKKE TREKKER STRØM I DELVIS BRUTT
TILSTAND.
Teknisk område for oppfinnelsen
Foreliggende oppfinnelse vedrører generelt sikringskretser, og nærmere bestemt en sikringskrets som ikke trekker strøm i en delvis brutt tilstand.
Teknisk bakgrunn
Sikringskretser blir ofte benyttet i forskjellige halvle-derapplikasjoner. Ettersom for eksempel lagringstettheten i halvlederinnretninger slik som minner, programmerbare logiske innretninger og lignende fortsetter å øke, vil opp-tredenen av defekte celler innen en innretning sannsynligvis øke i tillegg. Med mindre defekten kan korrigeres på et vis, blir den bestemte defekte halvlederinnretning ubruke-lig og senker derfor produksjonsutbytte. En vanlig fremgangsmåte for å korrigere slike defekter er å tilveiebringe en rekke redundante celler innen innretningen. Når det de-tekteres en defekt celle, kan en av de redundante celler brukes i stedet. Kretsen som understøtter de redundante celler inkluderer vanligvis sikringskretser som inneholder brytbare forbindelser som selektivt brytes for å aktivere en eller flere av de redundante celler.
Sikringskretser brukes også til å forenkle programmering av programmerbare logiske innretninger (PLD). Typisk blir logiske celler i en PLD fabrikkert til å ha et standard logisk nivå, enten det er logisk høy eller logisk lav. Dette oppnås ved tilstedeværelsen av brytbare forbindelser som knytter cellenes utganger enten til Vcc eller til jord. Når en brytbar forbindelse i en celle blir brutt reverseres cellens utgang.
Et viktig aspekt ved slike brytbare forbindelser er at de konsumerer strøm. En særlig problematisk situasjon oppstår når en sikring er delvis eller ikke fullstendig brutt. Re-sultatet er en strømbane over sikringen, hvilket er uheldig av to årsaker: for det første vil den delvise sikring sannsynligvis skape en ubestemt forbindelsestilstand. Avhenger resistansen av den delvis brutte sikring, kan den omgivende krets "se" et brudd eller en kortslutning. Følgelig vil innretningen sannsynligvis ikke oppføre seg som forventet. For det andre, selv om kretsen ser en brutt krets over den delvis brutte sikring vil det være en strømlekkasje over sikringen. Størrelsen av strømmen kan være 1 uA eller mer hvilket kan addere opp til et betydelig strømforbruk for en typisk applikasjon som benytter redundante kretser.
Det skal nevnes at det fra US 5,491,444 er kjent en sikringskrets som kan kontrollere koblingen av et inngangssig-nal til en utgang. Sikringselementets plassering i kretsen bevirker at utgangen får den ønskede logiske verdi uavheng-ig av hvorvidt sikringselementet er åpent eller lukket. Imidlertid er fremdeles problemet med delvis brytbare ele-menter til stede, idet nevnte publikasjon ikke omtaler noen løsning på dette problemet.
Det er behov for en sikringskrets som pålitelig kan tilveiebringe en fullstendig brutt tilstand. Det er ønskelig at sikringskretsen oppfører seg som om den var fullstendig brutt selv om den brytbare forbindelse faktisk er delvis brutt.
Sammenfatning av oppfinnelsen
Sikringskretsen i henhold til foreliggende oppfinnelse omfatter en brytbar forbindelse med første og andre terminaler. Første og andre invertere, som hver har en inngang koblet til nevnte andre terminal, idet nevnte første inverter har en første utgang, nevnte andre inverter har en andre utgang, nevnte første og andre utganger har hver et første og et andre logisk nivå. Sn første svitsj koblet mellom en jordskinne og nevnte første terminal, idet nevnte første svitsj har en styringsterminal koblet for å motta nevnte første utgang og har en ledende tilstand når nevnte første utgang er på nevnte første logiske nivå, og andre svitsj koblet mellom en strømskinne og nevnte andre terminal, idet nevnte andre svitsj har en styringsterminal koblet for å motta den nevnte andre utgang og har en konduktiv tilstand når nevnte andre utgang er på nevnte andre logiske nivå.
Kortfattet beskrivelse av tegningen
Figuren viser den foretrukne utførelsesform av foreliggende oppfinnelse.
Beste fremgangsmåte for å utføre oppfinnelsen.
Med henvisning til figuren, inkluderer en sikringskrets 100 i samsvar med foreliggende oppfinnelse et brytbart element 110, av hvilket en første ende er koblet til en N-kanaltransistor 144 og en andre ende er koblet til en node 102. N-kanaltransistoren 144 har en slukkildeforbindelse mellom den andre ende av sikring 110 og jordpotensialet. En P-kanaltransistor 142 har en slukkildeforbindelse mellom Vcc og den første ende av sikring 110.
En første inverter 120 er koblet mellom den første ende av sikring 110 og styringsporten til N-kanaltransistor 144. En kondensator 152 er koblet mellom Vcc og styreporten til transistor 144. Første inverter 120 inkluderer en N-kanaltransistor som er svakere enn dens P-kanaltransistor. Dette er indikert i figuren med W/L-forholdsmerknadene assosiert med konverter 120. Som indikert i figuren er W/L-forholdet til P-kanalenheten 4/0,6 og W/L-forholdet til N-kanalenheten 2/8. Betydningen av disse enhetsgeometrier vil bli forklart nedenfor.
En andre inverter 13 0 er vist ved kretsen omgitt av den prikkede linje. Andre inverter 130 er koblet mellom første ende av sikring 110 og styreporten til P-kanaltransistor 142. En andre kondensator 154 er koblet mellom styreporten av transistor 142 og jord. En node 104 koblet til utgangen av andre inverter 130 indikerer tilstanden til sikring 110, nemlig om den er i intakt tilstand eller i brutt tilstand. Som det kan ses i figuren, har P-kanaltransistorene 132 og 134 som omfatter inverter 130 W/L-forhold (W/L=2/8), som er mindre enn W/L-forholdet til N-kanaltransistoren 136 (W/L=10/0,6).
Det er tre scenarier å diskutere i forbindelse med opera-sjonen av sikringskrets 100: operasjon når sikringskrets 110 er intakt, operasjon når sikringselementet er fullstendig brutt, og operasjon når sikringselementet er delvis brutt.
Betrakt først situasjonen når sikringselement 110 er intakt. Ved påslag av strøm begynner kondensator 152 å lades og slår derfor på transistor 144 mens kondensator 154, innledningsvis på jordpotensial, slår på transistor 142. Dette skaper en strømbane fra Vcc til jord gjennom sikringselement 110. Imidlertid, siden transistor 144 er ledende, ten-derer node 102 mot jordpotensial, hvilket får utgangen av inverter 120 til å gå høy. Dette opprettholder transistor 144 i tilstand på. Samtidig blir transistorene 132 og 134 slått på og bringer slik node 104 til Vcc. Dette har den effekt (1) å slå av transistor 142, og (2) lade kondensator 154, hvilket holder transistor 142 i tilstand av. I den vedvarende tilstand hvor sikringselement 110 er intakt, forblir derfor transistor 144 på ved hjelp av inverter 120, og transistor 142 forblir av ved hjelp av inverter 130. Siden transistor 142 er av, er det imidlertid ingen strømbane gjennom transistor 144. I tillegg eksisterer den innledende strømflyt gjennom transistorene 132 og 134 bare lenge nok
til å lade kondensator 154, etter hvilket strømflyt gjennom
disse transistorer opphører. Potensialet på utgangsnode 160 forblir på Vcc uten strømforbruk av sikringskrets 100.
Som vist ved W/L-forholdene vist i figuren, er N-kanalinnretningen i inverter 120 svakere enn P-kanalinnretningen. Dette har den effekt å heve potensialet som node 102 må oppnå før inverter vil avgi en lav. Årsaken for denne oppførsel er å hindre et falskt avslag av transistor 144 i det tilfellet når sikringen er intakt, siden selv en intakt sikring har noe resistans {grovt regnet 500 ohm) og potensialet på node 102 er i virkeligheten ikke på jordpotensial. Ved passende dimensjonering av P-kanalinnretningen i inverter 120, kan imidlertid P-kanalinnretningen fås til å svitsje på før N-kanalinnretningen, selv om potensialet på inverterinngangen ikke er på jord.
Betrakt deretter situasjonen hvor sikringselement 110 er fullstendig brutt. I dette tilfellet er transistor 144 frakoblet resten av kretsen. Transistor 142 begynner imidlertid å slå på, siden kondensator 154 innledningsvis er på jordpotensialet som før. Som et resultat, nærmer potensialet på node 102 seg Vcc. Denne hendelse har to virkninger: den driver utgangen av inverter 120 lav, men mer betyd-ningsfullt er det at den slår på transistor 136. Ved at transistor 136 slås på, opprettholdes node 104 og kondensator 154 på jordpotensial og transistor 142 holdes påslått. Siden transistor 144 er frakoblet på grunn av den brutte sikring, er det ingen strømbane fra Vcc til jord. Siden transistor 142 er i tilstand på, forblir imidlertid potensialet på node 102 på Vcc, hvilket opprettholder en lav utgang fra inverter 130. I den vedvarende tilstand er derfor utgangsnode 160 lav og igjen er det intet strømforbruk gjennom noen av kretselementene i sikringskrets 100.
Betrakt tilslutt tilfellet hvor sikringselement 110 er delvis brutt. I et slikt tilfelle oppfører sikringselement 110 seg som et høyimpedans resistivt element. Som før når kretsen slås på, slår kondensator 152 på transistor 144 og det innledende jordpotensial på kondensator 154 slår på transistor 142. Siden sikringselementet er delvis brutt, eksisterer det en strømbane fra Vcc til jord via det delvis brutte element. Videre, siden det delvis brutte element er motstandsdyktig, er potensialet på node 102 høyere enn om sikringselementet er fullt intakt. Siden N-kanaltransistor 136 er så mye sterkere enn P-kanaltransistorene 132 og 134, vil den svitsje på raskere, hvilket holder transistor 142 på. Dette får potensialet på node 102 til å fortsette å stige ettersom sikringskrets 110 fortsetter å bli slått på. Potensialet på node 102 når tilslutt et nivå som får N-kanaltransistoren i inverter 120 til å slås på, hvilket får utgangen av inverteren til å gå lav, og slår slik av transistor 144. Dette eliminerer strømbanen til jord uansett tilstedeværelsen av det delvis brutte sikringselement. Sikringskrets 100 oppfører seg derfor som om sikringselement 110 hadde vært fullt brutt når det i virkeligheten ikke er tilfellet.
Claims (10)
1. Sikringskrets (100),
karakterisert ved : - en brytbar forbindelse (110) med første og andre terminaler, - første og andre invertere (120,130), som hver har en inngang koblet til nevnte andre terminal (102), idet nevnte første inverter har en første utgang, nevnte andre inverter har en andre utgang, nevnte første og andre utganger har hver et første og et andre logisk nivå, - en første svitsj (144) koblet mellom en jordskinne og nevnte første terminal, idet nevnte første svitsj har en styringsterminal koblet for å motta nevnte første utgang og har en ledende tilstand når nevnte første utgang er på nevnte første logiske nivå, og - andre svitsj (142) koblet mellom en strømskinne og nevnte andre terminal, idet nevnte andre svitsj har en styringsterminal koblet for å motta den nevnte andre utgang og har en konduktiv tilstand når nevnte andre utgang er på nevnte andre logiske nivå.
2. En sikringskrets ifølge krav 1, karakterisert ved at den videre omfatter en første kondensator (152) koblet mellom nevnte strømskin-ne og nevnte styringsterminal av den første svitsj (144) og en andre kondensator (154) koblet mellom jordingsskinnen og styringsterminalen til nevnte andre svitsj.
3. Sikringskrets ifølge krav 1, karakterisert ved at nevnte første svitsj (144) er en N-kanaltransistor og nevnte andre svitsj (142) er en P-kanaltransistor.
4. Sikringskrets ifølge krav 1, karakterisert ved at nevnte første inverter (120) inkluderer en serieforbindelse av en N-kanaltransistor og en P-kanaltransistor, idet nevnte N-kanaltransistor har et W/L-forhold mindre enn det til nevnte P-kanaltransistor.
5. Sikringskrets ifølge krav 4, karakterisert ved at nevnte andre inverter (130) inkluderer en serieforbindelse av en N-kanaltransistor (136)og i den minste en P-kanaltransistor (132,134), idet nevnte N-kanaltransistor har et W/L-forhold større enn det til nevnte minst ene P-kanaltransistor.
6. Sikringskrets i henhold tilkrav 1, karakterisert ved at nevnte strømskinne er koplet til en strømforsyning, -nevnte jordingsterminal er koplet til jordpotensial, -nevnte andre svitsj (142) er en transistor av en første konduktivitetstype med første og andre og terminaler, idet nevnte styringsterminal er en portterminal og nevnte første terminal er koblet til nevnte strømskinne, -nevnte første svitsj (144) er en transistor av en andre konduktivitetstype med første og andre terminaler, nevnte styringsterminal er en portterminal, idet nevnte andre terminal er koblet til nevnte første terminal av nevnte sikringselement, og nevnte første terminal er koblet til nevnte jordskinne, -nevnte andre inverter (130) omfatter første og andre se-riekoblede transistorer (132,134) hver av nevnte første konduktivitetstype og med første, andre og portterminaler, idet nevnte første og andre transistorer er koblet mellom nevnte strømskinne og nevnte portterminal av nevnte andre svitsj (142), nevnte portterminaler for nevnte første og andre transistorer er koblet til nevnte andreterminal (102) av nevnte sikringselement (110), og -der nevnte andre inverter (130) omfatter en tredje transistor (136) av nevnte andre konduktivitetstype med første, andre og portterminaler, idet nevnte andre terminal er koblet mellom nevnte andre terminal (102) av nevnte sikringselement (110) og nevnte jordskinne.
7. sikringskrets ifølge krav 6, karakterisert ved at nevnte første inverter (120) inkluderer en P-kanaltransistor og en N-kanaltransistor, idet P-kanaltransistoren har et W/L-forhold som er større enn det til nevnte N-kanaltransistor.
8. Sikringskrets ifølge krav 7, karakterisert ved at den videre inkluderer en kondensator (152) koblet mellom nevnte strømskinne og nevnte portterminal av nevnte første svitsj (144) .
9. Sikringskrets ifølge krav 6, karakterisert ved at nevnte første og andre transistorer (132,134) hver har et W/L-forhold som er mindre enn det til nevnte tredje transistor (136).
10. Sikringskrets ifølge krav 9, karakterisert ved at den videre inkluderer en kondensator (154) koblet mellom nevnte portterminal og nevnte andre svitsj (142) og nevnte jordskinne.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/160,526 US5999038A (en) | 1998-09-24 | 1998-09-24 | Fuse circuit having zero power draw for partially blown condition |
PCT/US1999/013527 WO2000017902A1 (en) | 1998-09-24 | 1999-06-15 | Fuse circuit having zero power draw for partially blown condition |
Publications (3)
Publication Number | Publication Date |
---|---|
NO20005921L NO20005921L (no) | 2000-11-23 |
NO20005921D0 NO20005921D0 (no) | 2000-11-23 |
NO318576B1 true NO318576B1 (no) | 2005-04-11 |
Family
ID=22577251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO20005921A NO318576B1 (no) | 1998-09-24 | 2000-11-23 | Sikringskrets som ikke trekker strom i delvis brutt tilstand |
Country Status (12)
Country | Link |
---|---|
US (1) | US5999038A (no) |
EP (1) | EP1123556B1 (no) |
JP (1) | JP2002525865A (no) |
KR (1) | KR100560343B1 (no) |
CN (1) | CN1168111C (no) |
CA (1) | CA2316977A1 (no) |
DE (1) | DE69929604T2 (no) |
HK (1) | HK1033200A1 (no) |
MY (1) | MY114647A (no) |
NO (1) | NO318576B1 (no) |
TW (1) | TW417276B (no) |
WO (1) | WO2000017902A1 (no) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000132990A (ja) * | 1998-10-27 | 2000-05-12 | Fujitsu Ltd | 冗長判定回路、半導体記憶装置及び冗長判定方法 |
US6208549B1 (en) * | 2000-02-24 | 2001-03-27 | Xilinx, Inc. | One-time programmable poly-fuse circuit for implementing non-volatile functions in a standard sub 0.35 micron CMOS |
US6370074B1 (en) | 2000-05-05 | 2002-04-09 | Agere Systems Guardian Corp | Redundant encoding for buried metal fuses |
KR100703886B1 (ko) * | 2005-09-15 | 2007-04-06 | 삼성전자주식회사 | 전기적 퓨즈 보호 장치 및 이를 포함한 반도체 장치 |
KR101057198B1 (ko) * | 2009-07-31 | 2011-08-16 | 주식회사 하이닉스반도체 | 리페어회로 |
CN107464585B (zh) * | 2016-06-06 | 2020-02-28 | 华邦电子股份有限公司 | 电子式熔丝装置以及电子式熔丝阵列 |
CN110379452B (zh) * | 2019-07-22 | 2021-04-16 | 潍坊歌尔微电子有限公司 | 反熔丝胞电路及集成芯片 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4613959A (en) * | 1984-01-06 | 1986-09-23 | Thomson Components-Mostek Corportion | Zero power CMOS redundancy circuit |
US4837520A (en) * | 1985-03-29 | 1989-06-06 | Honeywell Inc. | Fuse status detection circuit |
US5038368A (en) * | 1990-02-02 | 1991-08-06 | David Sarnoff Research Center, Inc. | Redundancy control circuit employed with various digital logic systems including shift registers |
FR2697673B1 (fr) * | 1992-10-29 | 1994-12-16 | Gemplus Card Int | Circuit à fusible, pour circuit intégré. |
JPH07105697A (ja) * | 1993-10-07 | 1995-04-21 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5491444A (en) * | 1993-12-28 | 1996-02-13 | Sgs-Thomson Microelectronics, Inc. | Fuse circuit with feedback disconnect |
US5517455A (en) * | 1994-03-31 | 1996-05-14 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit with fuse circuitry simulating fuse blowing |
US5457656A (en) * | 1994-08-17 | 1995-10-10 | United Microelectronics Corp. | Zero static power memory device redundancy circuitry |
KR0145888B1 (ko) * | 1995-04-13 | 1998-11-02 | 김광호 | 반도체 메모리장치의 동작 모드 전환회로 |
US5731734A (en) * | 1996-10-07 | 1998-03-24 | Atmel Corporation | Zero power fuse circuit |
-
1998
- 1998-09-24 US US09/160,526 patent/US5999038A/en not_active Expired - Lifetime
-
1999
- 1999-06-15 JP JP2000571475A patent/JP2002525865A/ja not_active Withdrawn
- 1999-06-15 CN CNB998023574A patent/CN1168111C/zh not_active Expired - Fee Related
- 1999-06-15 WO PCT/US1999/013527 patent/WO2000017902A1/en active IP Right Grant
- 1999-06-15 CA CA002316977A patent/CA2316977A1/en not_active Abandoned
- 1999-06-15 EP EP99930292A patent/EP1123556B1/en not_active Expired - Lifetime
- 1999-06-15 DE DE69929604T patent/DE69929604T2/de not_active Expired - Fee Related
- 1999-06-15 KR KR1020007008013A patent/KR100560343B1/ko not_active IP Right Cessation
- 1999-06-30 MY MYPI99002764A patent/MY114647A/en unknown
- 1999-07-05 TW TW088111359A patent/TW417276B/zh not_active IP Right Cessation
-
2000
- 2000-11-23 NO NO20005921A patent/NO318576B1/no unknown
-
2001
- 2001-05-31 HK HK01103763A patent/HK1033200A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5999038A (en) | 1999-12-07 |
EP1123556A4 (en) | 2003-09-03 |
EP1123556B1 (en) | 2006-01-25 |
KR20010034296A (ko) | 2001-04-25 |
WO2000017902A1 (en) | 2000-03-30 |
JP2002525865A (ja) | 2002-08-13 |
KR100560343B1 (ko) | 2006-03-14 |
CA2316977A1 (en) | 2000-03-30 |
TW417276B (en) | 2001-01-01 |
DE69929604T2 (de) | 2006-11-09 |
EP1123556A1 (en) | 2001-08-16 |
DE69929604D1 (de) | 2006-04-13 |
HK1033200A1 (en) | 2001-08-17 |
CN1289445A (zh) | 2001-03-28 |
MY114647A (en) | 2002-11-30 |
NO20005921L (no) | 2000-11-23 |
CN1168111C (zh) | 2004-09-22 |
NO20005921D0 (no) | 2000-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4685086A (en) | Memory cell leakage detection circuit | |
US11887682B2 (en) | Anti-fuse memory cell circuit, array circuit and reading and writing method thereof | |
US8305822B2 (en) | Fuse circuit and semiconductor memory device including the same | |
US5245582A (en) | Memory card circuit with power-down control of access buffer | |
CN210271793U (zh) | 反熔丝存储单元电路及阵列电路 | |
NO318576B1 (no) | Sikringskrets som ikke trekker strom i delvis brutt tilstand | |
US7411851B2 (en) | Semiconductor device | |
KR970003271A (ko) | 반도체 메모리의 불량셀 구제회로 | |
US5625593A (en) | Memory card circuit with separate buffer chips | |
US8213256B2 (en) | Anti-fuse circuit and semiconductor integrated circuit including the same | |
US6014052A (en) | Implementation of serial fusible links | |
EP0173357A1 (en) | Binary circuit with selectable output polarity | |
US7612577B2 (en) | Speedpath repair in an integrated circuit | |
US6509598B2 (en) | Semiconductor memory device having a redundant block and reduced power consumption | |
US20080062738A1 (en) | Storage element and method for operating a storage element | |
US6026037A (en) | Repair circuit of memory cell array | |
US7515497B2 (en) | Semiconductor device | |
KR100752645B1 (ko) | 누설 전류 패스를 차단할 수 있는 퓨즈 회로 | |
KR920022148A (ko) | 리던던시 기능을 가지는 반도체 메모리 장치 | |
KR100375997B1 (ko) | 신뢰성이 향상되는 반도체 메모리 장치의 리페어 회로 | |
US6175481B1 (en) | Semiconductor device having a deactivation fuse | |
KR100361531B1 (ko) | 리페어 회로 | |
US5793682A (en) | Circuit and method for disabling a bitline load | |
JPS59129999A (ja) | 半導体メモリ装置 | |
KR100341579B1 (ko) | 반도체메모리장치의 리페어 장치 |