NO180698B - Datainngangskrets med digital faselåst slöyfe - Google Patents

Description

Oppfinnelsen angår generelt en fremgangsmåte til å lese en rekke inngangsdatobiter overført serielt fra et ressursminne, samt et apparat til utførelse av fremgangsmåten.

Mer bestemt angår oppfinnelsen kretser til nøyaktig avlesning av datapulser overført fra lagringsmedier såsom floppyplater, på tross av nærværet av frekvensfeil og fasefeil under av-lesningen av dataene. Den foreliggende oppfinnelse kan benyttes til å danne et grensesnitt mellom et platedrev-under-system og et vertsdatamaskinsystem. Oppfinnelsen angår dessuten en digital faselåst sløyfekobling som kan benyttes til å danne grensesnitt mellom floppylagringsmedier og personlige datamaskiner.

Digitale datamaskiner overfører informasjon i form av digitale pulser til og fra et ressursminne som vertsdatamaskinsystemet har tilgang til, enten lageret befinner seg i systemet (lo-kalt) eller på et fjerntliggende sted. Ved behandlingen av dataene er det nødvendig at tidsstyringen av disse pulser kan bestemmes og kontrolleres slik at de forskjellige logiske funksjoner som finner sted i vertssystemet, kan synkroniseres med overføringen av digitale pulser som representerer digitale data inneholdt i ressurslageret.

Informasjon, herunder programinstruksjoner såvel som andre data, blir typisk lagret i et ressursminne på et magnetisk medium, og hver bit av digitale data forekommer typisk som et magnetisk overgangsområde på mediets overflate. For at vertsdatamaskinen skal ha tilgang til slike data, er det viktig at databitene er nøyaktig plassert på det magnetiske medium og er i stand til å avleses nøyaktig fra dette. Med veksten i markedet for personlige datamaskiner har bruken av en spesiell type magnetisk hukommelsesinnretning, floppyplaten, øket sterkt. Etter hvert som personlige datamaskiner er blitt forbedret med større hukommelseskapasitet og hastig-het, har dessuten lagringskapasiteten til floppyplater benyttet med disse datamaskiner øket ved å øke tettheten av de digitale data registrert på floppyplaten.

Bruken av plater som lagringsmedier er imidlertid ledsaget

av visse problemer, spesielt for platedrevsystemer benyttet i vertsdatamaskinsystemer som kan fås i de mindre kostbare markeder for personlige datamaskiner og ordprosessorer for forretningsbruk. Selv om det for platedrevfabrikanter er et konstruksjonskriterium å kontrollere platens rotasjonshastig-het nøyaktig for å ha en fastlagt rotasjonsperiode for platen og dermed opprettholde en forhåndsbestemt frekvens hvormed man kan avlese data fra platen, er frekvensdrift under data-overføringene på grunn av ujevnheter i motorens drivhastighet et problem. Dette fører til frekvensfeil og kan forårsake at dataene på platen avleses ukorrekt. Et annet problem er migrasjon av de magnetiske overgangsområder og således databitene på lagringsmediet på grunn av iboende karakteri-stikker ved de magnetiske plater. Dette resulterer i fasefeil under dataoverføringer og kan også resultere i ukorrekte dataavlesninger. Disse feilkilder forekommer til en viss grad i alle platedrevsystemer, og kretsene ifølge den foreliggende oppfinnelse retter seg mot disse.

En hensikt med den foreliggende oppfinnelse er å skaffe en datainngangskrets for et vertsdatamaskinsystem som har aksess til et ressursminne såsom en floppyplate. Kretsen kan behandle datapulser som mottas fra et platedrev og justerer inngangskretsen for å kompensere for fasefeil og for frekvensfeil mens dataene avleses. Faselåste sløyfekretser implementeres for å skaffe inspeksjonsvinduer som kan varieres med hensyn på varighet i tid og/eller starttidspunkt og stopptidspunkt for vinduene. Vinduene justeres slik at hver påfølgende datapuls fra minnet vil forekomme i midten av et inspeksjonsvindu.

Inngangskretsen behandler hver mottatt datapuls for å avgjøre om det foreligger en fasefeil, dvs. at datapulsen har for-skjøvet seg fra sitt forventede ankomsttidspunkt, eller en frekvensfeil, dvs. datapulsene ankommer med en øket eller redusert frekvensrate og blir derfor ikke mottatt på det forventede tidspunkt. Frekvensmåling og -korreksjon og fase-måling og -korreksjon utføres av to separate, dediserte deler av kretsen.

Kretsene i henhold til oppfinnelsen holder rede på ankomst-tidene for tidligere datapulser for å måle og korrigere for frekvens- og fasedrift av datapulsene som avleses fra platen. En opp/ned-teller og en adderer er innbefattet i den faselåste sløyfe for digitalt å angi den presise ankomsttid for datapulsene fra minnet. Dekoderkretser behandler den digitale ankomsttidinformasjon for en datapuls eller -pulser og genererer korreksjonssignaler som mates tilbake til teller- og addererkretsene. Korreksjonssignalene justerer varigheten og start/stopp-tidspunktet for hvert inspeksjonsvindu ved å

få varigheten og/eller start/stopp-tidspunktet for en fullstendig sykel av addereren til å variere. Etter hver fullstendig adderersykel sendes et mentesignal til en buffer.

Hvis en datapuls blir mottatt på ethvert tidspunkt under

den ene adderersykel (som tilsvarer et inspeksjonsvindu),

vil "1" bli lagt inn og lagret. Således vil bufferen temporært lagre databiter som svarer til data inneholdt i ressursminnet, og som sendes til inngangskretsen.

De ovennevnte og andre hensikter tilveiebringes i henhold til oppfinnelsen med en fremgangsmåte kjennetegnet ved de trekk som fremgår av karakteristikken til henholdsvis kravene 1, 9 og 18 samt et apparat kjennetegnet ved de trekk som fremgår av karakteristikken til henholdsvis kravene 2, 10 og 19.

Den foreliggende oppfinnelse vil forstås bedre ved lesing

av den etterfølgende detaljerte beskrivelse av den foretrukne utførelse i forbindelse med den ledsagende tegning. Fig. 1 viser et blokkdiagram av datainngangskretsen i henhold til oppfinnelsen. Fig. 2 viser et blokkdiagram av kontrollkretsen benyttet i datainngangskretsen på fig. 1.

En datainngangskrets implementeres ved bruk av NMOS-LSI-digitalkretser og benyttes til å behandle datapulser som mottas fra et ressursminne, herunder data formatert av og mottatt fra en floppyplate. Inngangskretsen kan behandle databiter i typiske formater og som ankommer med intervaller på 4, 6, 8 eller 12 mikrosekunder, noe som gjør at den kan benyttes med en rekke kommersielt tilgjengelige personlige datamaskiner. Datainngangskretsen sikrer at datapulsene omformes til databiter og lagres i skiftregisteret 15 eller inngangsdatabufferen, som en sekvens av biter som korrekt gjengir databitene lagret i ressurslageret. Data mottas i form av pulser og er binære (enere eller nuller), med det spesifikke fravær av en puls tolket av kretsene som en null. En feil forekommer hvis en forskyvning i ankomsttiden for

en puls frembringer en feil i ordningen av databiter som tolket av vertsdatamaskinsystemet, slik at databitene som mates inn i inngangsdatabufferen 15 og behandles i vertsdatamaskinsystemet, ikke svarer til databitene som lagres i ressursminnet. Inngangskretsen detekterer datapulser overført fra ressursminnet og behandler dem som databiter i en ordnet sekvens. En "en" legges inn i registeret 15 hvis en puls mottas på ethvert tidspunkt under en spesiell mottagnings-(adderer-) sykel, ellers vil en "null" bli lagret i registeret som verdien for den forekommende databit.

Perioden for mottaks-(adderer-)sykelen velges slik at den svarer til den forventede dataoverføringshastighet for hukommelsen. Ideelt vil individuelle pulser bli mottatt i midten av en sekvens av disse mottakssyklene. Hver mottakssykel følger straks etter den foregående sykel og tidsperioden fra begynnelse til slutt av sykelen kan betegnes som et inspeksjonsvindu. Inngangskretsen mottar en bitstrøm fra ressursminnet, inneholdende en serie av enere og nuller og detekterer hver suksessive datapuls under en av en serie av disse inspeksjonsvinduer. Inspeksjonsvinduer har varigheter og start/stopp-tidspunkter som er en funksjon av databit-grunnoverføringsraten og avviket i ankomsttider for de senest detekterte datapulser fra idealet. Dersom det således f.eks. er et grunnleggende faseskift på flere nanosekunder i ankomst-tidene for de straks forutgående datapulser fra ressursminnet, kompenseres for dette i datainngangskretsen ved å justere start/stopp-tidspunktene for mottakssyklene. Hvis det er et frekvensskift som påvirker dataoverføringene slik at perioden mellom de straks forutgående datapulser gradvis øker eller blir kortere, blir dette også kompensert for i datainngangskretsene ved å justere varigheten av mottakssyklene. Etter at en mottakssykel har opphørt, genereres et mentesignal av datainngangskretsene. Dette mentesignal mar-kerer slutten på et inspeksjonsvindu og gjør at en "en" klokkes inn i skiftregisteret 15 eller datainngangsbufferen, dersom en datapuls ble mottatt på ethvert tidspunkt i løpet av vinduet, og gjør at en "null" blir lagret i bufferen hvis ingen pulser ble mottatt.

Inngangskretsen på fig. 1 er forbundet med et lagringsmedium, slik som et floppyplatedrev, gjennom en plateport 11. Biter av data overføres på seriell form, én om gangen, på en linje 13 fra plateporten 11 gjennom kretser vist på fig. 2, og endelig til en buffer, skiftregisteret 15. Dette skiftregister klokkes av mentesignalet på linje 17 generert av en kontroll-krets 19, hvorved data legges inn og lagres i registeret 15, og deretter kan omformes fra seriell til parallell form og overføres til andre prosesseringskretser i vertsdatamaskinsystemet.

Datalinjen 13 legges også inn på kontrollkretsen 19. Systemklokkepulser på linjene 21, som er tilgjengelige i vertsdatamaskinsystemet eller fra en dedisert oscillator som er en del av de foreliggende kretser, kontrollerer tidsstyringen av datainngangskretsen og synkroniserer dens drift med kretsene til vertsdatamaskinsystemet. I et typisk system kan datapulsene være mellom et halvt og et mikrosekund brede med 4, 6, 8 eller 12 mikrosekunders periode mellom pulsene. En "en" indikeres ved et lavt nivå - en puls med en forkant som faller og en bakkant som vender tilbake til høy. Systemklokkepulsene på linjene 21 genereres ved en passende frekvens, slik som 7,16 MHz. Grunnklokkeraten på 7,16 MHz er valgt til å være 28 ganger hurtigere enn den hurtigst forventede ankomstrate for datapulser fra ressurs-lageret (dvs. 4 mikrosekunder) og 14 ganger hurtigere enn mottaks-(adderer-)sykelraten som benyttes til å generere det typiske inspeksjonsvindu.

En 8-bits opp/ned-teller 25 mottar systemklokkepulser på linje 21, en tilvekst-opp-instruksjon på linje 27, en tilvekst-ned-instruksjon på linje 29, en adder-4-instruksjon på linje 63 og en adder-8-instruksjon på linje 65. Telleren 25 har tre 8-bits parallelle utganger: på linjene 35 a-h, 37 a-h og 39 a-h. En multiplekser 41 virker som en selek-sjonsbryter for bare å levere verdien på en av utgangslinjene 35, utgangslinjene 37 eller utgangslinjene 39 som inndata fra telleren til en addererkrets 43. Addereren 43 er en seriell adderer og kan svitsjes til å fungere enten som en 11- eller 12-bits adderer, slik at inngangskretsen kan operere med to forskjellige hastighetsmoder. Adderer 43 klokkes i operasjon av systemklokken. Hvert sumresultat som fås ved addererutgangen, legges igjen inn via linjene 67 i addereren 43 slik at addereren under hver adderersykel kontinuerlig adderer verdien av det tidligere sumresultat på sin utgang til verdien av en av de tre mulige tellerutganger valgt av multiplekseren 41. De tre mest signifikante bit av sumresultatet som gis ut på addereren 43, legges inn i kontrollkretsen 19 via linjene 69.

Den variable utgang på linjene 37 til telleren 25 blir til

å begynne med satt til en nominell verdi på 146. Når addereren er i 11-bits mode, kan addereren levere ut et sumresultat så høyt som 11111111111 eller 2047 desimalt. En nominell senterverdi på 146 ble valgt som den variable utgang på linjene 37 fra opp/ned-telleren til addereren som tilnærmelse til 2048 dividert med 14. Følgelig er det omtrent 14 klokkepulser for hver komplett adderersykel (dvs. mottakssykel), slik at 11-bits addereren 43 ved ideell drift (ingen fase-eller frekvensfeil) vil addere tallet 146 som blir lagt inn

via linjene 37 til sin tidligere totalsum ved hver klokkepuls og derfor vil "rulle over" tilbake til det samme resultat (fordi det totale antall tellinger av 2048 ikke er jevnt delelig med 14, men imidlertid vil tellingen være lavere enn tellingen 14 klokkesykler før) etter 14 klokkepulser.

Den variable utgang til telleren 25 ved 37 kan økes med tilvekst-opp-signalet på 27 til en maksimumverdi på 159, på hvilket punkt enhver høyere økning sperres, og et høy-ende-stoppsignal på linje 31 gis ut fra telleren 35 til kontrollkretsen 19. På samme måte kan telleren 25 reduseres ved bruk av tilvekst-ned-signalet på 29, men vil ikke gå under en verdi på 134, på hvilket punkt telleren 25 leverer et lavende-stoppsignal på linje 33 til kontrollkretsen 19. Hvis av en eller annen grunn tellerens variable utgang ligger utenfor området, vil kontrollkretsen 19 reagere på stoppsignalet ved å sende ut enten tilvekst-opp- eller ned-signaler inntil den variable utgang igjen er tilbake innenfor grensene.

En uforanderlig verdi på 258 er den faste høye utgang 35 a-h fra telleren 25, og en uforanderlig verdi på 34 er en fast lav utgang 39 a-h fra telleren 25. Tellerutgangen 37 a-h er den variable utgang, og den kan variere i verdi fra 146 til hvilket som helst tall tellet opp eller ned derifra, og som beskranket ved de øvre og nedre grenser på 159 og 134 innstilt på telleren 25. Tre kontrollinjer 45, 47 og 49 går ut fra kontrollkretsen 19 til multiplekseren 41 og kontrollerer valget av en av de tre tellerutgangen den faste lave utgang 35, den variable tellerutgang 37 og den faste høyutgang 39.

Vertsdatamaskinsystemet leverer systemklokkepulser på linjene 21, et kontroll-A-signal på linjene 59 og et kontroll-B-signal på linjene 23. Tilstanden til kontroll-A-signalet angir hvorvidt ressursminnet benytter plater med enkel eller dobbel tetthet. Addereren 43 er plassert i en av to moder ved en bryter 51, som er forbundet med addereren 43

og mottar en utgang fra addereren på linje 53. Kontroll-A-signalet på linje 59 innstiller tilstanden til bryteren 51. Hvis addereren er innstilt i 12-bits tilstanden, blir utgangs-

dataene gjeninnsatt i addereren 43 via linjen 57 uten at det hoppes over eller utelates en bit. Hvis bryteren 51 er innstilt på 11-bit-tilstanden av kontroll-A-signalet, får dette addereren via linje 55 til å forbigå et av trinnene til addereren og å hoppe over en bit når den teller. Addereren 43 sykler rundt to ganger så hurtig når den opererer i 11-bit-tilstanden slik at inspeksjonsvinduene (og mottakssyklene) forbundet med inngangskretsene når den er i denne mode, har en periode som er halvparten av perioden for disse når addereren er i 12-bits-tilstanden. Inspeksjonsvinduene har nominelle varigheter på to mikrosekunder for 11-bits-addereren og 4 mikrosekunder for 12-bits-addereren.

Kontrollkretsen 19 implementeres som vist på fig. 2. Datapulser på linje 13 fra plateporten 11 leveres til en første fallende kantdetektor 17 eller inngangsdatabitdetektor,

idet detektoren 71 skaffer en pulsutgang etter å ha detektert den fallende forkant av en datapuls som representerer en fra ressurs-lageret mottatt "en" på linje 13. Den første detektorpuls-utgang genereres synkronisert med systemklokken på linje 21, som klokker utgangen på detektoren 71. Tilstanden av kontroll-B-signalet angir hvorvidt vertsdatamaskinsystemet er i en driftsmode for lesing eller skriving. Kontroll-B-signalet på linje 23 leveres til databitdetektoren 71 for selektivt å stanse operasjonen av detektoren når vertsdatamaskinsystemet er i skrivemoden fordi vertsdatamaskinsystemet ikke leser eller prosesserer data fra ressursminnet i denne tilstand.

De tre mest signifikante biter av adderersummen som fås på linjene 69 fra addereren 43, leveres til en første OG-port 77. Utgangen fra denne første OG-port 77 leveres til en annen fallende kantdetektor 79. Denne annen detektor 79 klokkes også av systemklokken for å synkronisere dens utgangspulser, som genereres etter den fallende kant av et utgangssignal fra 0G-porten 77 med vertssysternet. Den annen detektor 79 og den første OG-port 77 eller en anordning for å detektere slutten av en mottakssykel, detekterer når utgangen på addereren 43 fullfører en adderersykel og ruller over. Dette skjer når det fås den beregnede sum som ville leveres fra addereren om den hadde ekstra biter som overgikk dens virkelige kapa-sitet, slik at de tre mest signifikante biter på linjene 69, som alle var høye, svitsjer til null-tilstanden, hvorpå den første OG-ports 77 utgang går til lav og den annen detektor 79 gir ut en puls. En D-(data-)flip-flop 81 eller inn-gangsdatabitlås har utgangen på den første detektor 71 forbundet med sin innstilte klemme, og utgangen på linje 83

fra den annen detektor 79 forbundet med sin tilbakestillings-klemme. Hvis således en datapuls detekteres under en mottakssykel, vil en "en" bli lagret i flip-flopen. Ved slutten av mottakssykelen vil låsen bli tilbakestilt til null av en annen detektor 79. Q-utgangen på linje 85 på flip-flopen 81 går til skiftregisteret 15 og benyttes til serielt å legge inn databiter fra hukommelsen, én av gangen pr. adderer-(mottaks-)sykel til skiftregisteret 15. Utgangslinjen 83 på den annen detektor 79 går til skiftregisteret 15 som et klokkesignal, og utgjør mentesignalet på linje 17 på fig. 1, benyttet ved slutten av et inspeksjonsvindu for å få enhver databit som ble lagret i låsen 81 under vinduet, levert som neste bit av data lagret i bufferen 15.

Utgangen fra den første detektor 71 legges også inn som et klokke- eller aktiveringssignal på et skiftregister 91. Skiftregisteret 91 lagrer en ettersleps/forspangs-historiebit for hver puls og skifter de lagrede data som respons på deteksjonen av eventuelle ytterligere pulser. 11- eller 12-bits utgangen på addereren 43 angir ankomsttiden for en datapuls i relasjon til begynnelsen av adderer-(mottaks-)-sykelen. Hvis det ønskes å holde datapulsene i f.eks. midten av inspeksjonsvinduet og mottakssykelen, og adderersykelen defineres å begynne ved null, så vil ettersleps- eller for-sprangsstatusen for en mottatt puls lett bestemmes ved å legge inn bare den mest signifikante bit i addereren 43 på linjene 69 til registeret 91. Således lagrer registeret 91 verdien av den mest signifikante bit til addererutgangen når hver av de to foregående datapulser blir detektert. En "en" indikerer at datapulsen ble detektert noen tid etter at midten av inspeksjonsvinduet passerte (etterslep), og en "null" indikerer at datapulsen hadde et forsprang på midten av inspeksjonsvinduet og adderersykelen. Skiftingen av registeret 91 forårsaker at ettersleps/forsprangs-historien til bare de to forutgående datapulser detektert på den første detektor 71 blir tilbakeholdt.

Utgangen fra datapulsdetektoren 71 legges via linjen 93 og de to bitene for ettersleps/forsprangs-historien likeledes inn via linjene 95 og 97 i en frekvensfeildekoder 73 og en fasefeildekoder 75. Den første dekoder 73 korrigerer for frekvensavvik, og den annen dekoder 75 korrigerer for fase-avvik etter hvert som datapulser overføres fra ressursminnet.

For å avgjøre hvorvidt en feil har forekommet, ser hver dekoder på en historie for en rekke pulser, f.eks. den nå-værende datapuls og de to forutgående datapulser for skiftregisteret 91. En 3-bits parallelt/serielt frekvensfeil-skiftregister 99 eller et korreksjonsverdiregister klokket av systemklokkepulsene mottar på parallell form tre biter fra frekvensfeildekoderen 73, og som angir hvorvidt ytterligere frekvenskorreksjoner er nødvendige under påfølgende klokkesykler. Registeret 99 virker som et lager for ytterligere korreksjonskommandoer som skal leses serielt tilbake inn i frekvensfeildekoderen 73 under suksessive klokkesykler. En 3-bits parallelt/serielt fasefeil-skiftregister 101 eller korreksjonsverdiregister klokket av systemklokkepulsene mottar på parallell form tre biter fra fasefeildekoderen 75, og som angir hvorvidt ytterligere fasekorreksjoner er nødvendig under påfølgende klokkesykler. Registeret 101 virker som et lager for ytterligere fasekorreksjonskommandoer som skal leses serielt tilbake inn i fasefeildekoderen. De tre mest signifikante biter av sumresultatet i addereren 43 på linjene 69 danner ytterligere innganger til frekvensfeildekoderen 73 og fasefeildekoderen 75.

Frekvensfeildekoderen 73 kan levere et tilvekst-opp-signal på 27 eller tilvekst-ned-signal på 29 til opp/ned-telleren 25 for å få telleren til å øke eller redusere tellingen på dens variable utgang 37 med en (initial nominell verdi er 146). Perioden av adderer-(mottaks-)sykelen kan derved økes eller reduseres fordi addererens sumresultat vil rulle over med en forskjellig rate når et tall forskjellig fra 146 adderes i hver klokkesykel. Høyende-stoppsignalet 31 og lavende-stoppsignalet 33 fra opp/ned-telleren 25 blir også levert til frekvensfeildekoderen 73. Fasefeildekoderen 75 leverer enten et velg-lav-tellesignal på linje 45, et velg-variabel-tellesignal på linje 47 eller et velg-høy-tellesignal på linje 49 til multiplekseren 41, som reagerer med å velge en av henholdsvis tellerutgangene 39, 37 og 35 til å bli lagt inn i addereren 43. Som et resultat blir sumresultatet i addereren 43 under den neste klokkesykel enten øket med en telling på 34, en telling på 258 eller med en variabel telling mellom 134 og 159.

Opp/ned-telleren 25, multiplekseren 41 og addereren 43 defi-nerer varigheten og start/stopp-tidspunktet for inspeksjonsvinduet under hvilket enhver detektert datapuls fra ressurs-lageret vil bli lest inn som den neste databit i bufferen 15. Hvis detekterte datapulser ikke forekommer på et regel-messig forhåndsbestemt tidspunkt, f.eks. midten, i relasjon til start- og stopp-tidspunktene for inspeksjonsvinduet,

has en fasefeil. Hvis datapulsene blir mottatt med en rate som avviker fra den forventede periode på enten 4, 6, 8 eller 12 mikrosekunder, has en frekvensfeil. Under hver sykel benyttes logikken i frekvensfeildekoderen og fasefeildekoderen til å justere vinduslengden og start/stopp-tiden for å sentrere vinduet rundt de sist mottatte datapulser.

Kretsene etablerer en nominell variabel utgang på 146 for telleren 25 for å innstille en nominell vindusstørrelse for inspeksjonsvinduet, noe som resulterer i bruk av to mikrosekunders lange vinduer når kontroll-A-signalet velger en 11-bits adderermode. Med denne algoritme dukker datapulser mottatt hvert 4. mikrosekund opp i vinduet, 6 mikrosekunds datapulser dukker opp i hvert tredje vindu, og 8 mikrosekunders datapulser i hvert fjerde vindu. Vindusstørrelsen justeres slik at den tar hensyn til avvik i frekvensen av dataoverføringer fra minnet ved å øke eller minske den variable utgang på opp/ned-telleren til addereren 43. For eksempel kan dataoverføringsraten være lavere enn den nominelle rate og derfor vil datapulsene bli detektert etter midten av inspeksjonsvinduet. Hver adderer-(mottaks-)sykel vil datapulser blir detektert som om de kommer etter midten av vinduet, og som resultat vil den mest signifikante bit av sumresultatet for addereren 3 være en "en" i det øyeblikk under adderersykelen når en datapuls detekteres. Følgelig vil skiftregisteret 91 fylles med en streng av "enere" for å angi ettersleps/forsprangs-historien for forutgånde pulser. Desisjonen om en frekvenskorreksjon gjøres i frekvensfeildekoderen og finner sted når ettersleps/forsprangs-historie-biten for de forutgående pulser såvel som for den mest signifikante bit av sumresultatet for addereren for den forekommende datapuls, angir at de seneste datapulser alle faller på en side av vinduet. Resultatet er at et tilvekst-ned-signal på linje 29 sendes fra frekvensfeildekoderen til opp/ned-telleren 25, som minsker tellingen av den variable utgang på linjene 37 med en (f.eks. fra 146 til 145). Denne reduksjon til størrelsen av den variable utgang på opp/ned-telleren vil minske tallet som adderes til sumresultatet under hver klokkesykel av addereren 43, og som et resultat vil addereren 43 ikke slå over så hurtig og perioden til adderer-(mottaks-)sykelen vil øke. Således vil varigheten av inspeksjonsvinduet bli øket for å ta hensyn til den lavere rate hvormed datapulser fra ressurslageret detekteres. En lignende prosess finner sted om dataoverføringshastigheten fra ressursminnet begynner å øke (slik at datapulsene er konsistent foran midten av inspeksjonsvinduet), noe som krever en økning i tellingen av den variable utgang på linjene 37 .

Fasekorreksjoner utføres av fasefeildekoderen som vil gi ut et velg-lav-tellesignal på 45 eller velg-høy-tellesignal på 49 til multiplekseren 41 når en fasefeil forekommer. I stedet for således å addere en verdi mellom 134 og 159 til sumresultatet fra addereren 43, vil en verdi på 258 eller 34 bli valgt av multiplekseren 41 blant utgangene fra telleren 25 under en rekke (inntil fire) av de påfølgende klokkesykler og adderes til sumresultatet av addereren 43. Fasefeildekoderen avgjør hvorvidt velg-lav-tellesignalet 45 eller velg-høy-tellesignalet 49 basert på verdien av den mest signifikante bit av sumresultatet som leveres av addereren 43 på linjene 69, skal leveres ut. Hvis f.eks. den siste datapuls kom etter midten av adderer-(mottaks-)sykelen, kan et velg-lav-tellesignal på 45 gjøre at sumresultatet til addereren ruller over bare etter 15 (i stedet for 14) klokkesykler og derfor vil forsinke start/stopp-tidspunktene for de etterfølgende inspeksjonsvinduer med en fast verdi.

Omfanget av frekvenskorreksjoner og fasekorreksjoner som

kan utføres under adderersykelen, og hvorvidt slike korreksjoner bør utføres i det hele tatt, avhenger av feilmengden som representert ved den tidslengde som de detekterte datapulser kommer foran eller etter midten av inspeksjonsvinduet. Størrelsen på dette forsprang eller etterslep lar seg bestemme fordi sumresultatet til addereren gitt ut på linjene 69, angir den presise ankomsttid for datapulser med hensyn til begynnelsen av adderersykelen. De tre mest signifikante biter fra adderersumresultåtet legges inn på både frekvensfeildekoderen og fasefeildekoderen for å sette de logiske kretser i disse til å variere korreksjonsgraden, som utføres under en gitt adderersykel på varigheten og start/stopp-tidspunktene for inspeksjonsvinduene. En binærverdi på 100 for de tre mest signifikante biter vil f.eks. angi bare en liten forsinkelse i ankomsten av den siste datapuls, hvorimot en verdi på 000 vil angi et meget stort forsprang. I utførelsen vist på tegningen er størrelsen av en frekvens- eller fasekorreksjon under hvilken som helst systemklokkesykel fast og diskret. Den relative størrelse av fase- og frekvenskorreksjoner utført under en fullstendig mottakssykel kan imidlertid varieres av dekoderne 73 og 75 ved å foreta inntil fire korreksjoner ved å få den samme korreksjon til å finne sted

under opp til fire distinkte systemklokkesykler. De parallelle/serielle skiftregistre 99 og 101 angir hvorvidt ytterligere korreksjoner for fase- og frekvensfeil vil bli utført. Enten 000, 001, 011 eller 111 mates inn av dekoderne 73 og 75 i deres respektive korreksjonsverdiregistre 99 og 101, avhengig av størrelsen av de tre mest signifikante biter av sumresultatet fra addereren 43. Således vil bitene som mates inn i 3-bits skiftregisteret 101 av fasefeildekoderen, være 000 hvis de tre mest signifikante biter har binære verdier på 011 og 100, bitene 001 vil bli lagret i registeret 101 hvis de mest signifikante biter fra addereren var 010 eller 101, bitene 011 vil bli sendt til registeret 101 hvis de mest signifikante biter er 001 eller 110, og bitene 111 vil bli levert til registeret 101 hvis de mest signifikante biter er 000 eller 111 (noe som angir den maksimalt mulige grad av forsprang og etterslep for en inngangsdatapuls). Registrene 99 og 101 mates med ytterligere korreksjonsverdibiter under den samme klokkesykel som den første frekvens- og/eller fasekorreksjon utføres i. I de påfølgende klokkesykler blir bitene lagret i korreksjonsverdiregistrene 99 og 101 serielt skiftet en bit av gangen inn i frekvensfeildekoderen og fasefeildekoderen. De ytterligere korreksjonsanmodninger levert som en bit til dekoderne 73 og 75 gjør at hver utfører korreksjoner nøyaktig som tidligere beskrevet under ytterligere klokkesykler hvis en bit serielt skiftet fra det respektive korreksjonsregistery angir at en ytterligere korreksjon behøves. I den foretrukne utførelse vist på figurene er korreksjonsverdiregistrene nødvendig, fordi en korreksjon utført under hvilken som helst klokkesykel bare har en enkelt fast størrelse.

Telleren 25 og addereren 43 i samvirke med frekvensfeildekoderen 73 og fasefeildekoderen 75 (som bestemmer graden av tilbakekobling mottatt av addereren) danner en digital faselåst sløyfe som reagerer på datapulser mottatt fra ressursminnet. Den faselåste sløyfe følger et datapulstog fra minnet og som kan variere i fase og frekvens. Hastigheten hvormed sumresultatet på addereren 43 ruller over og som svarer til varigheten og start/stopp-tidspunktene for mottaks-

(adderer-)sykelen (eller inspeksjohsvinduet), blir kontinuerlig justert med tilbakekobling som tilpasser fase og frekvens for mottaks-(adderer-)syklene med fase og frekvens av datapulsene mottatt på databitdetektoren 71. Fasefeildekoderen justerer fasen til adderersykelen (forandrer start/stopp-tidspunktene for inspeksjonsvinduet) for å holde datapulsene i midten av inspeksjonsvinduet. Frekvensfeildekoderen justerer frekvensen av adderersykelen (forandrer størrelsen på inspeksjonsvinduet) og justerer derved perioden for mottakssyklene slik at de tilsvarer eller er jevnt delelig med perioden mellom suksessive datapulser. Den nominelle verdi på 146 som sumresultatet til addereren normalt økes med, ble valgt for at den tid det tar å fullføre en adderer-(mottaks-)sykel skal være delelig med en typisk overføringsrate for biter fra en floppyplate. En riktig utført faselåst sløyfe, benyttet til å følge et varierende inngangssignal, bør innstille seg hurtig, men stabilt. En stor grad av fasekorreksjon gjør at sløyfen innstiller seg hurtigere, men gjør den også mer følsom overfor støy. På den annen side, hvis det benyttes for mye frekvenskorreksjon, kan sløyfen bli ustabil. Det riktige forhold mellom fase- og frekvenskorreksjon frembragt i sløyfen er viktig. Verdien av fasekorreksjon må holde den neste datainngangspuls i det korrekte inspeksjonsvindu,•

mens det foretas tilstrekkelig frekvenskorreksjon til å sikre at inspeksjonsvinduene har korrekt varighet. Hvis det ikke gis nok fasekorreksjon, er det mulig at en datainngangspuls detekteres under det gale inspeksjonsvindu, og dette vil i sin tur forhindre en korrekt bestemmelse av verdien av den nødvendige frekvenskorreksjon. Den nominelle variable tellerutgang på 146 såvel som den faste lave verdi på 34 og den faste høye verdi på 258 er valgt for å opprettholde det korrekte forhold mellom fase- og frekvenskorreksjons-tilbake-koblingen. Hvis det således bare er nødvendig med en liten fasekorreksjon for et etterslep i toget av datainngangspulser, vil tilføyelsen av bare 34 (i stedet for 146) til addererens sumresultat under en klokkesykel sannsynligvis gjøre at addereren trenger en ekstra klokkesykel for å rulle over.

En enkelt frekvenskorreksjon som øker den variable tellerutgang fra 146 til 147, vil sinke adderersykelraten med 0,7%. Det ble vist at de mindre prosentvise forandringer i den faselåste sløyfe ikke gir særlig grad av forbedring i ytelsen, hvorimot problemer med avlesning av data fra floppy-platene kan bli merkbare hvis varigheten av inspeksjonsvinduene ikke kan justeres i tilstrekkelig fin grad.

Når inngangskretsen er i 12-bits adderermoden, er sykel-perioden for addereren og den faselåste sløyfe nominelt 4 mikrosekunder eller 28 klokkesykler. Inspeksjonsvinduet er dobbelt så langt, slik at en enkelt frekvenskorreksjon, f.eks. fra 146 til 147, forandres sumresultatet til addereren med totalt 28 tellinger istedenfor 14 tellinger under hver fullstendige adderersykel. Imidlertid fortsetter en enkelt fasekorreksjon fra f.eks. 146 til 34 å forandre adderersumresultatet med en total på 112 under en adderersykel uansett adderermoden. Ved følgelig å forandre den nominelle sykeltid for den faselåste sløyfe fra 2 mikrosekunder til 4 mikrosekunder ved svitsjing til en 12-bits adderer, blir graden av frekvenskorreksjonstilbakekobling effektivt for-doblet sammenlignet med graden av fasekorreksjonstilbake-kobling. Som omtalt ovenfor/ er et korrekt forhold mellom fase- og frekvenskorreksjonstilbakekobling ønskelig, og for stor frekvenskorreksjon kan forårsake oscillasjon i den faselåste sløyfe. For derfor å opprettholde samme forhold mellom fase- og frekvenskorreksjonstilbakekobling ved svitsjing fra 11-bits til 12-bits adderermoden, er en fordobling av den normale fasekorreksjon på 112 tellinger pr. adderersykel nødvendig. Dette oppnås med pulsfordoblende monostabile vipper 104 og 106. Fordoblingsstrukturer blir forbundet til valglinjene 45 og 49, som er utganger fra fasefeildekoderen 75 til multiplekseren 41. De gjør at velg-høy- eller -lav-tellesignaler, om de leveres ut av fasefeildekoderen, gjentas etter fire klokkesykler, slik at den faste lave verdi på 34 eller høye verdi på 258 leveres ut dobbelt så ofte fra telleren 25 til addereren 43, og sørger derved for å multiplisere verdien av fasekorreksjonen med en faktor på to når addereren 43 opererer i den langsommere 12-bits mode. Påfølgende korreksjoner som kreves av korreksjonsverdiregisteret 101, eksekveres uten forstyrrelse ved å forsinke fasekorreksjons-kommandoene fra fordoblingsstrukturene med fire klokkesykler. En første monostabil vippe 104 virker som en pulsforsterker forbundet med linjen 45. Denne monostabile krets 104 vil motta en puls på linje 45 levert av dekoderen 75, og deretter forsterke den ved å plassere en annen puls på linjen 45 til multiplekseren 41 etter den nødvendige forsinkelse hvis kontroll-A-signalet på linje 59 for å velge 12 biter leveres til den monostabile krets 104. En annen monostabil krets 106 gir tilsvarende respons på kontroll-A-signalet på linje 59, og er forbundet med kontrollinjen 49 for å virke som en pulsforsterker med hensyn til linje 49. Følgelig vil stør-relsen på enhver fasekorreksjon fordobles fra et minimum totalt på 12 tellinger i den 11-bits mode (146 versus 34 eller 258) til et total på 224 tellinger i 12-bits moden.

Når vertssystemet drives i skrivemoden, forandres tilstanden til kontroll-B-signalet på linje 23 slik at databitene ikke kan leveres fra plateporten 11 til datainngangsbufferen 15. Isteden skrives databiter fra en utgangsdatabuffer (ikke vist) til ressursminnet, og det samme mentesignal på linje 83 kan benyttes til å klokke databiter både inn i databufferen 15 og ut av utgangsdatabufferen under dataoverføringer med ressurslageret. Når data skrives på en minneinnretning,

er det viktig å holde perioden mellom hver overført databit så stabil som mulig. I den 11-bits adderermode leveres som respons på mentesignalet en databit hver 14. klokkesykel i skrivemoden. For å opprettholde denne jevne periode mellom mentesignaler i skrivemoden bygges en feilkorreksjon inn i kretsene for bare å virke i skrivetilstanden og aktiveres ved tilstanden kontroll-B-signal på linje 23. Et mulig avvik i adderersykelvarigheten forekommer fordi den nominelle inspeksjonsvindusbredde på to mikrosekunder ikke er jevnt delelig med 14 jevne tidstillegg når det benyttes en adderer som gir en total på 2048 tellinger. Hvis en korreksjon ikke ble utført, ville addereren undertiden fullføre sin telling (og få et mentesignal til å klokke data ut av utgangsdata-buf feren) i 13 klokkepulser i stedet for alltid i 14 pulser.

Deling med 14 av 11-bits addererens maksimale telling på

2048 gir en rest på 4. Følgelig må addererresultatet økes for hver 14. (11-bits mode) eller 28. (12-bits mode) klokkepuls med en fast verdi, slik at det identiske sumresultat forekommer hver 14. eller 28. klokkepuls. Når kontroll-A-signalet på linje 59 for 11 biter benyttes på kretsen, blir en adder-4-kommando sendt som en instruksjon til telleren 25. Når kontroll-A-signalet er innstilt på 12 biter, sendes en adder-8-kommando til telleren. Adder-4- og adder-8-komman-doene genereres bare én gang pr. adderersykel som respons på at OG-porten 87 åpnes av detektoren 79 når addereren 43 ruller over og begynner en ny adderersykel. Enten adder-4-eller adder-8-kommandoen velges av demultiplekseren 61 som reaksjon på tilstanden kontroll-A-signal og den riktige kommando sendes ut som en puls på linje 63 (adder 4) eller linje 65 (adder 8). Adder-4- og adder-8-kommandoene synkroniseres med systemet av instruksjonsgeneratoren 89 som mottar innsignaler fra OG-porten 87 og systemklokken og leverer et signal til demultiplekseren 61.

De kombinatoriske funksjoner utført av dekoderen 7 3 og 75 implementeres ved hjelp av en programmerbar logisk matrise (PLA). Metodene for å programmere PLA'en for å implementere en sannhetstabell er velkjent for fagfolk. I en ideell utførelse benytter ikke fasedekoderen 75 inngangene fra historiere-gisteret 91. Relasjonen mellom dekoderinngangene og -utgangene er som følger:

Det som er vist i de samtidige US-søknader kalt "Video Game and Personal Computer", søkt 19. juli 1985, serienr. 756,910, "Peripheral Control Circuitry for Personal Computer", søkt 18. juli 1986, serienr. 886614, og "Display Generator Circuitry for Personal Computer System, søkt 18. juli 1986, serienr. 886796, skal det her henvises til.

Claims (25)

1. Fremgangsmåte til å lese en rekke inngangsdatabiter overfort, serielt fra et ressursminne, karakterisert ved at fremgangsmåten omfatter følgende trinn: å detektere en inngangsdatabit, idet hver av databitene detekteres under en tilsvarende mottakersyklus, å generere et tall som forandres med en nominell størrelse som ikke er null som respons på nærværet av et klokkesignal for å identifisere hver av en rekke tidsperioder i mottakersyklusen, innbefattet tidlige og sene tidsperioder, å generere et mentesignal som respons på at det genererte tall når en forhåndsbestemt størrelse under en av tidsperiodene under hver mottakersyklus, å lagre det genererte tall når en databit detekteres for å identifisere tidsperioden hvorunder databiten ble detektert, å generere et forste fasekontroilsignal for å flytte frem start/stopptidspunktet for hver mottakersyklus på tidspunkter da det lagrede tall angir at databiten bie detektert under en tidsperiode i den tilsvarende mottakersyklus, å generere et annet fasekontroilsignal for å forsinke start/- stopptidspunktet for hver mottakersyklus på tidspunkter da det lagrede tall angir at databiten ble detektert under en sen tidsperiode av den tilsvarende mottakersyklus, å forandre det genererte tall med en størrelse større enn den nominelle størrelse og forskjellig fra to ganger den nominelle størrelse som respons på nærværet av et klokkesignal på tidspunkter når det første fasekontroilsignal foreligger for å flytte frem start/stopptidspunktet for hver mottakersyklus, å forandre det genererte tall med en størrelse som ikke er null og mindre enn den nominelle størrelse som respons på nærværet av et klokkesignal på tidspunkter når det annet fasekontroilsignal foreligger, for å forsinke start/stopptidspunktet for hver mottakersyklus, og å lagre den detekterte databit i en databuffer som respons på nærværet av mentesignalet.

2. Apparat til å lese en rekke inngangsdatabiter overfort serielt fra et ressursminne, karakterisert ved at apparatet omfatter en anordning (71) for å detektere en inngangsdatabit, idet hver av databitene detekteres under en tilsvarende mottakersyklus, en anordning (25, 41, 43) for å generere et tall som forandres med en nominell størrelse som ikke er null, som respons på nærværet av et klokkesignal for å identifisere hver av en rekke tidsperioder i mottakersyklusen, innbefattet tidlige og sene tidsperioder, en anordning (79) koblet til den tallgenererende anordning (25, 41, 43) for å generere et mentesignal som respons på at det genererte tall når en forhåndsbestemt størrelse under en av tidsperiodene under hver mottakersyklus, en anordning (43, 91) koblet til deteksjonsanordningen (71) og den tallgenererende anordning for å lagre det genererte tall når en databit detekteres, for å identifisere tidsperioden hvorunder databiten ble detektert, en anordning (75) koblet til den tallagrende anordning (43, 91) for å generere et første fasekontroilsignal for å flytte frem start/stopptidspunktet for hver mottakersyklus på tidspunkter da det lagrede tall angir at databiten ble detektert under en tidlig tidsperiode av den tilsvarende mottakersyklus, en anordning (75) koblet til den tallagrende anordning (43, 91) for å generere et annet fasekontroilsignal for å forsinke start-/stopptidspunktet for hver mottakersyklus på tidspunkter når det lagrede tall angir at databiten ble detektert under en sen tidsperiode av den tilsvarende mottakersyklus, en anordning (41) koblet til den tallgenererende anordning og den første fasekontrollsignalgenererende anordning (75) for å forandre det genererte tall med en størrelse som er større enn den nominelle størrelse og forskjellig fra to ganger den nominelle størrelse som respons på nærværet av et klokkesignal på tidspunkter når det første fasekontroilsignal foreligger, for å flytte frem start/stopptidspunktet for hver mottakersyklus , en anordning (41) koblet til den tallgenererende anordning og den annen fasekontrollsignalgenererende anordning (75), for å forandre det genererte tall méd en størrelse som ikke er null og mindre enn den nominelle størrelse som respons på nærværet av klokkesignalet på tidspunkter når det annet fasekontroilsignal foreligger, for å forsinke start/stopptidspunktet for hver mottakersyklus, og en databufferanordning (15) koblet til deteksjonsanordningen (71) og mentesignalgenereringsanordningen (79) for å lagre den detekterte databit som respons på nærværet av mentesignalet.

3. Apparat i henhold til krav 2, karakterisert ved at den tallgenererende anordning (25, 41, 43) innbefatter en addereranordning (43) for å skaffe det genererte tall som en sum og for å addere et tall lik den nominelle størrelse til det genererte tall som respons på nærværet av klokkesignalet på tidspunkter når det første og annet fasekontroilsignal ikke genereres.

4. Apparat i henhold til krav 2, karakterisert ved at apparatet omfatter en plateport (11).

5. Apparat i henhold til krav 2, karakterisert ved at databufferanordningen (15) er koblet til et datamaskinsystem for å skaffe inngangsdatabiter til datamaskinsystemet.

6. Apparat i henhold til krav 5, karakterisert ved at databufferanordningen (15) innbefatter en skiftregisteranordning for serielt å lagre hver databit som respons på nærværet av mentesignalet og for å skaffe en rekke databiter til datamaskinsystemet i parallell.

7. Apparat i henhold til krav 2, karakterisert ved at den tallagrende anordning (25, 41, 43) innbefatter en skiftregisteranordning for å lagre en bit av det genererte tall svarende til tidsperioden hvorunder en databit ble detektert som respons på nærværet av klokkesignalet.

8. Apparat i henhold til krav 2, karakterisert ved at den første og annen fasekontrollsignalgenererende anordning (75) henholdsvis flytter frem og forsinker start/stopptidspunktet til hver mottakersyklus ytterligere ved å generere en rekke første og andre fasekontrollsignaler.

9. Fremgangsmåte til å lese en rekke inngangsdatabiter overført serielt fra et ressursminne, karakterisert ved at fremgangsmåten omfatter følgende trinn: å detektere en inngangsdatabit, idet hver av inngangsdatabitene detekteres under en tilsvarende mottakersyklus, å generere et tall som forandres med en nominell størrelse som respons på nærværet av et klokkesignal for å identifisere hver av en rekke tidsperioder i mottakersyklusen, innbefattet tidlige og sene tidsperioder, å generere et mentesignal som respons på at det genererte tali når en forhåndsbestemt størrelse under en av tidsperiodene under hver mottakersyklus, å lagre en rekke genererte tall, idet hvert generert tall lagres når hver av databitene detekteres fer å identifisere tidsperioden hvorunder hver databit ble detektert, generere et første frekvenskontrollsignal for å forkorte varigheten av hver mottakersyklus på tidspunkter når de lagrede tall angir at en rekke databiter ble detektert under tidlige tidsperioder av de tilsvarende mottakersykluser, generere et annet frekvenskontrollsignal for å forlenge varigheten av hver mottakersyklus på tidspunkter når de lagrede tall angir at en rekke databiter ble detektert under sene tidsperioder av den tilsvarende mottakersyklus, å forandre de nominelle størrelser til en større størrelse son respons på nærværet av det første frekvenskontrollsignal for å forkorte varigheten av hver mottakersyklus, å forandre den nominelle størrelse til en mindre størrelse som respons på nærværet av det annet frekvenskontrollsignal for å forlenge varigheten av hver mottakersyklus, og å lagre den detekterte databit i en databuffer som respons på nærværet av mentesignalet.

10. Apparat til å lese en rekke inngangsdatabiter overfort serielt fra et ressursminne, karakterisert ved at apparatet omfatter en anordning (71) for å detektere en inngangsdatabit, idet hver av inngangsdatabitene detekteres under den tilsvarende mottakersyklus, en anordning (25, 41, 43) for å generere et tall som forandres med en nominell størrelse som respons på nærværet av et klokkesignal for å identifisere hver av en rekke tidsperioder i mottakersyklusen, innbefattet tidlige og sene tidsperioder, en anordning (79) koblet til den tallgenererende anordning (25, 41, 43) for å generere et mentesignal som respons på at det genererte tall når en forhåndsbestemt verdi under en av tidsperiodene under hver mottakersyklus, en anordning (43, 91) koblet til deteksjonsanordningen (71) og den tallgenererende anordning for å lagre en rekke genererte tall, idet hvert generert tall lagres når hver av databitene detekteres for å identifisere tidsperioden hvorunder hver databit ble detektert, en anordning (73) koblet til den tallagrende anordning (43, 91) for å generere et første frekvenskontrollsignal for å forkorte varigheten av hver mottakersyklus på tidspunkter når de lagrede tall angir at en rekke databiter ble detektert under tidligere tidsperioder av de tilsvarende mottakersykiuser, en anordning (73) koblet til den tallagrende anordning (43, 91) for å generere et annet frekvenskontrollsignal for å forlenge varigheten av hver mottakersyklus på tidspunkter når de lagrede tall angir at en rekke databiter ble detektert under sene tidsperioder av de tilsvarende mottakersykiuser, en anordning (41) koblet til den tallgenererende anordning og den første frekvenskontrollsignalgenererende anordning (73) for å forandre den nominelle størrelse til sn større størrelse som respons på nærværet av det første frekvenskontrollsignal for å forkorte varigheten av hver mottakersyklus, en anordning (41) koblet til den tallgenererende anordning og den annen frekvenskontrollsignalgenererende anordning (73) for å forandre den nominelle størrelse til en mindre størrelse som respons på nærværet av det annet frekvenskontrollsignal for å forlenge varigheten av hver mottakersyklus, og en databufferanordning (15) koblet til deteksjonsanordningen (71) og den mentesignalgenererende anordning (79) for å lagre den detekterte databit som respons på nærværet av mentesignalet.

11. Apparat i henhold til krav 10, karakterisert ved at den tallgenererende anordning (25, 41, 43) innbefatter en addereranordning (43) for å skaffe det genererte tall som en sum og for å addere et tall lik den nominelle størrelse til det genererte tall som respons på nærværet av klokkesignalet på tidspunkter når det første og annet frekvenskontrollsignal ikke genereres.

12. Apparat i henhold til krav 10, karakterisert ved at den tallgenererende anordning (25, 41, 43) innbefatter en telleranordning (25) for å skaffe den nominelle størrelse for å øke den nominelle størrelse på tidspunkter når det første frekvenskontrollsignal genereres og for å minske den nominelle størrelse på tidspunkter når det annet frekvenskontrollsignal genereres.

13. Apparat i henhold til krav 10, karakterisert ved at apparatet omfatter en plateport (11).

14. Apparat i henhold til krav 10, karakterisert ved at databufferanordningen (15) er koblet til et datamaskinsystem for å skaffe inngangsdatabiter til datamaskinsystemet.

15. Apparat i henhold til krav 14, karakterisert ved at databufferanordningen (15) innbefatter en skiftregisteranordning for serielt å lagre hver databit som respons på nærværet av mentesignalet og for å skaffe en rekke databiter til datamaskinsystemet i parallell.

16. Apparat i henhold til krav 10, karakterisert ved at den tallagrende anordning (43, 91) innbefatter en skiftregisteranordning for sekvensielt å lagre en bit for hver av de genererte tall svarende til tidsperioden hvorunder hver databit ble detektert som respons på nærværet av klokkesignalet.

17. Apparat i henhold til krav 10, karakterisert ved at den første og andre frekvenskontrollsignalgenererende anordning (73) henholdsvis forkorter og forlenger varigheten av hver mottakersyklus ytterligere ved å generere en rekke første og andre frekvenskontrollsignaler.

18. Fremgangsmåte til å lese en rekke inngangsdatabiter overført serielt fra et ressursminne, karakterisert ved at fremgangsmåten omfatter følgende trinn: å detektere en inngangsdatabit idet hver av databitene detekteres under en tilsvarende mottakersyklus, å generere et tall som forandres med en nominell størrelse som respons på nærværet av -et klokkesignal for å identifisere hver av en rekke tidsperioder i mottaksrsykiusen, innbefattet tidlige og sene tidsperioder, å generere et mentesignal som respons på at det genererte tall .når en forhåndsbestemt størrelse under en av tidsperiodene under hver mottakersyklus, å lagre en rekke genererte tall, idet hvert generert tall lagres når hver av en rekke databiter detekteres for å identifisere tidsperioden hvorunder hver databit ble detektert, å generere et første fasekontroilsignal for å flytte start/- stopptidspunktet til hver mottakersyklus frem på tidspunkter når et lagret tall angir at en databit ble detektert under en tidlig tidsperiode av den tilsvarende mottakersyklus, å generere et annet fasekontroilsignal for å forsinke start/- stopptidspunktet for hver mottakersyklus på tidspunkter når et lagret tall angir at en databit ble detektert under en sen tidsperiode av den tilsvarende mottakersyklus, å forandre det genererte -tall med en størrelse større enn den nominelle størrelse som respons på nærværet av et klokkesignal på tidspunkter når det første fasekontroilsignal foreligger, for å flytte frem start/stopptidspunktet til hver mottaker- • syklus, å forandre det genererte tall med en størrelse mindre enn den nominelle størrelse som respons på nærvær av et klokkesignal på tidspunkter når det annet fasekontroilsignal foreligger, for å forsinke start/stopptidspunktet til hver mottakersyklus, å generere et første frekvenskontrollsignal for å forkorte varigheten av hver mottakersyklus på tidspunkter når de lagrede tall angir at en rekke databiter ble detektert under tidlige tidsperioder av de tilsvarende mottakersykiuser, å generere et annet frekvenskontrollsignal for å forlenge varigheten av hver mottakersyklus på tidspunkter når de lagrede tall angir at en rekke databiter ble detektert,under sene tidsperioder av de tilsvarende mottakersykiuser, å forandre de nominelle størrelser til en større størrelse som respons på nærvær av et første frekvenskontrollsignal for å forkorte varigheten av hver mottakersyklus, å forandre den nominelle størrelse til en mindre størrelse som respons på nærværet av det annet frekvenskontrollsignal for å forlenge varigheten av hver mottakersyklus, og å lagre den detekterte databit i en databuffer som respons på nærværet av mentesignalet.

19. Apparat til å lese en rekke inngangsdatabiter overført serielt fra et ressursminne, karakterisert ved at apparatet omfatter en anordning (71) for å detektere en inngangsdatabit, idet hver av inngangsdatabitene detekteres under en tilsvarende mottakersyklus , en anordning (25, 41, 43) for å generere et tall som forandres med en nominell størrelse som respons på nærværet av et klokkesignal for å identifisere hver av en rekke tidsperioder i mottakersyklusen, innbefattet tidlige og sene tidsperioder, en anordning (79) koblet til den tallgenererende anordning (25, 41, 43) for å generere et mentesignal som respons på at det genererte tall når en forhåndsbestemt verdi under en av tidsperiodene under hver mottakersyklus, I 0UUJ30 en anordning (43, 91) koblet til deteksjonsanordningen (71) og den tallgenererende anordning -for å lagre en rekke genererte tall, idet hvert generert tall lagres når hver av en rekke databiter detekteres for å identifisere tidsperioden hvorunder hver databit ble detektert, en anordning (75) koblet til den tallagrende anordning (43, 91) for å generere et første fasekontroilsignal for å flytte frem start/stopptidspunktet til hver mottakersyklus på tidspunkter når det lagrede tall angir at en databit ble detektert under en tidlig tidsperiode av den tilsvarende mottakersyklus, en anordning (75) koblet til den tallagrende anordning (43, 91) for å generere et annet fasekontroilsignal for å forsinke start-/stopptidspunktet for hver mottakersyklus på tidspunktet når det lagrede tallet angir at en databit ble detektert under en tidsperiode av den tilsvarende mottakersyklus, en anordning (41) koblet til den tallgenererende anordning og den første fasekontrollsignalgenererende anordning (75) for å forandre det genererte tall med en størrelse større enn den nominelle størrelse som respons på nærværet av et klokkesignal på tidspunkter når det første fasekontroilsignal foreligger, for å flytte frem start/stopptidspunktet for hver mottakersyklus , en anordning (41) koblet til den tallgenererende anordning og den annen fasekontrollsignalgenererende anordning (75) for å forandre det genererte tall med en størrelse mindre enn den nominelle størrelse som respons på nærværet av et klokkesignal på tidspunkter når det annet fasekontroilsignal foreligger, for å forsinke start/stopptidspunktet for hver mottakersyklus, en anordning (73) koblet til den tallagrende anordning (43, 91) for å generere et første frekvenskontrollsignal for å forkorte varigheten av hver mottakersyklus på tidspunkter når de lagrede tall angir at en rekke databiter ble detektert under tidlige tidsperioder av de tilsvarende mottakersykiuser, en anordning (73) koblet til den tallagrende anordning (43, 91) for å generere et annet frekvenskontrollsignal for å forlenge varigheten av hver mottakersyklus på tidspunkter når de lagrede tall angir at en rekke databiter ble detektert under sene tidsperioder av de tilsvarende mottakersykiuser, en anordning (25) koblet til den tallgenererende anordning og den første frekvenskontrollsignalgenererende anordning (73) for å forandre de nominelle størrelser til en større størrelse som respons på nærværet av det første f rekvenskontrullsiyn&l, for å forkorte varigheten av hver mottakersyklus, en anordning (25) koblet til den tallgenererende anordning og den annen frekvenskontrollsignalgenererende anordning (73) fora forandre den nominelle størrelse til en mindre størrelse som respons på nærværet av det annet frekvenskontrollsignal for å forlenge varigheten a.v hver mottakersyklus, og en databufferanordning (15) koblet til deteksjonsanordningen (71) og den mentesignalgenererende anordning (79) for å lagre den detekterte databit som respons på nærværet av mentesignalet.

20. Apparat i henhold til krav 19, karakterisert ved at den tallgenererende anordning (25, 41, 43) innbefatter en addereranordning (43) for å skaffe det genererte tall som en sum og for å addere et tall lik den nominelle størrelse til det genererte tall som respons på nærværet av et klokkesignal på tidspunkter når de første og andre fasekontrollsignaler ikke genereres.

21. Apparat i henhold til krav 19, karakterisert ved at den tallgenererende anordning (25, 41, 43) innbefatter en telleranordning (25) for å skaffe den nominelle størrelse for å øke den nominelle størrelse på tidspunkter når det første frekvenskontrollsignal genereres og for å minske den nominelle størrelse på tidspunkter når det annet frekvenskontrollsignal genereres.

22. Apparat i henhold til krav 19, karakter is e,rt ved at apparatet omfatter en plateport (11).

23. Apparat i henhold til krav 19, karakterisert ved at databufferanordningen (15) er koblet til et datamaskinsystem for å skaffe inngangsdatabiter til datamaskinsystemet.

24. Apparat i henhold til krav 23, karakterisert ved at databufferanordningen (15) innbefatter en skiftregisteranordning for serielt å lagre hver databit som respons på nærværet av et mentesignal og for å skaffe en rekke databiter til datamaskinsystemet i parallell.

25. Apparat i henhold til krav 19, karakterisert ved at den tallagrende anordning (43, 91) innbefatter en skiftregisteranordning for sekvensielt å lagre en bit for hver av de genererte tall tilsvarende tidsperioden hvorunder hver databit ble detektert som respons på nærværet av klokkesignalet.

25. Apparat i henhold til krav 19, karakterisert ved at den første og andre fasekontrollsignalgenererende anordning (75) henholdsvis flytter frem og forsinker start/stopptidspunktet til hver mottakersyklus ytterligere ved å generere en rekke første og andre fasekontrollsignaler, og at den første og andre frekvenskontrollsignalgenererende anordning (73) henholdsvis forkorter og forlenger varigheten av hver mottakersyklus ytterligere ved å generere en rekke første og andre frekvenskontrollsignaler.