NO174312B - Ettergivende buss-system - Google Patents
Ettergivende buss-system Download PDFInfo
- Publication number
- NO174312B NO174312B NO852495A NO852495A NO174312B NO 174312 B NO174312 B NO 174312B NO 852495 A NO852495 A NO 852495A NO 852495 A NO852495 A NO 852495A NO 174312 B NO174312 B NO 174312B
- Authority
- NO
- Norway
- Prior art keywords
- bus
- signal
- circuit
- unit
- integrity
- Prior art date
Links
- 230000004044 response Effects 0.000 claims description 55
- 238000012545 processing Methods 0.000 claims description 20
- 230000001143 conditioned effect Effects 0.000 claims description 2
- 238000012546 transfer Methods 0.000 description 11
- 238000010276 construction Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Detection And Correction Of Errors (AREA)
- Laying Of Electric Cables Or Lines Outside (AREA)
- Time-Division Multiplex Systems (AREA)
- Debugging And Monitoring (AREA)
- Small-Scale Networks (AREA)
Description
Oppfinnelsen vedrører databehandlingssystemer og nærmere bestemt feiltolererende databehandlingsbussystem som innbefatter et flertall av enheter som er koblet felles til en systembuss for å overføre fordringer mellom nevnte flertall av enheter under forskjellige bussoperasjonssykluser, der systemet har en fordrings-genererende krets som inngår i det minste i en første av nevnte enheter for tilførsel av fordringer til nevnte buss, idet hver fordring inneholder et antall av forskjellige deler, idet hver av nevnte deler inneholder minst en integritetsbit for å verifisere når en fordring gyldig mottas av en andre av nevnte enheter under en bussoperasjonssyklus, og en kontrolleringskrets som inngår i nevnte andre enhet for å verifisere at samtlige av nevnte forskjellige deler i en fordring som mottas av nevnte andre enhet er gyldige.
Det finnes mange fremgangsmåter og anordninger for å sammenkoble de forskjellige enhetstyrerene i et databehandlingssystem for å sende og motta fordringer over en felles buss. Overføringen av fordringer skjer enten over synkront eller asynkront genererte bussoverførings-operasjonssykluser. US-patentene 3.676.860 og 3.866.181 er illustrerende for slike systemer.
I visse systemer har det vært praksis å inkludere integritetsbiter i datadelen av en fordring. Disse biter anvendes til å bekrefte viktigheten av data som følger godtagelse av fordringer hos en mottaksenhet.
US-patentene 3.993.981 og 4.371.928 er illustrative for et asynkront buss-system. Disse systemer har enheter som er koplet i et prioritetsnett som er fordelt langs systembussen. Hver enhet har svaranordning for å svare på en fordring for en overføring av informasjon fra en annen enhet som gir inntil 3 ulike typer av signalsvar. Videre har hver enhet, bortsett fra lager, komparatorkretser for å sikre integriteten av informasjonen som overføres over bussen. Fordringsenheten eller hovedenheten sammenligner den fordrende enhetens kanaldel i hver fordring som sendes av en slik enhet til en slaveenhet under tidligere buss-syklus med den fordrende enhetens adressekanal mottatt tilbake fra slaveenheten under en påfølgende operasjonssyklus.
Denne løsning tilveiebringer kun en påfølgende kontroll til å sikre at informasjon ble overført til enheten som ga opprinnelse til fordringen. Den bekrefter kun indirekte at en fordring ble mottatt av den riktige enheten. Videre forestiller løsningen et operasjosmiljø i hvilket enhetene som er knyttet til systembussen ikke er tilegnet lignende kanalnummeradresser og normalt blir kun en enkelt lagerfordring behandlet ved et hvilket som helst bestemt tidsinter-vall. Imidlertid, med innføringen av mer virkningsfulle teknikker ved bruk av lager, som medfører samtidig behandling av fordringer, og en økning i antallet enheter (for eksempel lagerstyrere, I/O styrere og sentrale behandlingsenheter) som kan knyttes til systembussen, har sjansen for udetekterte feil økt vesentlig.
Systemene som er omhandlet i US-patentene 3.993.981 og 4.371.928 har tilveiebragt noe ytterligere integritet ved adresseringen av en lagerstyrer og dens forskjellige lagerkort (dvs. moduler). Når lagerstyreren detekterer mottakelse av sin adresse med riktig paritet og indikering om at modulkortet som er blitt adressert er blitt installert i systemet, genererer styreren et av tre bestemte svar. Hvis en hvilken som helst av disse betingelser ikke tilfredsstil-les, svarer ikke styreren. Etter en viss tidsperiode vil dette frembringe at en tidsbegrensningstilstand opptrer i systemet, hvilket bevirker sentralbehandlingsenheten til å detektere et avbrudd eller felle. Påny sikres integriteten for systemet kun til punktet for riktig adressering av lagerstyreren og hindring av godtagelsen av en lagerfordring. Dette holder muligheten fortsatt åpen for å få gode lagerdata ødelagt eller feilaktige data skrevet inn i lageret. Dessuten vil systemets operasjon, ved tidspunktet for den sentrale "behandlingsenhetens oppdagelse av feilen, ha kommet til et punkt hvor den reelle kilden for problemet ikke kan bestemmes nøyaktig. Således må det brukes betydelig systembehandlingstid for behandling av slike feiltilstander i det opererende systems programvarenivå uten noen realistisk mulighet for å lykkes. Grunnen til dette er at feil som bevirkes av systembussen og tilhørende kretser er blitt observert for å manifestere seg som intermittente tilstander i stedet for som faktiske feil. Dette betyr at visse operasjonsbetingelser skaper mange ganger metastabile, oscillasjonsmessige eller delvise feiloperasjonsmodi innenfor de forskjellige bistabile anordninger som danner en del av systembussens prioritetsnett og styrerkretser. En del eller komponent i sviktprosessen vil operere upålitelig og således introdusere intermittente feil. Dessuten kan enestående tilstander oppstå slik som at flere enheter samtidig fordrer systembussadgang, hvilket bevirker nok en type av inter-mittent feiltilstand.
Av ytterligere kjent teknikk nevnes US-Å-4271507 som vedrører et lokalnettgrensesnitt som er realisert for å gi et bredt utvalg av brukeranordninger over et delt medium. Grensesnit-tet sammenstiller informasjonspakker for transmisjon fra brukeren og demonterer pakkene av mottatt informasjon. Videre kan nevnes Electronic Design News, nr. 4, 1984 som omhandler paritetslinjer og "adresse/datalinjer".
Således er der et bestemt behov for en tolererende bussløs-ning. Dette er i motsetning til å forsøke å øke systembussens pålitelighet ved innføringen av redundante kretser eller spesielt maskinvarekontrolleringsutstyr.
Følgelig er det et primært formål ved den foreliggende oppfinnelse å tilveiebringe et system som er tolerant overfor feil som opptrer under bussoverføringer.
Det er et ytterligere formål med den foreliggende oppfinnelse å tilveiebringe et system som hindrer skade på integriteten av et systems data og drift.
Databehandlingsbussystemet kjennetegnes, ifølge oppfinnelsen, ved at en svarkrets inngår i nevnte andre enhet og er koblet til nevnte kontrolleringskrets og til nevnte buss, hvorved nevnte svarkrets kondisjoneres når mindre enn samtlige av nevnte deler i en mottatt fordring er gyldige fra å generere et svarsignal ved hjelp av nevnte andre enhet til nevnte buss, at en tidsutkoblingskrets er koblet til nevnte buss for å registrere nevnte svarsignal og er virksom til å generere et styresignal når nevnte tidsutkoblingskrets ikke klarer å registrere nevnte svarsignal innenfor en forutbestemt tid etter at nevnte første enhet tilfører en fordring til bussen, og at en gjenforsøkskrets er tilveiebragt i nevnte første enhet som reagerer på opptredenen av nevnte styresignal til å styre nevnte fordringsgenererende krets for igjen å tilføre nevnte fordring til bussen.
Ifølge en utførelsesform av systemet innbefatter bussen en ledning for å føre et signal som betegner hvorvidt den fordringsgenererende kretsen som tilfører en fordring til nevnte buss er en første type der samtlige deler i nevnte fordring ikke inneholder integritetsbiter eller en andre type der samtlige av nevnte deler inneholder minst en integritetsbit. Dessuten er nevnte kontrolleringskrets koblet til nevnte ledning og kan selektivt reagere på signalet som føres av nevnte ledning for å verifisere gyldigheten av samtlige eller mindre enn samtlige av nevnte fordringsdeler.
Videre er det mulig å la nevnte første enhet omfatte indikatormiddel som er koblet til nevnte gjenforsøkskrets, idet indikatormidlet er virksomt som reaksjon på nevnte styresignal til å generere et første feilsignal som betegner opptredenen av en første gjenforsøksoperasjon ved hjelp av den første enheten. Den første enhet kan dessuten innbefatte feilmlddel som er koblet til nevnte gjenforsøkskrets, idet nevnte feilmiddel er operativt som reaksjon på en andre opptreden av nevnte styresignal til å generere et andre feilsignal som betegner at nevnte første gjenforsøksoperasjon ikke var vellykket og at nevnte fordring må aborteres.
Dessuten kan det være fordelaktig å la systembussen innbefatte et flertall av seksjoner, hver anordnet for å motta minst en forutbestemt del som innbefatter minst en av nevnte integritetsbiter i hver nevnte fordring. Det nevnte flertall av seksjoner kan innbefatte en multibit-adressebusseksjon, en multibit databusseksjon og en multibit kommandobusseksjon for å motta en adresse, data og kommondobiter som innbefatter nevnte integritetsbiter i hver fordring.
I den foreliggende oppfinnelse vil mangelen på svargenerer-ingen bevirke en negativ erkjennelse ved hjelp av en tidsbegrensningsanordning som er koblet til buss-systemet. Dette hindrer skade på systemets integritet og tillater fordringsenheten med gjenforsøksanordning å forsøke fordringen påny under en påfølgende bussoverføringssyklus. Ved likeledes ikke å la mottaksenheten svare, reduseres inter-ferens, og tildelingen av buss-sykluser tillates kun for de enheter som mottar gyldige fordringer. Således anvender den foreliggende oppfinnelse det faktum at feiltilstander bevirket av buss-systemet essensielt er intermittente. Således vil et enkelt gjenforøk av fordringen korrigere feiltilstanden, så fremt den ikke skyldes en feil.
Den foreliggende oppfinnelse kan anvendes i et databehandlingssystem som innbefatter enheter av eldre konstruksjon. Disse enheter innbefatter ikke apparaturen ifølge den foreliggende oppfinnelse og er ikke i stand til å utføre en kontrolloperasjon på samtlige deler av en fordring. Når en slik enhet av eldre konstruksjon imidlertid overfører en fordring til en enhet som innbefatter apparaturen, ifølge foreliggende oppfinnelse, genererer enheten et svar som er det samme som enheten av den eldre konstruksjonen ville ha mottatt hvis den opererte i det gamle systemet. I tillegg kan ytterligere integritetsbiter som genereres av mottaksenheten overføres til andre deler av enheten og anvendes for ytterligere kontroll som etterfølger godtagelse av fordringen .
Følgelig kan de oppdagelser som er knyttet til oppfinnelsen anvendes i et utvalg av systemer som inneholder blandinger av gamle og nye enheter. Dessuten krever innføringen av apparaturen, ifølge foreliggende oppfinnelse, ikke noen endringer hva angår operasjon og kretsoppbygning i slike gamle enheter.
De nye trekk ved oppfinnelsen, både hva angår dens organiser-ing og operasjonsmåte, sammen med ytterligere formål og fordeler, vil bedre forståes av den etterfølgende beskrivelse vurdert i forbindelse med de vedlagte tegninger. Det skal imidlertid uttrykkelig forståes at hver av tegningene kun er gitt for å illustrere og beskrive og er ikke beregnet som en definisjon av grensene for den foreliggende beskrivelse. Fig. 1 er et blokkskjema over et system som innbefatter apparatur ifølge den foreliggende oppfinnelse. Fig. 2 viser i nærmere detalj det sentrale delsystemet i fig. 1. Fig. 3a t.o.m 3c viser i nærmere detalj det sentrale delsystemets grensesnittområde i fig. 2. Fig. 4 er et flytskjema som anvendes for å forklare operasjonen av anordningen ifølge foreliggende oppfinnelse. Fig. 5a t.o.m. 5f viser formatene av fordringene og svarene som frembringes ved systemet i fig. 1, ifølge den foreliggende oppfinnelses lære. Fig. 1 viser et databehandlingssystem 10 som innbefatter et flertall delsystemer 14 t.o.m. 18 av gammel og ny konstruksjon som kobles felles til en systembuss 12. De viste delsystemer innbefatter et sentralt delsystem 14, et lagerdelsystem 16 og et periferisk delsystem 18. Hvert delsystem innbefatter et grensesnittområde som setter enheten eller enhetene i tilknytning til dette i stand til å sende eller motta anmodninger i form av kommandoer, avbrytelser, data eller svar/status til en annen enhet på systembussen 12 på en asynkron måte.
Det antas at kun del systemene 14 og 16 er nye hva angår konstruksjon og inkorporerer apparaturen ifølge foreliggende oppfinnelse i deres respektive grensesnittområder 14-1 og 16-1. Det periferiske delsystemet 18 antas å være konstruert for inkludering i et tidligere system, slik som det system som er omhandlet i TJS-patent nr. 3.995.258 med tittel "Data Processing System Håving a Data Integrity Technique", oppfunnet av George J. Barlow. Således innbefatter dets grensesnittområde 18-1 ikke apparaturen ifølge foreliggende oppfinnelse, men er koblet til systembussen 12 og opererer som i det tidligere system, slik som forklart her. Grensesnittområdet 18-1 innbefatter bussgrensesnittlogikk-kretser omhandlet i fig. 9 i US-patent 3.995.258.
Som en illustrasjon er kun tre delsystemer vist i fig. 1. Imidlertid innbefatter databehandlingssystemet 10 normalt ytterligere delsystemer av både nye og gamle konstruksjoner for å tilkoble en helt komplement av periferiske anordninger, andre behandlingsenheter og kommunikasjonsanordninger til systembuss 12. I tillegg til disse delsystemer innbefatter systemet 10 tidsanordninger som har form av tidsbegrensende logiske kretser som angitt ved blokken 20. Som vist, kobler disse kretser til systembussen 12 og virker til å generere et signal etter en forutbestemt tidsperiode, slik som 5 mikrosekunder, hvilket i sin tur frembringer et negativt erkjennelsessvarsignal på systembussen 12, slik som forklart her.
Som nevnt ovenfor, innbefatter hvert av grensesnittområdene 14-1 og 16-1 løsningen ifølge foreliggende oppfinnelse. Bortsett fra som angitt her, kan begge disse grensesnittområder ansees å være ekvivalente hva angår konstruksjonen. Derfor er kun grensesnittområdet 14-1 beskrevet i detalj her med henvisning til fig. 2.
Av fig. 2 fremgår at grensesnittområdet 14-1 innbefatter integritetskontrollkretser som angitt med blokken 14-10, svarkretser, som angitt med blokken 14-12, og portregisteret og bussgjenforsøkskretser som angitt med blokken 14-14. Som vist, kobler kretsene i blokken 14-10 seg til systemets buss 12 og mottar som innmatninger samtlige signaler som tilføres de forskjellige deler av systembussen 12. Disse innbefatter en buss, ny paritetslinje, en 36-bit bred datadel, en 27-bit bred adressedel og en 9-bit bred kommandodel. Kretsene i blokken 14-10 genererer et buss OK-paritetssignal som indikerer hvorvidt deler av en fordring som tilføres bussen 12 er gyldige eller ikke. I tillegg, i tilfellet av fordringer mottatt fra eldre delsystemer (for eksempel delsystemet 18), tilveiebringer blokken 14-10 et b.uss-adresseparitetssignal for fordeling innenfor sentralbehand-lingsenhetens (CPU) område 14-2, som forklart her. Busspar-tiets OK-signalet tilføres som en innmatning til svarkretsene i blokken 14-12. Disse kretser virker til å generere på bussen 12 flere typer av svar. Et er et erkjennelses (ACK) svar som indikerer at en gyldig fordring ble mottatt. Et annet er et negativt erkjennelses (NAK) svar som indikerer at fordringen ikke kunne behandles på det tidspunktet. En tredje svartype er intet svar som frembringer en tidsbegrensningstilstand og bevirker et gjenforsøk av fordringen som forklart her.
I tillegg mottar svarakretsene i blokken 14-12 signaler fra bussen 12 som indikerer typen av buss-syklus som utføres og signaler fra avbrudd-svarkretser (ikke vist) som angir hvorvidt avbruddnivået hos fordreren er tilstrekkelig til å kunne godtas eller ikke, som her forklart.
Portregisteret og bussgjenforsøkskretsene i blokken 14-14 er koblet til systembussen 12. Blokken 14-14 lagrer adressse, data og kommandodeler i hver fordring mottatt fra CPU-området 14-2 for påfølgende overføring til systembussen 12. I tillegg innbefatter blokken 14-14 kretser for å gjenforsøke en fordring på systembussen 12 når fordringen ikke bekreftes av den mottakende enheten, som her forklart.
Fig. 3a viser i nærmere detalj integritetskontrollkretsene i blokken 14-10. Som vist, innbefatter disse kretsene tre grupper av paritetskontroll- og generatorkretser konstruert av konvensjonelle integrerte kretser, slik som 74AS280 fremstilt av Texas Instruments Corporation. Den første gruppen av 74AS280 integrerte kretser 14-100 t.o.m. 14-103 genererer dataparitetskontrollsignaler DP000K000 t.o.m. DP240K000 på deres partalls (E) utgangsterminaler for de 32 databitsignalene BSDT100010 t.o.m. BSDT31010 og fire partitetsintegritets-databitsignaler BSDP00010 t.o.m. BSDP24010.
Den neste gruppen av 74AS280 integrerte kretser 14-104 genererer adresseparitets-kontrollsignaler AP000K000 t.o.m. AP160K000 på deres partalls utgangsterminaler for de 24 adressebitsignalene BSAD00010 t.o.m. BSAD23010 og tre paritetsintegritetsadressebitsignaler BSAP00010 t.o.m. BSAP16060. En siste 74AS280 integrert krets 14-107 genererer kommando-paritetskontrollsignal C0MP0K00 på sin partalls utgangsterminal for de 8 kommandobitsignalene BSMREFOO t.o.m. BSYEL0010 og paritetsintegritets-kommandobitsignal BSCP00010.
Hvert av dataparitets-kontrollsignalene DP000K000 t.o.m. DP240K000 kombineres med et buss ny-paritets signal BSNEWP010 og et buss dobbelbredt signal BSDBWD010 i tilfellet av siste to kontrollsignaler innenfor NOG/OG (dvs. positiv logikk) eller OG/NELLEE (dvs. negativ logikk) portkretser 14-110 konstruert av konvensjonelle integrerte kretser slik som 74S64 fremstilt av Texas Instruments Corporation. Likeledes kombineres hvert av adresseparitets-kontrollsignalene AP000K000 t.o.m. AP160K000 innenfor et buss ny-paritets signal BSNEWP010 innenfor NOG/OG-portkretsene 14-110. Til sist kombineres kommandoparitets-kontrollsignalet COMPOK000 med nytt bussparitetssignal BSNEWP010 innenfor NOG/OG-portkretsene 14-110.
Når et hvilket som helst av paritetskontrollsignalene på partalls utgangsterminalene er en binær EN, signalerer dette en feil i delen av fordringen som mottas fra systembussen 12. Resultatet er at en av NOG/OG-kretsene i kretsene 14-110 som mottar den binære EN tilfører en binær NULL som en innmatning til OG-portdelen av kretsene 14-110 som tvinger bussparitets OK-signalef BSPAOK010 til en binær NULL.
Fordi delsystemene i fig. 1 innbefatter både nye og gamle delsystemer, anvendes buss ny-paritets signalet BSNEWP010 til å skille mellom disse to typer av delsystemer. Som nevnt ovenfor, tilveiebringer kun de nye delsystemene full integritetskontroll av fordringer før godtagelse. Følgelig virker hvert slik delsystem til å tvinge signal BSNEWP010 til en binær EN. I tilfellet av et eldre delsystem, er buss ny-paritets linjen fraværende. Derfor forblir signalet BSNEWP010 en binær NULL. Dette sperrer effektivt kontroll-kretsene ved å bevirke kretsene 14-110 til automatisk å tvinge bussparitet OK-signalet BSPAOK010 til en binær EN. Tilstanden for buss dobbelt-bred linjen anvendes til å signalere hvorvidt fordringen innbefatter en overføring av samtlige 32 databiter eller ikke ved hjelp av et delsystem som har en dobbelt-bred datavei. Dvs., når signalet BSDBWD010 er en binær EN som indikerer en 32-bit dobbelt-bred dataoverføring, settes kretsene 14-110 i stand til å bekrefte integriteten av samtlige 32 biter. Når signalet BSDBWD010 er en binær NULL som indikerer en overføring av 16 databiter, blir kretsene 14-110 effektivt blokkert fra å utføre en kontroll av databiter 16-31 (dvs. bevirker deres NOG-kretser til å tilføre binære EN-inngangssignaler til OG-delen av kretsene 14-110).
I tillegg innbefatter integritetskontrollkretsene i blokken 14-10 seriekoblede NELLER-port 4-112 og ELLER-port 14-114. NELLER-porten 14-112 kombinerer buss ny-paritets signal BSNEWP010 og adressekontroll-paritetssignalet AP160K010 fra oddetalls-utgangsterminalen hos paritetskontroll/generator-kretsen 14-106. Denne løsning anerkjenner at eldre delsystemer ikke vil sende nye adresseintegritetssignaler på systembussen 12. Således vil integritetssignalet BSAP16010 som mottas av integritetskontrollkretsene 14-10 være en binær NULL. Ettersom den binære NULL-tilstanden for signalet BSAP16010 som mottas fra systembussen 12 er garantert, vil en ELLER-behandling av dette signal med signalet NEWP16010 fra NELLER-porten 14-112 gi god paritet i form av signal BSAP16110 til de interne adresseveier i det sentrale delsystemet 14-2.
I dette tilfellet fungerer paritetskretsen 14-106 som en paritetsgenerator for tilveiebringelse av oddetalls-paritet for adressebitsignaler BSAD16010-23010. Her er buss ny-paritets signalet BSNEWP010 et binært NULL som bevirker signalet BSAP16110 til å innta tilstanden for paritetssignalet AP160K010. Når buss ny-paritets signalet BSNEWP010 indikerer en fordring fra et nytt delsystem, inntar signalet BSAP16110 tilstanden for adresseintegritetssignalet BSAP16010 fra systembussen 12. Ved å tidsdele kretsen 14-106 på denne måte, overføres gode paritetssignaler til delsystemadresse-banene i tilfellet av både nye og eldre delsystemsfordringer.
Selv om det ikke er vist, kan det antas at hvert av nevnte oddetalls-paritetssignaler AP080K010 og COMPOK010 kombineres med signal BSNEWP010 på den samme måte som beskrevet ovenfor.
I tillegg tilføres bussparitet OK-signalet BSPAOK010 som en innmatning til de andre halvbuss-syklussvarkretsene, ikke vist, i grensesnittområdet 14-1. Det er kun når signal BSAOK010 er binær EN, at en andre, halvbuss, syklussvar vippe tillates å innstilles til en binær EN-tilstand som tillater et svar som her forklart.
Kun de nye delsystemer i fig. 1 innbefatter kretser tilsvar-
ende de i blokk 14-12. Som vist i fig. 3b, innbefatter kretsene i blokk 14-12 kanaldekoderkretser 14-120, en NOG-
port 14-122, et flertall OG-porter 14-124 t.o.m. 14-128, et 9-bitregister 14-130, en utgangs-EKSKLUSIV-ELLER-portkrets 14-132 og ELLER-port 14-134 koblet som vist. Portene og registeret er konvensjonelle hva angår konstruksjonen. Eksempelvis kan register 14-130 konstrueres fra en 74AS823 integrert krets fremstilt av Texas Instruments Corporation.
Kretsene i blokk 14-120 opererer til å detektere når det entydige kanalnummeret som er tilegnet det sentrale delsys-
temet 14-2 tilføres systembussen 12. Disse kretser innbefat-
ter sammenligningskretser som sammenligner det mottatte kanalnummeret med et internt lagrede kanalnummer og tvinger CP-kanalsignalet CPCHAN010 til en binær EN ved detektering av
en identisk sammenligning mellom disse. NOG-porten 14-122 kombinerer signal CPCHAN010 og bussparitetssignalet BSPAOK010
ttil å frembringe kanal OK-signalet CEANOK000. Den tvinger signal CHANOK000 til en binær NULL når integritetskontrollkretsene 14-10 har bekreftet at samtlige deler i fordringen som er mottatt av det sentrale delsystemet 14 er gyldige. Dette i sin tur åpner register 14-130 til å lagre tilstandene
for signalene PRCHBA010, PRINTA010 og PRINTN010 som svar på bussdatasyklus nå-forsinket signalet BSDCND010. Dette signal definerer intervallet for tiden under hvilken det adresserte delsystemet (slave) vil ha vært i stand til å detektere sin kanaladresse. For ytterligere omtale, kan det henvises til US-patent 3.995.258. Signalene PRSHBA010 t.o.m. PRINTN010 identifiserer typen av buss-syklus som utføres og anvendes til å generere enten et erkjennelses- eller negativt erkjennelsessvarsignal. I nærmere detalj kombineres 0G-porten andre halvbuss-syklussignal BSSHBC010 og prosessor andre halve leste historiesignal PRSHRH010 for å frembringe andre halve buss-syklus erkjennelsessignal PRSHBA010.
Den andre halve buss-syklusen er intervallet hvilket tidligere fordrede informasjon overføres til det fordrende delsystemet. Den er den andre syklusen i en tosyklusopera-sjon, slik som en leseoperasjon.
Signal PSSHBC010 mottas fra systembussen 12 når delsystemet (for eksempel lagerdelsystemet 16 overfører data som tidligere anmodet av det sentrale delsystemet 14). Signalet PRSHRH010 er normalt en binær EN og sikrer at det sentrale delsystemet 14 erkjenner andre halve buss-sykluser av kun de fordringer som det iverksetter.
OG-porter 14-126 og 14-128 kombinerer CPU-avbruddsignalet CPINTR010 og komplementære prosessornivåsignaler PRLVLS010 og PRLVLS000 til å frembringe I/O avbryt erkjennelse og negativ-erkjennelses signaler PRINTA010 og PRINTN010. CPU-avbruddsignalet CPINTR0910 og prosessornivåsignalet PRLVLS010, når begge er binære ENERE, indikerer at det avbrytende delsystemet har en høyere prioritet enn det eksisterende opera-sjonsnivå (dvs. nivånummerverdien er mindre), bevirker 0G-porten 14-126 til å tvinge erkjennelsessignalet PRINTA010 til en binær EN. På det tidspunktet er det komplementære prosessornivåsignalet PRLVLS000 en binær NULL. Når prosessornivåsignalet PRLVLS000 imidlertid er en binær EN som indikerer at det avbrytende delsystemet har en lavere prioritet enn det eksisterende operasjonsnivået, tvinger 0G-porten 14-128 det negative erkjennelsessignalet PRINTN010 til en binær EN.
Erkjennelsessignalene PRSHBA110 og PRINTA110 kombineres med EKSKLUSIV-ELLER-porten 14-132 for kontrollformål slik at mitt (my) erkjennelsessignal MYACKR010 genereres når kun ett av erkjennelsessignalene er en binær EN. Det negative erkjennelsessignalet PRINTN110 når dette er en binær, bevirker ELLER-porten 14-134 til å tvinge mitt negative erkjennelsessignal MYNAKR010 til en binær EN. Som det vil sees av fig. 3b, tilføres signalene MYACKR010 og MYNAKR010 til systembussen 12 via konvensjonelle drivkretser som ikke er vist.
Som omtalt ovenfor, innbefatter lagerdel systemets grensesnittområde 16-1 tilsvarende konstruerte svarkretser med ett unntak. Lagersvarkretsene innbefatter kretser for generering av et vent svar. Dette krever en annen OG-port som mottar de samme signaler som OG-porten 14-124. Et av de to komplementære signalene som indikerer opptatt statusen i lageret, tilføres imidlertid en passende av disse OG-porter.
Fig. 3c viser i nærmere detalj portregistrene og gjenforsøks-kretsene i blokk 14-14 i fig. 2. Som vist, innbefatter blokken 14-14 et flertall registre 14-140, 14-142 og 14-144 som lagrer data-, adresse-, kommando- og integritetsbiter i en fordring som genereres av sentralbehandlingsenhetområdet 14-2. Innholdet i disse registre tilføres via en system-fordringsenhet 14-146 og drivkretser (ikke vist) til data-, adresse- og kommandodelene i systembussen 12.
Mitt nye paritetssignal MYNEWP010 tvinges dessuten til en binær EN som i sin tur bevirker buss ny paritetslinje til å bli tvunget til en binær EN. Samtlige signaler i fordringen styres til systembussen 12 med mitt datasyklus nå-signal MYDCNN010. På det tidspunktet opererer systemfordringsen-heten 14-146 til å tvinge mitt fordringssignal MYREQT010 til en binær EN som signalerer et mottakende delsystem for fordringen. Signal MYREQT010 genereres ifølge den etter-følgende Bool'ske ligning:
MYREQT010 = BUSREQ010 + (MYDCNN010 NAKFLP000 BSNAKROIO)
Den andre halvparten av ligningen vedrører generering av mitt fordringssignal MYREQT010 for å gjenforsøke en fordring som ikke ble godtatt av et mottakende delsystem som er forklart. I tillegg til enheten 14-146, innbefatter gjenforsøkskretsene dessuten en vippe 14-148 av D-typen. Vippen 14-148 holdes i en binær NULL-tilstand når CPTJ-området 14-2 ikke avgir en bussfordring (dvs. signal BUSREQ010 er en binær NULL). Vippen 14-148 tillates å omveksle til en binær EN-tilstand når signal BUSREQ010 omveksles fra en binær NULL til en binær EN ifølge den etterfølgende ligning:
SET = MYDCNN010 BSNAKROIO
Således lagrer den det faktum at en negativ erkjennelse ble mottatt fra systembuss 12.
Som svar på at signal NAKFLP tvinges til en binær EN, tvinger systembuss-fordringsenheten 14-146 et system gult signal SYSYEL010 til en binær EN (dvs. SYSYEL010 = NAKFL0010 TIMOUT010). Dessuten tvinger enheten 14-146 et systemfeil-signal SYSERR010 til en binær EN ifølge den Bool'ske ligning: SYSERR010 = MYDCNN010 NAKFLP010 BSNAKROIO TIMOUT010.
Begge disse signaler bringes til CPU-området 14-2 for handling som her forklart.
Signalet TIMOUT010 genereres av tidsbegrensningskretser som er konvensjonelle hva angår konstruksjon og som inngår i blokken 14-146. Disse kretser tvinger signal TIMOUT010 til en binær EN når de detekterer at signal MYDCNN010 er forblitt på en binær EN over en forutbestemt tidsperiode som tilsvarer 3 mikrosekunder.
Med henvisning til flytskjemaene i fig. 4a og 4b, vil operasjonen av grensesnittområdet 14-1 nå bli beskrevet relativt behandlingen av fordringer i fig. 5. Det antas at det sentrale delsystemet 14 ønsker å skrive eller lese data fra lagerdelsystemet 16. I et slikt tilfelle opererer delsystemet 14 til å generere en lagerfordring som har formatet i fig. 5a eller 5b. Dvs. delsystemet 14-2 laster data, adresse, kommando og integritetsbiter inn i registrene 14-140 t.o.m. 14-144. I tillegg tvinger systembussfordringsenheten 14-146 signal MYNEWP010 til en binær EN. Den tvinger bussfordringssignalet BUSREQ010 til en binær EN. Dette fører til at mitt fordringssignal MYREQT010 tvinges til en binær EN og slettingen i vippen 14-148 til en binær NULL.
Signal MYREQT010 tvinger en bussfordringslinje BSREQT til en binær EN som signalerer at delsystemet 14 fordrer en buss-syklus. For en lagerfordring settes kommandobiter som følger: BSMREFOlO-1, BSWRIT010=0 = (les) eller 1 = (skriv); BSLOCK010=0; BSSHBC010=0; BSDBWD010-1; BSBYTE010=0, BSDBPL010=0, og BSYEL0010=0.
Når delsystemet er blitt bevilget en buss-syklus som svar på signal BUSREQ010, tvinges MYDCNN010 til en binær EN av prioritets-nettverkkretser som inngår i enheten 14-146. Disse kretser er konvensjonelle hva angår konstruksjonen og kan ha form av kretsene som er omhandlet i US-patent 3.995.258. På det tidspunktet tilføres lagerfordringen sammen med nytt bussparitetssignalet MYNEWP010 til systembussen 12.
Som det fremgår av fig. 4b, opererer lagerdelsystemområdet 16-1 til å avføle fordringen fra systembussen 12. Dette gjøres ved hjelp av kanaldekoderkretser tilsvarende de i blokken 14-120 som detekterer lagerdelsystemets kanaladresse og detekterer at buss-lagerreferanse-kommandobit BSMREF er en binær EN. Deretter bestemmer lagerdelsystemet tilstanden av buss ny paritetslinje som etablerer hvorvidt samtlige av de nye integritetskontroller vil bli utført eller ikke. Ettersom signalet BSNEWP010 er en binær EN, opererer kretser som identiske med de i fig. 3a til å utføre en integritetskontroll på hver del av lagerfordringen. Når en hvilken som helst del av fordringen ikke kan bekreftes som gyldig, opererer integritetskontrollkretsene til å tvinge bussparitets ELLER-signalet til en binær NULL.
Som det vil fremgå av fig. 4b, bevirker dette lagerdelsystemet 16 til å blokkere genereringen av et svar. Dvs. at kretser tilsvarende de i fig. 3c tvinger kanal OK-signal CHAN0K000 til en binær EN som blokkerer genereringen av noe svar.
Tidsbegrensningskretsene i blokk 20 starter nå et tidsbestem-melsesintervall som svar på genereringen av mitt datasyklus nåsignal MYDCNN010 ved hjelp av systemsvarenheten 14-146 i fig. 3c. Pga. at lagerdelsystemet 16 ikke klarer å generere noe svar (erkjennelse, vent eller negativ erkjennelse), genererer kretsene i blokk 20 ved slutten av et 5 mikro-sekunders intervall et negativt erkjennelsessignal. Dette resulterer i at signal BSNAKROIO tvinges til en binær EN som i sin tur omveksler vippen 14-148 i fig. 3c til en binær EN.
Som det vil fremgå av fig. 4a, bestemmer det sentrale delsystemet 14 ved detektering av ikke å ha mottatt et svar og at en busstidsbegrensning har opptrådt, hvorvidt dette er en første gang at fordringen skal forsøkes påny eller ikke. Dette defineres ved tilstanden for vippen 14-148. Dvs. at når vippen 14-148 er i en binær NULL-tilstand, bevirker mottakelsen av negativt erkjennelsessignal BSNAKROIO for slutten av buss-syklusen mitt fordringssignal MYREQT010 til å bli omvekslet påny til en binær EN. På det tidspunktet er mitt datasyklus nå-signal MYDCNN010 fortsatt en binær EN.
Når det sentrale delsystemet 14 påny bevilges adgang til systembussen 12, omveksles mitt datasyklus nå-signal MYDCNN010 påny til en binær EN. Dette tilførte påny fordringsinnholdet i registrene 14-140 t.o.m. 14-144 sammen med ny paritets linjesignalet MYNEWP010 til systembussen 12. Påny utføres operasjonen i fig. 4a og 4b ved hjelp av delsystemene 14 og 15.
Det skal bemerkes at negativt erkjennelsessignal BSNAKROIO bevirker vippen 14-148 til å omveksle til en binær EN (dvs. set = MYDCNN010 BSNAKROIO). Dette i sin tur tvinger feilsignal SYSYEL010 til en binær EN når internt generert tidsbegrensningssignal TIMOUT010 er en binær EN. Dette signalerer til sentralenhetens område 14-2 opptreden av bussfeilen og resulterer i første gjenforsøkoperasjon.
Som det vil fremgå av fig. 4a, i det tilfellet at gjenforsøk-operasjonen ikke er vellykket, opererer tidsbegrensningskret-sen i blokk 20 til å generere et andre negativt erkjennelsessignal. Dette bevirker systembussfordringsenheten 14-146 til å tvinge systemfeilsignalet SYSERR010 til en binær EN. Ettersom dette er det andre gjenforsøket, opererer delsystemet 14 til å abortere fordringen og rapportere den ikke vellykkede gjenforsøkfeiltilstand. Ettersom tilstanden som frembragte feilen ikke kunne bøtes på ved gjenforsøket av fordringen én gang, betraktes dette av systemet som en massiv feil.
Som det vil fremgå av fig. 4b, når den gjenforsøkte fordring fullstendig bekreftes av lagerdelsystemet 16, opererer så lagerdelsystemets integritetskontrollkretser til å tvinge bussparitet OK-signal BSPAK010 til en binær EN-tilstand. Dette i sin tur tillater lagerdelsystemets svarkretser å generere et erkjennelsessvarsignal som angitt i fig. 4b. Kun etter slik bekreftelse tillates lagerdelsystemet 16 å godta og behandle fordringen. Dvs. positivt erkjennelsessignal MYACKR010 setter fordringen fra systembussen 12 i stand til å bli lastet inn i køregisteret i lagerdelsystemet. For ytterligere informasjon vedrørende hvorledes dette skjer, kan det henvises til US-patent 4.451.880 med tittel "Memory Controller with Interleaved Queuing Apparatus". Således er muligheten for å skade lagerinformasjon eller iverksettelsen av en ugyldig operasjon blitt eliminert.
Som det vil fremgå av fig. 5a, krever en lagerskrivefordring kun en bussoperasjonssyklus. Imidlertid krever en lager-lesefordring to bussoperasjonssykluser. Den første buss-syklusen utføres på den samme måten for både lagerlese- og lagerskrivefordringene. Under den påfølgende andre buss-syklus, overfører lagerdelsystemet 16 de fordrede data til det sentrale delsystemet 14. Her utfører lagerdelsystemet 16 sekvensen av operasjoner i fig. 4a. Som det vil fremgå av fig. 5c, tilfører delsystemet 16 kanalnummeret for det sentrale delsystemet 14, en konstant verdi K og tilhørende integritetsbiter til adressedelen for systembussen 12. Data og integritetsbiter tilføres datadelen i systembussen 12, mens kommando- og integritetsbiter tilføres kommandodelen i systembussen 12. Videre tvinger systemsvarenheten i lagerdelsystemet 16 nytt paritetslinjesignal (for eksempel NYNEWP010 til en binær EN.
Det sentrale delsystemet 14, som mottaksenheten (slave) utfører nå sekvensen av operasjoner i fig. 4b. I korte trekk utfører integritetskretsene i blokk 14-10 en kontroll av hver del av informasjonen som mottas fra systembussen 12. Som det vil fremgå av fig. 3b, i fraværet av bussparitet OK-signalet BSPAOK010 som tvinges til en binær EN, hindres svarkretsene i blokk 14-12 fra å generere et svar. Som tidligere omtalt, bevirker dette tidsbegrensningskretsene i blokk 20 til å generere et negativt erkjennelsessignal. Som det vil fremgå av fig. 4b, bevirker dette lagerdelsystemet 16 til å gjen-forsøke den samme overføring av informasjon under en påfølgende operasjonssyklus. Hvis gjenforsøket er vellykket, er det sentrale delsystemets svarkretser i blokk 14-12 operative til å generere et erkjennelsessignal som indikerer godtakelse, hvilket fullfører lageroperasjonen. Erkjennelsessignalet bevirker at fordringen blir lagret i et inngangs-register (for eksempel FIFO, buffer, kø).
Når gjenforsøket ikke er vellykket, opererer lagerdelsystemet til å signalere opptreden av en ikke korrigerbar feiltilstand via systembuss 12 eller ved hjelp av andre konvensjonelle midler. Det vil bemerkes at for å lette iverksettelse og konstruksjonsenkelhet, vil gjenforsøkskretsene i blokk 14-146 gjenforsøke samtlige fordringer som avgis av CPU-området 14-2, hvilket resulterer mottakelsen av et negativt erkjennel-sessvar. Fig. 5d og 5e illustrerer formatene av en I/O lesefordring og et I/O lesefordringssvar. Denne type av fordring og svar behandles av et periferisk delsystem på den samme måte som lagerlesefordringen ble behandlet av lagerdelsystemet 16. Funksjonskoden anvendes til å spesifisere den spesielle I/O operasjonen som skal utføres. Det antas at det periferiske delsystemet konstrueres til å innbefatte integritetskontroll °g gjenforsøkanordningen ifølge foreliggende oppfinnelse. Fig. 5f illustrerer formatet av en avbruddfordring. Et delsystem som ønsker å avbryte det sentrale delsystemet 14 fordrer en buss-syklus. Når buss-syklusen bevilges, plasserer delsystemet kanalnummeret for det sentrale delsystemet 14 på adressedelen av systembussen 12 og sitt eget kanalnummer og nivånummer på datadelen i systembussen 12. Dvs. at det avbrytende delsystemet utfører serien av operasjoner i fig. 4a, mens det sentrale delsystemet 14 utfører serien av operasjoner i fig. 4b.
På den samme måte som tidligere beskrevet, opererer det sentrale delsystemet integritetskontrollkretser i blokk 14-10 for å bekrefte samtlige deler av avbruddfordringen. Når således bekreftet, tvinges bussparitet OK-signal BSPAOK010 til en binær EN. Som det vil sees av fig. 3b, setter dette register 14-130 i stand til å bli lastet med tilstandene for signaler PRSHBA010, PRINTA010 og PRINTNOIO. Ettersom dette er en avbruddfordring, er andre halve buss-sykluserkjennel-sessignal PRSHBA010 en binær NULL. Det sentrale delsystemet 14 godtar avbrytelsesfordringen ved å tvinge avbrudderkjenn-elsessignal PRINTA010 til en binær EN, når nivånummeret som presenteres av det avbrytende delsystemet numerisk er mindre enn det eksisterende interne nivået. Når imidlertid det foreliggende nivånummer ikke er numerisk mindre enn det eksisterende interne nivået, indikerer det sentrale delsystemet at det ikke kan godta avbruddet ved å tvinge avbrudd negativ-erkjennelse signal PRINT010 til en binær EN. Som det vil fremgå av fig. 4a, i fraværet av et svar fra det sentrale delsystemet 14, opererer det avbrytende delsystemet til å gjenforsøke avbruddfordringen. Evis gjenforsøket er vellykket, vil operasjonen fortsette. Hvis gjenforsøket imidlertid ikke er vellykket, signalerer det avbrytende delsystemet feiltllstanden til det sentrale delsystemet 14.
Som det fremgår av fig. 4b, opererer integritetskontrollkret-sen ifølge foreliggende oppfinnelse også til å behandle fordringer mottatt fra eldre delsystemer som ikke innbefatter integritetskontrolltrekkene ifølge foreliggende oppfinnelse. Dvs. når mottatt fordring og buss ny-paritet signalet BSNEWP010 er en binær NULL, tvinger kretsene i blokk 14-10 i fig. 3a bussparitet OK-signal BSPAOK010 til en binær EN. De gyldige paritetssignaler som genereres av paritetsgenerator-kretsen 14-106 og andre slike kretser tilføres delsystemet interne adresseveier. Dette gir ytterligere systemintegritet med i alt vesentlig ingen ytterligere kretser.
Oppsummerer man det ovenstående, vil man se hvorledes delsystemer som innbefatter integritetskontrollbuss og gjenforsøkskretser ifølge foreliggende oppfinnelse er i stand til å bestemme på det tidligst mulige tidspunkt hvorvidt en fordring er blitt riktig mottatt av et delsystem eller ikke. Ved å plassere byrden av fordringsbekreftelse på den enheten som iverksetter fordringen (hovedenheten) eller angitt på annen måte, enheten som er tildelt buss-syklusen, kan systemet pålitelig foreta slike bestemmelser og ta den ønskede korrigerende handling før noen skade inntreffer. Dette gir en høy grad av system-feiltoleranse/elastisitet, samtidig som en høy grad av integritet fortsatt oppretthol-des. Det vil bemerkes at den samme grad av integritet anvendes ved håndtering av en hvilken som helst type av bussfordring.
Selv om de tallrike eksempler som er beskrevet vedrørte fordringer som krevde en eller to buss-sykluser, opererer oppfinnelsen på den samme måte ved behandling av fordringer som har et hvilket som helst antall sykluser (for eksempel skurfordringer, dobbelttrekkfordringer). Den foreliggende oppfinnelse er dessuten ikke på noen måte begrenseet til et spesielt fordringsformat. For ytterligere eksempler på formater, kan det henvises til den publikasjon som har benevnelsen "Level 6 Minicomputers MODELS 6/34, 6/36 and 6/42", Order No. AS22, Rev. 3, mai 1979, Copyright 1979 Honeywell Information Systems Inc.
Det vil også bemerkes at for et hvilket som helst system i hvilket samtlige delsystemer innbefatter integritetskontroll og gjenforsøkskretsene ifølge foreliggende oppfinnelse, vil der ikke være noe behov for å innbefatte buss ny paritetslin-jen. Videre kan mange endringer foretas på integritetskontroll- og svarkretsene, ifølge foreliggende utførelsesform, for å ivareta de forskjellige typer av delsystemer. Den foreliggende utførelsesform er kun illustrerende for typen av kretser som kreves for innbefatningen av integritets- og elastisitetstrekkene ved den foreliggende oppfinnelse som del av et buss-system i et behandlingssystem.
Selv om det ifølge de vanlige regler er blitt vist og beskrevet den beste utførelsesform av oppfinnelsen, kan visse endringer foretas uten å avvike fra oppfinnelsens idé som angitt i de etterfølgende patentkrav, idet i visse tilfeller, bestemte trekk ved oppfinnelsen kan anvendes med fordel uten en tilsvarende bruk av andre trekk.
Claims (6)
1.
Feiltolererende databehandlingsbussystero som innbefatter et flertall av enheter som er koblet felles til en systembuss for å overføre fordringer mellom nevnte flertall av enheter under forskjellige bussoperasjonssykluser, der systemet har en fordrings-genererende krets (14-146) som inngår i det minste i en første av nevnte enheter for tilførsel av fordringer til nevnte buss (12), idet hver fordring inneholder et antall av forskjellige deler, idet hver av nevnte deler inneholder minst en integritetsbit for å verifisere når en fordring gyldig mottas av en andre av nevnte enheter under en bussoperasjonssyklus, og en kontrolleringskrets (14-10) som inngår i nevnte andre enhet for å verifisere at samtlige av nevnte forskjellige deler i en fordring som mottas av nevnte andre enhet er gyldige, karakterisert ved
at en svarkrets (14-12) inngår i nevnte andre enhet og er koblet til nevnte kontrolleringskrets (14-10) og til nevnte buss (12), hvorved nevnte svarkrets (14-10) kondisjoneres når mindre enn samtlige av nevnte deler i en mottatt fordring er gyldige fra å generere et svarsignal ved hjelp av nevnte andre enhet til nevnte buss,
at en tidsutkoblingskrets (20) er koblet til nevnte buss (12) for å registrere nevnte svarsignal og er virksom til å generere et styresignal når nevnte tidsutkoblingskrets ikke klarer å registrere nevnte svarsignal innenfor en forutbestemt tid etter at nevnte første enhet tilfører en fordring til bussen (12), og
at en gjenforsøkskrets (14-14) er tilveiebragt i nevnte første enhet som reagerer på opptredenen av nevnte styresignal til å styre nevnte fordringsgenererende krets (14-146) for igjen å tilføre nevnte fordring til bussen (12).
2.
System som angitt i krav 1, karakterisert ved
at bussen (12) innbefatter en ledning for å føre et signal (BSNEWP010) som betegner hvorvidt den fordringsgenererende kretsen (14-146) som tilfører en fordring til nevnte buss (12) er en første type der samtlige deler i nevnte fordring ikke inneholder integritetsbiter eller en andre type der samtlige av nevnte deler inneholder minst en integritetsbit, og
at nevnte kontrolleringskrets (14-10) er koblet til nevnte ledning og kan selektivt reagere på signalet som føres av nevnte ledning for å verifisere gyldigheten av samtlige eller mindre enn samtlige av nevnte fordringsdeler.
3.
System som angitt i krav 1, karakterisert ved at nevnte første enhet dessuten omfatter indikatormiddel (14-148) som er koblet til nevnte gjenforsøkskrets (14-14) idet indikatormidlet er virksomt som reaksjon på nevnte styresignal (BSNAKROIO) til å generere et første feilsignal (NAKFLP010) som betegner opptredenen av en første gjenforsøksoperasjon ved hjelp av den første enheten.
4.
System som angitt i krav 3, karakterisert ved at nevnte første enhet dessuten innbefatter feilmiddel (14-146) som er koblet til nevnte gjenforsøkskrets (14-14), idet nevnte feilmiddel er operativt som reaksjon på en andre opptreden av nevnte styresignal til å generere et andre feilsignal (SYS ERR010) som betegner at nevnte første gjenforsøksoperasjon ikke var vellykket og at nevnte fordring må aborteres.
5 .
System som angitt i krav 1, karakterisert ved at nevnte systembuss (12) innbefatter et flertall av
seksjoner, hver anordnet for å motta minst en forutbestemt del som innbefatter minst en av nevnte integritetsbiter i hver nevnte fordring.
6.
System som angitt i krav 5, karakterisert ved at det nevnte flertall av seksjoner innbefatter en multibit adressebusseksjon, en multibit databusseksjon og en multibit kommandobusseksjon for å motta en adresse, data og kommondobiter som innbefatter nevnte integritetsbiter i hver fordring.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/623,264 US4763243A (en) | 1984-06-21 | 1984-06-21 | Resilient bus system |
Publications (3)
Publication Number | Publication Date |
---|---|
NO852495L NO852495L (no) | 1985-12-23 |
NO174312B true NO174312B (no) | 1994-01-03 |
NO174312C NO174312C (no) | 1994-04-13 |
Family
ID=24497410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO852495A NO174312C (no) | 1984-06-21 | 1985-06-20 | Ettergivende buss-system |
Country Status (10)
Country | Link |
---|---|
US (2) | US4763243A (no) |
EP (1) | EP0165603B1 (no) |
KR (1) | KR910007650B1 (no) |
AU (1) | AU582164B2 (no) |
CA (1) | CA1227874A (no) |
DE (1) | DE3587493T2 (no) |
DK (1) | DK169186B1 (no) |
FI (1) | FI92262C (no) |
NO (1) | NO174312C (no) |
YU (1) | YU46372B (no) |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4914576A (en) * | 1986-12-18 | 1990-04-03 | Bull Hn Information Systems Inc. | Apparatus and method of loading a control store memory of a central subsystem |
US4910666A (en) * | 1986-12-18 | 1990-03-20 | Bull Hn Information Systems Inc. | Apparatus for loading and verifying a control store memory of a central subsystem |
GB2203617B (en) * | 1987-03-30 | 1991-08-21 | Ind Technology Inst | Embedded test system for communications systems conformance testing |
US4910656A (en) * | 1987-09-21 | 1990-03-20 | Motorola, Inc. | Bus master having selective burst initiation |
US5222219A (en) * | 1988-10-25 | 1993-06-22 | Hewlett-Packard Company | Pipeline computer system having write order preservation |
JP2981618B2 (ja) * | 1988-10-25 | 1999-11-22 | アポロ・コンピューター・インコーポレーテッド | パイプラインコンピュータシステムでの書き込み順序保存方法 |
US5440693A (en) * | 1990-07-19 | 1995-08-08 | International Business Machines Corp. | Personal computer with drive identification |
ES2107441T3 (es) * | 1990-07-19 | 1997-12-01 | Ibm | Ordenador personal con identificacion de unidad. |
US5210757A (en) * | 1990-10-05 | 1993-05-11 | Bull Hn Information Systems Inc. | Method and apparatus for performing health tests of units of a data processing system |
US6311286B1 (en) * | 1993-04-30 | 2001-10-30 | Nec Corporation | Symmetric multiprocessing system with unified environment and distributed system functions |
EP0665501A1 (en) * | 1994-01-28 | 1995-08-02 | Compaq Computer Corporation | Bus master arbitration circuitry with retry mechanism |
US6104876A (en) * | 1995-06-07 | 2000-08-15 | Cirrus Logic, Inc. | PCI bus master retry fixup |
US5966306A (en) * | 1997-07-07 | 1999-10-12 | Motorola Inc. | Method for verifying protocol conformance of an electrical interface |
US8044793B2 (en) | 2001-03-01 | 2011-10-25 | Fisher-Rosemount Systems, Inc. | Integrated device alerts in a process control system |
US7562135B2 (en) | 2000-05-23 | 2009-07-14 | Fisher-Rosemount Systems, Inc. | Enhanced fieldbus device alerts in a process control system |
US7206646B2 (en) | 1999-02-22 | 2007-04-17 | Fisher-Rosemount Systems, Inc. | Method and apparatus for performing a function in a plant using process performance monitoring with process equipment monitoring and control |
US6975219B2 (en) | 2001-03-01 | 2005-12-13 | Fisher-Rosemount Systems, Inc. | Enhanced hart device alerts in a process control system |
US6609171B1 (en) * | 1999-12-29 | 2003-08-19 | Intel Corporation | Quad pumped bus architecture and protocol |
US8073967B2 (en) | 2002-04-15 | 2011-12-06 | Fisher-Rosemount Systems, Inc. | Web services-based communications for use with process control systems |
US7720727B2 (en) | 2001-03-01 | 2010-05-18 | Fisher-Rosemount Systems, Inc. | Economic calculations in process control system |
US6954713B2 (en) | 2001-03-01 | 2005-10-11 | Fisher-Rosemount Systems, Inc. | Cavitation detection in a process plant |
US6795798B2 (en) | 2001-03-01 | 2004-09-21 | Fisher-Rosemount Systems, Inc. | Remote analysis of process control plant data |
CN1324420C (zh) | 2001-03-01 | 2007-07-04 | 费舍-柔斯芒特系统股份有限公司 | 处理工厂内的数据共享 |
US7389204B2 (en) * | 2001-03-01 | 2008-06-17 | Fisher-Rosemount Systems, Inc. | Data presentation system for abnormal situation prevention in a process plant |
DE60232711D1 (de) | 2001-03-01 | 2009-08-06 | Fisher Rosemount Systems Inc | Bezugsmarkierungtechnik zur schätzung und benutzung von abbau-niveaux in einer prozessanlage |
US7162534B2 (en) * | 2001-07-10 | 2007-01-09 | Fisher-Rosemount Systems, Inc. | Transactional data communications for process control systems |
AU2002235112A1 (en) * | 2002-02-19 | 2003-09-09 | Infineon Technologies Ag | A method for a first semiconductor device to determine if it is coupled to a second semiconductor device |
DE10236747A1 (de) * | 2002-08-10 | 2004-02-19 | Adam Opel Ag | Vorrichtung zur Sicherung der Signalübertragung in einem Kraftfahrzeug |
US7600234B2 (en) * | 2002-12-10 | 2009-10-06 | Fisher-Rosemount Systems, Inc. | Method for launching applications |
US7493310B2 (en) | 2002-12-30 | 2009-02-17 | Fisher-Rosemount Systems, Inc. | Data visualization within an integrated asset data system for a process plant |
US8935298B2 (en) | 2002-12-30 | 2015-01-13 | Fisher-Rosemount Systems, Inc. | Integrated navigational tree importation and generation in a process plant |
US7152072B2 (en) | 2003-01-08 | 2006-12-19 | Fisher-Rosemount Systems Inc. | Methods and apparatus for importing device data into a database system used in a process plant |
US20040158474A1 (en) * | 2003-02-06 | 2004-08-12 | Karschnia Robert J. | Service facility for providing remote diagnostic and maintenance services to a process plant |
US7953842B2 (en) | 2003-02-19 | 2011-05-31 | Fisher-Rosemount Systems, Inc. | Open network-based data acquisition, aggregation and optimization for use with process control systems |
US7103427B2 (en) * | 2003-02-28 | 2006-09-05 | Fisher-Rosemont Systems, Inc. | Delivery of process plant notifications |
US6915235B2 (en) * | 2003-03-13 | 2005-07-05 | Csi Technology, Inc. | Generation of data indicative of machine operational condition |
US7634384B2 (en) | 2003-03-18 | 2009-12-15 | Fisher-Rosemount Systems, Inc. | Asset optimization reporting in a process plant |
US20040230328A1 (en) * | 2003-03-21 | 2004-11-18 | Steve Armstrong | Remote data visualization within an asset data system for a process plant |
US7299415B2 (en) * | 2003-06-16 | 2007-11-20 | Fisher-Rosemount Systems, Inc. | Method and apparatus for providing help information in multiple formats |
US7030747B2 (en) * | 2004-02-26 | 2006-04-18 | Fisher-Rosemount Systems, Inc. | Method and system for integrated alarms in a process control system |
US7676287B2 (en) * | 2004-03-03 | 2010-03-09 | Fisher-Rosemount Systems, Inc. | Configuration system and method for abnormal situation prevention in a process plant |
US7079984B2 (en) * | 2004-03-03 | 2006-07-18 | Fisher-Rosemount Systems, Inc. | Abnormal situation prevention in a process plant |
US7515977B2 (en) * | 2004-03-30 | 2009-04-07 | Fisher-Rosemount Systems, Inc. | Integrated configuration system for use in a process plant |
US7536274B2 (en) | 2004-05-28 | 2009-05-19 | Fisher-Rosemount Systems, Inc. | System and method for detecting an abnormal situation associated with a heater |
CN1969239B (zh) * | 2004-06-12 | 2011-08-03 | 费舍-柔斯芒特系统股份有限公司 | 用于检测与控制回路的过程增益相关的异常状况的系统和方法 |
US7181654B2 (en) * | 2004-09-17 | 2007-02-20 | Fisher-Rosemount Systems, Inc. | System and method for detecting an abnormal situation associated with a reactor |
US9201420B2 (en) | 2005-04-08 | 2015-12-01 | Rosemount, Inc. | Method and apparatus for performing a function in a process plant using monitoring data with criticality evaluation data |
US8005647B2 (en) | 2005-04-08 | 2011-08-23 | Rosemount, Inc. | Method and apparatus for monitoring and performing corrective measures in a process plant using monitoring data with corrective measures data |
US7272531B2 (en) | 2005-09-20 | 2007-09-18 | Fisher-Rosemount Systems, Inc. | Aggregation of asset use indices within a process plant |
US8606544B2 (en) | 2006-07-25 | 2013-12-10 | Fisher-Rosemount Systems, Inc. | Methods and systems for detecting deviation of a process variable from expected values |
US7657399B2 (en) | 2006-07-25 | 2010-02-02 | Fisher-Rosemount Systems, Inc. | Methods and systems for detecting deviation of a process variable from expected values |
US7912676B2 (en) | 2006-07-25 | 2011-03-22 | Fisher-Rosemount Systems, Inc. | Method and system for detecting abnormal operation in a process plant |
US8145358B2 (en) | 2006-07-25 | 2012-03-27 | Fisher-Rosemount Systems, Inc. | Method and system for detecting abnormal operation of a level regulatory control loop |
US8762106B2 (en) | 2006-09-28 | 2014-06-24 | Fisher-Rosemount Systems, Inc. | Abnormal situation prevention in a heat exchanger |
US8489360B2 (en) | 2006-09-29 | 2013-07-16 | Fisher-Rosemount Systems, Inc. | Multivariate monitoring and diagnostics of process variable data |
US20080188972A1 (en) * | 2006-10-11 | 2008-08-07 | Fisher-Rosemount Systems, Inc. | Method and System for Detecting Faults in a Process Plant |
US8032340B2 (en) | 2007-01-04 | 2011-10-04 | Fisher-Rosemount Systems, Inc. | Method and system for modeling a process variable in a process plant |
US8032341B2 (en) | 2007-01-04 | 2011-10-04 | Fisher-Rosemount Systems, Inc. | Modeling a process using a composite model comprising a plurality of regression models |
US7827006B2 (en) | 2007-01-31 | 2010-11-02 | Fisher-Rosemount Systems, Inc. | Heat exchanger fouling detection |
US10410145B2 (en) * | 2007-05-15 | 2019-09-10 | Fisher-Rosemount Systems, Inc. | Automatic maintenance estimation in a plant environment |
US8301676B2 (en) | 2007-08-23 | 2012-10-30 | Fisher-Rosemount Systems, Inc. | Field device with capability of calculating digital filter coefficients |
US7702401B2 (en) | 2007-09-05 | 2010-04-20 | Fisher-Rosemount Systems, Inc. | System for preserving and displaying process control data associated with an abnormal situation |
US9323247B2 (en) | 2007-09-14 | 2016-04-26 | Fisher-Rosemount Systems, Inc. | Personalized plant asset data representation and search system |
US8055479B2 (en) | 2007-10-10 | 2011-11-08 | Fisher-Rosemount Systems, Inc. | Simplified algorithm for abnormal situation prevention in load following applications including plugged line diagnostics in a dynamic process |
US9927788B2 (en) | 2011-05-19 | 2018-03-27 | Fisher-Rosemount Systems, Inc. | Software lockout coordination between a process control system and an asset management system |
US8417851B2 (en) * | 2011-06-27 | 2013-04-09 | International Business Machines Corporation | Polling of a target register within a peripheral device |
US9529348B2 (en) | 2012-01-24 | 2016-12-27 | Emerson Process Management Power & Water Solutions, Inc. | Method and apparatus for deploying industrial plant simulators using cloud computing technologies |
CN104184753B (zh) * | 2013-05-20 | 2018-04-27 | 腾讯科技(深圳)有限公司 | 一种文件传输方法及装置 |
EP3014449A4 (en) * | 2013-06-27 | 2017-03-08 | Hewlett-Packard Enterprise Development LP | Memory bus error signal |
WO2015065426A1 (en) | 2013-10-31 | 2015-05-07 | Hewlett-Packard Development Company, L.P. | Memory access for busy memory |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3676860A (en) * | 1970-12-28 | 1972-07-11 | Ibm | Interactive tie-breaking system |
US3866181A (en) * | 1972-12-26 | 1975-02-11 | Honeywell Inf Systems | Interrupt sequencing control apparatus |
US3932841A (en) * | 1973-10-26 | 1976-01-13 | Raytheon Company | Bus controller for digital computer system |
US3993981A (en) * | 1975-06-30 | 1976-11-23 | Honeywell Information Systems, Inc. | Apparatus for processing data transfer requests in a data processing system |
US4166211A (en) * | 1978-04-03 | 1979-08-28 | Burroughs Corporation | Error control system for named data |
US4320452A (en) * | 1978-06-29 | 1982-03-16 | Standard Oil Company (Indiana) | Digital bus and control circuitry for data routing and transmission |
US4281380A (en) * | 1978-12-27 | 1981-07-28 | Harris Corporation | Bus collision avoidance system for distributed network data processing communications system |
US4271507A (en) * | 1979-06-07 | 1981-06-02 | Ford Motor Company | Communication broadcast channel interface |
US4371928A (en) * | 1980-04-15 | 1983-02-01 | Honeywell Information Systems Inc. | Interface for controlling information transfers between main data processing systems units and a central subsystem |
US4390944A (en) * | 1980-05-13 | 1983-06-28 | Bti Computer Systems | System for controlling access to a common bus in a computer system |
US4386416A (en) * | 1980-06-02 | 1983-05-31 | Mostek Corporation | Data compression, encryption, and in-line transmission system |
JPS58500348A (ja) * | 1981-04-16 | 1983-03-03 | エヌ・シ−・ア−ル・コ−ポレ−シヨン | データ処理システム及びメッセージ送信方法 |
JPS58106624A (ja) * | 1981-12-18 | 1983-06-25 | Fujitsu Ltd | 入出力装置制御方式 |
US4536877A (en) * | 1983-01-21 | 1985-08-20 | E-Systems, Inc. | Tack-on acknowledgment in computer networks |
-
1984
- 1984-06-21 US US06/623,264 patent/US4763243A/en not_active Expired - Lifetime
-
1985
- 1985-03-28 US US06/717,201 patent/US4764862A/en not_active Expired - Fee Related
- 1985-06-18 FI FI852408A patent/FI92262C/fi not_active IP Right Cessation
- 1985-06-19 DE DE85107596T patent/DE3587493T2/de not_active Expired - Fee Related
- 1985-06-19 EP EP85107596A patent/EP0165603B1/en not_active Expired - Lifetime
- 1985-06-20 NO NO852495A patent/NO174312C/no unknown
- 1985-06-20 AU AU43875/85A patent/AU582164B2/en not_active Ceased
- 1985-06-20 CA CA000484593A patent/CA1227874A/en not_active Expired
- 1985-06-20 DK DK279285A patent/DK169186B1/da active
- 1985-06-21 KR KR1019850004407A patent/KR910007650B1/ko not_active IP Right Cessation
- 1985-06-21 YU YU104185A patent/YU46372B/sh unknown
Also Published As
Publication number | Publication date |
---|---|
EP0165603A2 (en) | 1985-12-27 |
CA1227874A (en) | 1987-10-06 |
DK279285A (da) | 1985-12-22 |
FI92262C (fi) | 1994-10-10 |
AU582164B2 (en) | 1989-03-16 |
EP0165603A3 (en) | 1988-04-27 |
KR910007650B1 (ko) | 1991-09-28 |
DE3587493D1 (de) | 1993-09-09 |
DK279285D0 (da) | 1985-06-20 |
US4764862A (en) | 1988-08-16 |
NO174312C (no) | 1994-04-13 |
US4763243A (en) | 1988-08-09 |
AU4387585A (en) | 1986-01-02 |
DK169186B1 (da) | 1994-09-05 |
DE3587493T2 (de) | 1994-01-20 |
YU46372B (sh) | 1993-10-20 |
YU104185A (en) | 1987-10-31 |
FI852408A0 (fi) | 1985-06-18 |
FI852408L (fi) | 1985-12-22 |
FI92262B (fi) | 1994-06-30 |
EP0165603B1 (en) | 1993-08-04 |
KR860000598A (ko) | 1986-01-29 |
NO852495L (no) | 1985-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NO174312B (no) | Ettergivende buss-system | |
US4085448A (en) | Data communication bus structure | |
US5345566A (en) | Method and apparatus for controlling dual bus system | |
EP0472814B1 (en) | Channel paths in a computer I/O system | |
EP0282628B1 (en) | Dual path bus structure for computer interconnection | |
EP0341710B1 (en) | Atomic sequence for phase transitions | |
US4961140A (en) | Apparatus and method for extending a parallel synchronous data and message bus | |
US6886116B1 (en) | Data storage system adapted to validate error detection logic used in such system | |
EP0529220B1 (en) | Method for acquiring the identifier of a node in an input/output system | |
US5423006A (en) | Notification and verification of state changes in a data processing input/output system | |
JPH0812621B2 (ja) | 情報転送方法及び装置 | |
JPH0234055B2 (no) | ||
GB1588807A (en) | Power interlock system for a multiprocessor | |
US7383377B2 (en) | Method and apparatus for transferring data | |
US6804794B1 (en) | Error condition handling | |
EP0288650B1 (en) | Protocol and apparatus for a control link between a control unit and several devices | |
EP1703392A2 (en) | Method and apparatus for detecting failures in a partitioned large scale computer system | |
US5206952A (en) | Fault tolerant networking architecture | |
US7712004B1 (en) | Method of and system for error checking in a data storage system | |
US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
JP3137040B2 (ja) | 障害処理方式 | |
JPH0784897A (ja) | 機器間のデータ転送に好適な情報処理システム | |
KR930006033B1 (ko) | 전전자 교환 시스템에서의 프로세서간 메세지 송수신 기능 구현방법 | |
JPH11120087A (ja) | 二重化メモリ処理装置 | |
KR920008791B1 (ko) | 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템 |