NO169039B - Fremgangsmaate for aa betjene en kommandoprosessor til aa styre en kommunikasjons-svitsj, samt kommandoprosessor for utfoerelse av fremgangsmaaten - Google Patents

Description

Den foreliggende oppfinnelse angår en fremgangsmåte for å betjene en kommandoprosessor til å styre en kommunikasjons-svitsj som definert i innledningen av hovedkravet.

Oppfinnelsen angår dessuten en kommandoprosessor for utførelse av fremgangsmåten.

I moderne kommunikasjons- og datasystemer foreligger et behov for hurtig og effektivt å lede informasjon mellom forskjellige punkter i systemet. Slike systemer kan være benyttet for kommunikasjon av tale, data eller andre typer informasjoner mellom flere punkter som refereres til som porter innen disse tekniske områder.

De fleste slike systemer krever bruk av svitsjen for selektivt å forbinde de forskjellige portene i et system. Moderne systemer må ha muligheten for dynamisk å etablere og koble ned svitsjveier mellom flere porter som svar på systembehov og kommandoer.

I systemer som gjør bruk av PCM (PulsKodeModulasjon) og TDM (TidsDeltMulti pl eks) teknikker, kan svitsjingen mellom portene omfatte både en romlig svitsjing fra port til port og en tidsdelt svitsjing mellom tidskanaler som betjenes av en eller flere porter. Som et eksempel vil det i et system som omfatter 8 porter som hver arbeider med 32 kanaler, foreligge 256 kilder og bestemmelsessteder som kan kreve en dynamisk tildeling av svitsjveier.

I tidligere kjent teknikk vil det foreligge en svitsjvei for hver kilde mens en spesiell kilde er reservert utelukkende for overføring av kommandoer. Så snart en vei er blitt tildelt en kilde, vil ytterligere tildeling av denne veien være blokkert. Derfor kan bare en reservert kilde benyttes for overføring av kommandoer som angår oppsetting av veier til andre kilder. Var det behov for å sette opp veier for to ulike kilder, ville de ønskede kommandoer forsinkes fordi den ene reserverte kilden bare kan videreføre en viss mengde informasjon og den andre kommandoen må settes i ventekø for å bl i overført senere.

Derfor har tidligere kjent teknikk manglet utstyr som har kunnet betjene kommandoer som skal benyttes i styringsutstyret i en svitsj hvis kommandoene er blitt mottatt fra en vilkårlig kilde for å etablere en vei mellom to vilkårlige kilder i systemet, slik at dette til og med ville kunne omfatte etablerering av en vei mellom selve kommandoki1 den og en annen kilde for å videreføre påfølgende informasjon som mottas ved kommandoki1 den.

Den dynamiske svitsjen som er nevnt ovenfor, oppnås ved en unik bruk av et CAM/RAM/CAM hukommelsesfelt som på dynamisk måte tilveiebringer rom- og tidssvitsjing mellom flere kilder og bestemmelsessteder. Hukommelsesfeltet omfatter kilde CAM, en bestemmel sesstedsdel CAM, og en datadel RAM hvor hver rekke utgjør et ord. For å etablere en vei, blir en kildeadresse lagret i kildedelen CAM til et ord og en bestemmelsesstedsadresse blir lagret i bestemmelsesdelen CAM til det samme ordet.

Når data skal svitsjes, blir adressen til datakilden presentert for kilde CAM på en TDM ki1deadressebuss for å adressere et ord som er lagret i hukommelsesrekken med samme kildeadresse. Dataene skrives deretter inn i RAM delen til det adresserte ordet fra en databuss hvis en sammenlignbar kildeadresse er funnet. Adressen til databestemmelsesstedet blir tidsdeltmulti pl ekset med bestemmelsstedet CAM over en bestemmelsessted adressebuss. Dersom adressen til databestemmelsesstedet og bestemme!sessteds-adressebussen tilsvarer en lagret bestemmelsesstedsadresse, vil den data RAM som er tilordnet adressen, bli satt i beredskapstilstand og data leses til databussen for utlevering til dataleverings-stedet. Det foreligger dessuten utstyr for tildeling av adresser til ord i hukommelsesrekken, og videre for å slette slike tidligere tildelinger for dermed dynamisk å etablere svitsjeveier. Foreliggende oppfinnelse tilveiebringer en svi tsjstyringsenhet for en dynamisk svitsj som beskrevet ovenfor, med en styringsenhet som reagerer på kommandoer som mottas fra et brukersystem med å tilveiebringe styringssignaler rettet mot.den dynamiske svitsjen ,noe som dermed tillater at svitsjen etablerer og nedkobler veier mellom vilkårlige kilder og bestemmelsessteder i systemet og tilveiebringer en sløyfetil-bakeføring til en kilde.

Oppfinnelsen tillater på en unik måte at kommandoer kan mottas fra en vilkårlig kilde for tildeling eller oppgivelse av en svitsjvei. Kommandoene blir fortolket og styringssignaler tilveiebringes til den dynamiske svitsjen for å etablere veiene som er angitt av kommandoene. Derfor er det ikke nødvendig at spesielle kilder utpekes og reserveres som kommandoki1 der. Mest spesiellt kan kildene og bestemmelsesstedene være tidsdelte kanaler for en port slik som i TDM anvendelser. Dette øker i stor grad antall kilder og bestemmelsessteder som kan opptas i systemet.

Styringsenheten omfatter en hukommelsesrekke med flere rader som f.eks. 5 som hver omfatter CAM og RAM deler for lagring av kommandokoder, data og adresser.

Hver rad utgjør et separat kommandoregister.

Et kommandoregister kan være tildelt en kilde (port og kanal) ved mottagelse av en spesielt kodet anmodning som ankommer fra kilden. På grunn av denne dynamiske tildeling kan hvilke som helst av kildene som er i stand til å frembringe den spesielle kode, bli en kommandoki1 de for veier som er under etablering. Deretter vil, så

snart den spesielle kilde som er tildelt et kommandoregister fremkommer på en databuss, data fra kilden bli lastet inn i kommandoregisteret som er blitt tildelt kilden. Dataene som lastes inn i registeret blir dekodet for å tilveiebringe styringssignaler for svitsj-styringsenheten og den dynamiske svitsj. Denne prosessen fortsettes inntil kommandoene som er nødvendige for å etablere eller koble ned en vei eller å gjennomføre en spesiell funksjon er fullstendiggjort, og ved dette

tidspunkt er en annen kodet anmodning overført fra kommandoki1 den, noe som forårsaker at kommandoregisteret ikke blir tildelt. Kommandoregisteret kan deretter benyttes av en annen kilde som trenger et .kommandoregister. I mellomtiden er veien allerede etablert i den dynamiske svitsjen, og data kan overføres inntil veien er nedkoblet igjen. Ved denne tid vil en ny kommandoki1 de være etablert og et nytt sett kommandoer vil være overført til et kommandoregister for å tilveiebringe styringssignaler for nedkobling av en tidligere etablert vei.

Derved kan en vilkårlig kilde som er stand til å sende den spesielle kodede anmodning, bli en kommandokilde for å tilveiebringe kommandoer for å etablere en vei for an annen kilde eller for seg selv. Så lenge som en kilde er tilgjengelig, kan kommandoer overføres fra kilden til styringsenheten for svitsjen, som vil reagere på kommandoene med å sette opp en vei, hvilken vei kan omfatte kilden selv.

I tilfeller hvor det er ønskelig å overvåke kommandoene som er blitt utført, kan en ekkovei etableres for å sende kompleterte kommandoer til et overvåkningsbestem-melsessted.

Det er et formål med foreliggende oppfinnelse å tilveiebringe en styringsenhet for en dynamisk svitsj hvor styringskommandoene kan mottas fra en vilkårlig kilde for å etablere en kommunikasjonsvei mellom en annen kilde og et bestemmelsessted eller mellom seg selv og et bestemmelsessted.

Et annet formål med foreliggende oppfinnelse er å tilveiebringe en styringsenhet for en svitsj som har mulighet for å sende ful 1stendiggjorte kommandoer til et overvåkni ngsbestemmelsessted.

Det er videre formålet med foreliggende oppfinnelse å tilveiebringe en styringsenhet for en svitsj med flere kommandoregistere som har et kommandoregister tildelt seg på en midlertidig basis mens kommandoer prosesseres for å etablere en svitsj vei hvor etter kommandoeregisteret frigjøres og svitsjveien forblir inntakt. Det er dessuten et formål med foreliggende oppfinnelse å tilveiebringe en styringsenhet for en svitsj som samtidig kan akseptere og prosessere flere kommandoer som mottas fra vilkårlige systemkilder som overfører en unik kodet oppfordring om å bli en kommandoki1 de.

For å gi en klarere forståelse av foreliggende

. oppfinnelse vises til nedenstående detaljerte beskriv-elser av et utførelseseksempel samt til de ledsagende tegninger hvor: Fig. 1 er et blokkdiagram som viser funksjonene til styringsenheten for svitsjen i henhold til foreliggende oppfinnelse vist sammen med tilgrensende utstyr. Fig. 2 viser et kobl ingsskjerna for en RAM celle som kan benyttes for å lagre 1 bit med RAM data, og RAM cellen er vist i samband med en låsekrets som kan benyttes for å lagre data midlertidig som tidligere er lagret i RAM

cellen.

Fig. 3 viser et kobl ingsskjerna for CAM celle som kan benyttes for å lagre og sammenligne 1 bit med CAM data. Fig. 4 viser et kobl ingsskjerna for en logisk krets tilkoblet skrive/lese enheten som kan benyttes med RAM celle som vist i fig. 2. Fig. 5 viser et blokkskjema for en logisk krets for skrive/lese operasjonen som kan benyttes med CAM celle vist i fig. 3. Fig. 6 viser den generelle formen for strukturen til et dataord som kan benyttes i forbindelse med foreliggende oppfinnelse. Fig. 7 er et detaljert kobl ingsskjema for foreliggende oppfinnelse vist i sin foretrukne utførelse, Fig. 8 viser et kobl ingsskjerna for PLA dekodingslogikken og kommandotidsstyringen som benyttes i foreliggende oppfinnelse. Fig. 9 til 11 viser tidssignalene for forskjellige operasjonsmodi i foreliggende oppfinnelse. Fig. 1 viser et funksjonelt blokkskjema for en styringskrets for en svitsj konstruert i overensstemmelse

med foreliggende oppfinnelse og vist i et egnet miljø.

Switchen 10 omfatter et CAM/RAM/CAM hukommelsfelt som omfatter en kilde CAM 12, en data RAM 14 og et bestemmelsessted CAM 16. Kilde CAM 12 er koblet til en kilde-adressebuss 18 for å motta og sende ki1deadresser. . Bestemmelsessteds CAM 16 er koblet til en bestemmelsessteds adressebuss 20 for mottak og overføring av bestemmel sesstedsadresser . Data RAM 14 er koblet til en TDM databuss 22.

En ki1deadressekrets 19 mottar tidslukesignaler fra en teller 18 og tilveiebringer ki1deadresser til kildeadressebussen 18 i løpet av utvalgte tidsrammer. En bestemmelsesstedsadressekrets 21 mottar tidslukesignaler fra en teller 101 og tilveiebringer bestemmelsessteds-adresser til adressebussens 20 for bestemmelsessteder av utvalgte tidsluker. Tidsstyringen av adressene på adressebussene, koordineres med en TDM databuss og dens forbindelser til kildene og bestemmelssesstedene som vist i Fig. 9. Kildene og bestemmelses- stedsadressekret-sene inneholder tellere for å generere adressene.

Hukommmelsesfeltet CAM/RAM/CAM til svitsjen 10 kan ha et hvilket som helst antall ordlinjer, f.eks. 72 ord som benyttet i den foretrukne utførelse.

Kilden CAM 12 Wen utgang S BUSY som tilveiebringer en indikasjon som f.eks. et logisk nivå 0 når adressen som fremkommer ved ki1deadressebussen 18 sammenlignes med de lagrede adresser og finnes å ikke være lagret i kilden CAM 12. På lignende måte tilveiebringer bestemmelsesstedet CAM en utgang D BUSY med et logisk nivå 0 når en adresse som fremkommer ved bestemmelsesstedsadressebussen 20 sammenlignes med de lagrede adresser og finnes å ikke være lagret i bestemmelsesstedet CAM 16. Dersom en kommando således krever at data RAM enten skrives til eller leses fra en spesiell kilde eller bestemmelsesstedsadresse og denne adresse ikke finnes i kilde- eller bestemmelsesteds CAM kretsene, så vil enten S BUSY eller D BUSY utgangene befinne seg på logisk nivå 0. En logisk avslagskrets 24 vil som svar på logisk nivå 0 ved enten S BUSY eller D BUSY, tilveiebringe en utgang på linjen 100 med logisk nivå 1, noe som indikerer at kommandoen er avslått.

Kjernen i svitsjens styringsenhet omfatter et hukommelsesfelt som danner flere kommandoregistre 26. Hvert kommandoregister blir formet som en rad og omfatter flere CAM og RAM deler. I utførelsen som vil bli beskrevet nedenfor, er det fem kommandoregistre 26, men bare kretsoppbygningen for det ene kommandoregister vil bli vist. En data RAM del 28 er tilveiebragt for hvert kommandoregister, og hver del inneholder 16 RAM celler for lagring av 16 bits med data. Data RAM delen er tilforordnet en låsedel 30. Hver data RAM celle er forbundet med en låsekrets. En lese/skrive logikk 32 er tilforordnet hver eneste data RAM del i kommandoregistrene. Data kan skrives fra eller leses til TDM databussen 22 via lese/skrive logikken 32.

En kilde RAM del 34 er tilveiebragt for hvert kommandoregister og omfatter åtte RAM celler for lagring av kilde adresser. Kilde RAM delene 34 til kommandoregistrene har ti 1 forordnede lese/skrive 1ogikk-kretser 36 og 38. Lese/skrive logikken 36 er forbundet med kildeadressebussen 18 for skriving og lesing av adresser fra og til adressebussen. Lese/skrive logikken 38 er koblet til TDM databussen 22 for skriving og lesing av data fra og til databussen.

En anvist CAM del 40 er tilveiebragt for hvert kommandoregister og omfatter åtte CAM celler. De anviste CAM deler 40 er tilknyttet 1 ese/skrive-1ogikk 42 og

44. Lese/skrive logikken 42 er koblet til kildeadressebussen 18 for skriving og lesing av adresser fra og til bussen. Lese/skrive logikken 42 er dessuten koblet til en åttebits buss 46 for skriving til bussen 46 av en adresse som er presentert for den anviste CAM del 40 såsnart

kommando-avslås signalet er blitt presentert for lese/- skrive logikken 42. Dermed vil kommando-avslås signalet

bli ført til lese/skrive logikken 42 som et lesesignal. Lese/skrive logikken 44 blir koblet til TDM databussen 22.

En anvist bit 48 blir tilveiebragt for hvert kommandoregister, og består av en enkelt CAM celle. Lese/skrive kretsene 50 og 52 er tilknyttet anvisnings-bi tene.

En bestemmelsesteds RAM del 54 som inneholder 8 RAM celler, er tilveiebragt for hvert kommando register. Bestemmelsesteds RAM delene er tilforordnet lese/skrive logikk 56 og 58. Lese/skrive logikken 56 er koblet til bestemmelsesteds-adresse-bussen 20, mens lese/skrive logikken 58 er koblet til TDM databussen 52.

En svarende CAM del 60 er tilveiebragt for hvert kommandoregister og har 8 CAM celler. De svarende CAM deler er tilknyttet lese/skrive logikk 62 og 64. Lese/- skrive logikk 62 er koblet til bestemmelsessted adresse-bussen 20, mens lese/skrive logikken 64 er koblet til TDM databuss 22.

Endelig omfatter hvert kommandoregister 26 en styrende CAM del 66 som omfatter en eksekuteringsbit 68, en sorteringsbit 70 og en svarende sorten"ngsbit 72, og hver av disse er tilforordnet en sammenlignings/skrive krets 74, 76 og 78, samt skrivekrets 73, 75 og 77.

TDM databussen 22 er koblet til flere inngangs/ut-gangs porter 80, gjennom hvilke informasjon kan mottas og sendes. Disse portene inneholder hovedsakelig et antall kilder og bestemmelsessteder som kan omfatte flere PCM serielinjer eller parallelle databusser. Hver port kunne motta PCM informasjon i flere tidsdelte kanaler slik som 32 kanaler som gjentas i hva som vanligvis kalles rammer. Således kan hver kanal til en port enten være en kilde eller et bestemmelsessted.

Inngangs/utgangsportene 80, og da særlig de kanaler av disse fra kilder og bestemmel sesteder s_om er koblet til TDM data buss 22 under forutbestemte tidsluker (TS), omfatter 16 luker pr. kanal tid, på en velkjent måte,

TDM

databussen er en paral1 el 1 buss med 16 linjer, en linje for hver databit.

Databuss 22 er koblet til en port 82 som avføler det spesielle kodede ord som benyttes for å be om et kommandoregi ster. Som svar på det kodede ordet, tilveiebringer port 82 et signal som kalles "Start av Pakken"

(SOP), til OG-portene 84 og 86.

En anvisnings prioritetslogikk 88 overvåker anvis-ningen av de 5 kommandoregistre 26 for å fastlegge hvilket som er anvist til kommandoki1 der. Hvis alle fem kommandoregistre er anvist til kommandoki1 der, vil et helsignals kommandoregister bli ført til port 84. Derved vil porten 84, når den mottar et klokkesignal, et SOP signal og et fullt signal fra et kommandoregister, tilveiebringe et SOP avsiagssignal til en linje 90 som indikerer at SOP signalet er blitt avslått. Linjen 90 blir også koblet til en leseinngang på lese/skrive logikken 42 tilforordnet anvisnings CAM delen 40, slik at adressen til kilden som anmoder om å være en kommandokilde, leses ut på den 8 biters bussen 46.

Anvisningsprioritetslogikken 88 har en utgang og en inngang for hver av de fem kommandoregistrene 26. Anvisnings-prioritetslogikken tilveiebringer et signal til porten 86 for det kommandoregister 26 som er høyest prioritert og som ikke er anvist, slik at porten som svar på signalet, et SOP signal og et CLK signal, vil frembringe et logisk nivå 1 til en ordlinje som strekker seg gjennom alle CAM og RAM cellene til det høyest prioriterte og ikke-anviste kommandoregister 26, og gjør det derfor mulig for cellene å enten bli skrevet til eller lest fra. Anvisningsbit 48 lagrer status for kommandoregisteret og tilveiebringer en utgang gjennom et buffer 92 til anvisnings prioritetslogikken 88, slik at logikken holder seg oppdatert.

Driften og responsen fra kommandoregisteret på kommandosignaler, vil nå bli diskutert. Imidlertid blir styringen av mange av funksjonene til kommandoregisteret 26 ivaretatt av styringskrets CAM 66 hvori sortering, eksekutering og svar-sorteringsbiter bestemmer hvilke styringsfunksjoner som skal utføres. Styringsfunksjonene har i seg selv en tildelt prioritet, slik at dersom en sorterings funksjon skal utføres ved to eller flere kommandoregi stre 26, så vil sorten* ngsf unks jonene først bli gjennomført på det kommandoregister som har høyest prioritet. Likeledes foreligger en prioritering for funksjonene, slik at eksekuteringsfunksjonen vil ha en prioritet som er høyere enn prioriteten til svar-sorteringsfunksjonen som igjen har høyere prioritet enn sorten'ngsf unksjonen. Således vil en styri ngskrets for prioritetslogikkretsen 94 bli forsynt med innganger fra hver av de tre styrings CAM bitene for hvert av kommandoregi strene gjennom bufferene 96. Styringsprioritetslogikken 94 tilveiebringer fem utganger, én til hvert kommandoregister via en OG-port 98. OG-port 98 gir en utgang til en ordlinje som går gjennom alle CAM- og RAMkretser i kommandoregister 26 for derved å klargjøre CAM og RAM kretsene i dette kommandoregister, til å bli lest ut fra eller skrevet inn til. Styringsprioritetslogikken 94 utfører en dobbel prioritetsbestemmelse. Først etableres en prioritet basert på styringsfunksjonene og dernest en prioritet basert på kommandoregisterets prioritet. Den styrende prioritets-logikken 94 har en annen utgang som forsyner styringsfunksjonssignaler til en kommando tidstyringskrets 97.

Kommando-avslagssignalet som tilveiebringes av avslags logikken 24, fremkommer på linjen 100, og funksjonerer som tidligere forklart også som et lese signal til lese/skrive logikken 42, slik at adressen til kommandoki1 den for den avslåtte kommando kan leses til 8 bits bussen 46. Linjen 100 blir også koblet til en skri veinngang på lese/skrive logikken 32 og til en avslagskode krets 102. Avsiagskodekretsen 102 har en utgang koblet til TDM data bussen 22 og fnemskaffer et forutbestemt avsiagskodesignal til databussen ved mottagelse av kommandoavslagssignalet på linjen 100. Samtidig med dette forårsaker skrivesignalet til lese/skrivelogikken 32 at data RAM 28 skriver den spesielle avslagskoden slik at kommandoregisteret vil fastholde en bemerkning om at kommandoen ble avslått.

En sorterings PLA 104 er koblet til TDM databussen 22 for dekoding av operasjonskodene (OP CODES) mottat fra kommandoki1dene, og for å tilveiebringe dekodede kommandosignaler. Sorterings PLA 104 mottar et utgangsstyr-ingssignal for prioritetslogikken, og et tildsluke signal 13. Kommandosignalene blir ført til kommando tidsstyringskrets 97 som også mottar utgangssignalene for den styrte prioriteringslogikken.

En teller 101 mottar et klokkesignal CLK fra brukersystemet og tilveiebringer tidslukesignaler TS til en logisk tidsstyringskrets 99 og kommando-tidsstyringskretsen 97.

Den logiske tidsstyringskretsen 99 frembringer følgende tidsstyringssignaler for styring av svitsjens styringsenhet: E COMP, C COMP, C PRG, T DSG, F DSG, C

TIME, DRD, DWR, CIRWR, CFWR, ASWR, AS COMP og ASRD.

Kommando tidsstyringskretsen 97 gir følgende tidsstyringssignaler for eksekutering av kommandoer: SWR, SRD,

SDWR, SDRD, DWR, DRD, EWR, ERD, EDWR, EDRD, EXWRO, EXWR1, RSWRO, RSVIR1, STWRO, STWR1, PWR, RRD RDVIR, RDRD, ICAWR og

skrive og lese signaler for svitsjen 10.

Fn slik styringskrets kunne bli betraktet som en intelligent kilde for å frembringe kommandoer. Selvfølgelig kan også andre av inngangs/utgangsportene være intelligente kilder som er i stand til fremskaffe kommandoer og starte en SOP. Kommandoavslagssignalet som er tilveiebragt på linje 100, SOP avsiagssignalet som er tilveiebragt på linje 90 og den 8 bits bussen 46, blir koblet til styringskretsens grensesnitt port, slik at styringskretsen kan svare på

disse signaler etter krav fra brukersystemet.

Driften av svitsjens styringskrets starter når en kilde sender et krav om å bli en kommandoki1 de ved å skrive til TDM databussen 22 et ord med en unik kode som porten 82 svarer på med å tilveiebringe et SOP signal. Antas at det foreligger et ikke-anvist kommandoregister, vil prioritetslogikken i samband med SOP signalet, klargjøre CAM og RAM cellene til det høyest prioriterte ikke-anviste kommandoregister, slik at adressen til kilden som krever å bli et kommandoregister kan skrives ut til anvisnings CAM delen 40. Den neste gangen TDM bussen mottar data fra kommandoki1 den, vil anvisnings CAM delen 40 gjenkjenne adressen og derved klargjøre data RAM delen 28 og tillate data på TDM bussen å bli skrevet til data RAM. Samtidig vil sorteringsbit skrives til logisk nivå 1. Sorteringsbitet vil generere en ord linje i en etterfølgende tidsluke og tillate at en sorteringskom-mando utføres. En sorterings styrings funksjon utføres ved å lese data inn i data RAM til TDM bussen og samtidig klargjøre sorterings PLA 104. Sorteringskrets PLA 104 dekoder OP C0DE bitene som inneholdes i data RAM, for å fastlegge hvilke av de mulige kommandoer, slik som f. eks. 64 kommandoer, som ble utgitt av kommandoki1 den. Som svar på det dekodede kommandosignal og tidsstyrings-signalene, frembringer kommandotidsstyringskretsen 97 flere skrive- og lese- styringssignaler. På samme måte frembringer tidsstyringslogikken 99 styringssignaler for tidsstyring av svitsjen. Disse forskjellige signaler blir brukt til å styre både styringskretsen ifølge foreliggende oppfinnelse og svitsjen 10 o overensstemmelse med tidsdiagrammene som vil bli beskrevet nedenfor. Dersom den dekodede kommando krever det, kan en eksekuteringsfunksjon følge etter sorteringsfunksjonen og etter den et svar på sorteringsfunksjonen.

Sorteringsfunksjonen flytter data mellom deler av et kommandoregister. Eksekuteringsfunksjoner overfører data fra eller til et kommandoregister til eller fra svitsjen. Svaret på sorteringsfunksjonene leser kilde- eller bestemmelsessteds CAM'ene i svitsjen til TDM databussen og skriver deretter adressene derfra til data RAM i et kommandoregi ster.

Under henvisning til figur 2, er det vist et skjematisk diagram for en RAM celle 106 som er benyttet i data RAM delen 28 og en sperrecelle 108 som er benyttet i sperre delen 30. RAM cellen 106 omfatter en hukommelses-del som inneholder transistorene 110, 112, 114 og 116 som er innbyrdes forbundet på en standard måte. RAM cellen er en dynamisk RAM og vil derfor kreve en oppdateringsanordning. Følgelig vil uttømmingsmodus transistorene 118 og 120 benyttes, og de er koblet i en standard måte for å gjøre RAM'en statisk og derved eliminere behovet for en oppdateringsanordning. Transistorene 110 og 114 er koblet til en ordlinje WL for det formål å klargjøre RAM cellen og forbinde den henholdsvis til bitlinjene BL og BL. Bitlinjene strekker seg gjennom alle fem kommandoregistre og forbinder alle RAM celler som er tilknyttet én spesiell bit i kommandoregistrene.

Dataene som er lagret i RAM cellene blir lagret i knutepunktene 122 og 124.

Sperrecellen 108 omfatter en inverteringskrets 126 som har en inngang koblet til knutepunkt 124 i RAM 106. En utgang fra inverteringskrets 126 blir koblet gjennom en transistor 128 til en inngang til en annen inverteringskrets 130. Inverteringskretsen 130 har en utgang koblet gjennom en transistor 132 til bitlinjen BL. Utgangen fra inverteringskrets 130 er også koblet til eninngang til en inverteringskrets 134 som har en utgang koblet gjennom en transistor 136 til inngangen til inverteringskrets 130. Transistoren 128 er koblet til og styrt av en svarende låst ordlinje RPLWL, mens transistoren 136 er koblet til og styrt av en invertert svarende låselinje, RPLWL. Transistoren 132 er koblet til og styres av en svarende ordlinje RWL.

Under henvisning til figur 3, er det vist en krets for en standard CAM celle 138 som kan benyttes i anvisnings CAM delen 40, svar CAM delen 60, eller styrings CAM delen 66. Standard CAM cellen omfatter en RAM hukommelse-del som ligner den til cellen 106 vist i figur 2 og en sammenlignende del. Sammen!i gningsdelen omfatter serie-koblede transistorer 140 og 142 koblet mellom jord og en sammenli gningslinje COMP OUT. Transistor 140 reagerer på signalet lagret ved knutepunkt 124 , mens transistor 142 reagerer på et signal ved en adresselinje AL. Transistorene 144 og 146 er koblet i serie mellom jord og sammenli gningslinjen COMP OUT. Transistor 144 reagerer på signalet som foreligger ved knutepunkt 122 mens transistor 146 reagerer på et signal på adresselinjen AL. CAM cellen funksjonerer på en måte som ligner på CAM cellene,

bortsett fra at cellene i foreliggende oppfinnelse er utstyrt med par av bitlinjer og adresselinjer. Bitlinjene er hovedsakelig for skriving til og fra RAM hukommelsesdelen til cellen, mens adresselinjene benyttes når en sammenli gningsfunksjon foretas.

I figur 4 er det vist en lese/skrive krets 148 som kan brukes for å lese fra eller skrive til et bitlinjepar som er tilforordnet RAM celler av den type som er vist i figur 2. Flere kretser 148 benyttes i lese/skrive logikken 36, 38,32, 56 og 58, én krets for hver bitlinjepar. Kretsene 148 kan også brukes i lese/skrive logikken 44 og 64. Lese/skrive kretsen 148 omfatter en klemme 150 for kobling til en linje for en buss for mottagelse eller utsending av data fra eller til bussen. Klemmen 150 er koblet til en inngang på en inverteringskrets 152 som har en utgang koblet til bitlinje BL gjennom en transistor-154. Utgangen fra inverteringskretsen 152 er også koblet til en inngang til en annen inverteringskrets 156 som har en utgang koblet gjennom en transistor 158 til bitlinjen BL. En klemme 160 er tilpasset for å motta et skrivesignal WR som blir koblet til transistorene 154 og 158 for å tillate data fra bussen å flyte til bitlinjene BL og BL. Før en skriveoperasjon påbegynnes, blir bitlinjene kondisjonert av en forhåndsoppladning gjennom transistorene 162 og 164, som reagerer på et forhåndsopplad-ningssignal PRG frembragt på klemmen 166. Forhåndsopplad-ni ngssi gnal et PRG på klemmen 166 forårsaker at transistorene 162 og 164 slås "på" og frembringer derved et Yno signal til bitlinjene og tvinger dem til logisk nivå 1. For å lese de data som er lagret i RAM cellen, omfatter 1 ese/skrivekretsen 148 en transistor 168 koblet til bitlinjen BL, og denne transistoren reagerer på et lesesignal RD som tilveiebringes ved en klemme 170. Transistoren 179 kobler bitlinjen BL til en inverteringskrets 172 som har en utgang koblet til klemmen 150 for å tilveiebringe utiesningsdata til denne.

I figur 5 er det vist et skjematisk diagram for en 1 ese/skrivekrets 174 som kan brukes i samband med CAM cellene 138 vist i figur 3. Kretsene 174 brukes i

1 ese/skri velogikken 42 og 62 for styring av CAM cellene. En klemme 176 er tilveiebragt for kobling til en linje i en buss for skriving av data til en CAM celle eller for lesing av data derfra. Kretsen 174 omfatter mange komponenter som ligner på dem som er vist i kretsen 148

i figur 4, hvilke komponenter er gitt samme betegnelse-nummer og funksjon som tilsvarende komponenter i figur 4. Ti 11eggskomponentene som er vist i figur 5 omfatter

adresselinjene A og AL som henholsvis er koblet til utgangene fra inverteringskretsene 152 og 156 via transistorene 178 henholdsvis 180. Transistorene 178 og 180 reagerer på et sammenl i gni ngssi gnal C0.MP tilveiebragt på en klemme 182 for å igangsette en sammenli gningsoperasjon. En transistor 184 er koblet mellom adresselinjen AL og jord, mens en transistor 186 er koblet mellom adresselinjen AL og jord. Transistorene 184 og 186 styres av et utiadningssignal DSG som frembringes på en klemme 188.

I figur 6 er strukturen og formatet til ordene som benyttes i foreliggende oppfinnelse, vist. Som tidligere nevnt er TDM databussen en parallellbuss som inneholder 16 linjer. Således vil hvert data ord omfatte 16 bit som er identifisert i figur 6 som bit 0 - F. Bitene 0-7 antas å være det laveste byte i ordet, og inneholder adresseinformasjon som vist av bokstavene d. Det øvre byte i ordet inneholder bitene 8 - F og innbefatter protokoll bi tene E & F samt operasjonskode bit 8 - D identifisert av bokstaven i. Som tidligere nevnt, kan starten av pakkeordet SOP bare sendes fra en intelligent terminal som kan bli en kommandoki1 de. Starten på pakkeordet vil inneholde 16 bit med én av protokol1 bitene, vanligvis bit E, inneholdende det logiske nivå 1. Adressebit 0-7 blir vanligvis ført til anvisnings CAM delen 40, kilde RAM delen 34 bestemmelsessteds RAM delen 54 og svar CAM delen 60. Idet hver av disse har evnen til å lagre 8 bit med adresseinformasjon. Data RAM delen 28 har mulighet for å lagre hele det 16 bit lange ordet. Sorterings PLA 104 er konstruert til å dekode bitene 8

til D, som er operasjonskode bitene.

I figur 7 er det vist et detaljert skjema for et kommandoregister 26. Anvisningsprioritetsl ogikken 88 på 5 rader og spalter, og hvor én rad og én spalte er tilforordnet hvert av de fem kommandoregi stre. F.em spalter er vist, men bare to rekker. Spalten 190 representerer kommandoregisteret med høyest prioritet, og er koblet til en inngang på OG-porten 86 som også mottar et klokkesignal CLK og et start-på-pakke signal SOP. De gjenværende spalter 192 er koblet til de lavere prioriterte kommandoregistre, som vist ved den del av tegningen som er identifisert som neste kommandoregister. Radene som er tilforordnet hvert kommandoregister, omfatter flere transistorer koblet mellom spaltene og jord og styres av utganger av inverteringskretser 194 og 196. For det første eller det høyest prioriterte kommandoregister, er transistoren 198 koblet til spalten 190 og blir styrt av en utgang fra inverteringskrets 196, transistorene 200 er koblet til de gjenværende spalter 192 og blir styrt av utgangen fra inverteringskrets 194. Spaltene er koblet til Vqd gjennom uttømmingsmodus transistorer som funksjonerer med å lade spaltene til logisk nivå 1.

Ugangen fra OG-port 86 er koblet til en ordlinje 202 som strekker seg gjennom alle CAM- og RAMkretser i kommandoregisteret. Anvisningsbit 48 er en CAM celle konstruert i overensstemmelse med skjemaet vist i figur 3, hvori ordlinjen WL er linje 202 og den sammenlignende utgang COMP OUT er koblet til en sammenli gningslinje 204. Adresselinjene og bitlinjene til anvisningsbit 48 er koblet til en 1 ese/skrivekrets 50. Kretsen 50 omfatter transistorene 206 og 208 som benyttes til å skrive et logisk nivå 1 til anvisningsbit i et vilkårlig kommandoregister som er klargjort ved at det har et logisk nivå 1 på sin ord linje 202. Transistorene 206 og 208 reagerer på et signal CIWR for å skrive det logiske nivå 1 til anvisningsbitet. Transistorene 210 og 212 er koblet til adresselinjene for å igangsette en sammenli gningsoperasjon med et logisk nivå 1, som svar på et CFWR signal. Lese/skrive krets 52 omfatter transistorene 214 og 216 som reagerer på et signal ICAWR med å skrive et logisk nivå 0 til alle klargjorte anvisningsbit som også benyttes til å ikke-anvise et kommandoregister.

Før en sammenli gningsoperasjon igangsettes, må sammenli gningslinjen 204 bli forhåndsoppladet til et logisk nivå 1, og dette utføres av transistor 218 som reagerer på et signal FDSG. Sammenli gningslinjen 204 er koblet til inngangen til inverteringskrets 194 gjennom transistor 220 som reagerer på et klokkesignal CLK med å koble sammenli gningslinjen til inverteringskretsen 194.

Har en kilde søker å bli en kommandoki1 de og har et kommandoregister 26 tilknyttet seg, genererer kilden det unike kodede signalet som dekodes av porten 82 vist i figur 1, som i sin tur frembringer starten på pakke-signalet SOP. Det første trinnet i å anvise et kommandoregister til en kilde, er å foreta en sammenli gningsoperasjon på alle anvisningsbit i de fem kommandoregistre ved å sammenligne det lagrede bit med et logisk nivå 1. For registre som er anvist og har sitt anvisningsbit skrevet til logisk nivå 1, vil sammenli gningslinjen 204 forbli på logisk nivå 1, mens for de registre som ikke er anvist, vil sammenli gningslinjen falle til logisk nivå 0. Transistoren 220 vil, som et svar på et klokkesignal forbinde sammenli gningslinjen 204 med inverteringskretsen 194. Før klokkesignal et mottas, vil alle spaltene 190 og 192 drives til logisk nivå 1 grunnet uttømmingsmodus transistorene som er koblet til Ydd dersom transistorene 198 og 200 er "av". Dersom det første kommandoregisteret som er vist i figur 7 skulle sammenligne og frembringe et logisk nivå 1 signal ved sammenli gningslinjen 204, vil transistoren 198 bli slått "på" noe som forårsaker at spalten 190 faller til logisk nivå 0 mens de øvrige transistorer 200 for denne raden vil holde seg "av". Dersom det neste kommandoregister ikke ble anvist, vil transistoren 198 for det registeret forbli "av" mens transistoren 200 ville slås "på" og drive disse spalter til logisk nivå 0. Derved vil bare spalten for det høyeste prioriterte kommandoregister som ikke er anvist,

forbli på logisk nivå 1.

Anta nå at anvisningsbit for det første kommandoregister befinner seg ved logisk nivå 0, noe som angir at det ikke er anvist, da vil spalten 190 forbli på logisk nivå 1 mens spaltene 192 vil drives til logisk nivå 0. Etter sammenli gningsoperasjonen vil SOP signalet føres til en OG-port 86 og ved neste klokkepuls vil ordlinen 202 v 1 i forsynt med et logisk nivå 1 signal og derved klargjøre alle CAM og RAM kretser i registeret. Når ordlinjen 202 blir skrevet til logisk nivå 1, vil signalet CIWR føres til 1 ese/skri veenhe.ten 50 for å skrive det logiske nivå 1 til anvisningsbit 48 og derved indikere at dets kommandoregister nå er anvist. Samtidig som en l'er skrives inn til anvisningsbitet, vil adressen til den nye kommandoki1 den skrives til anvisningsdelen av CAM 40 av 1 ese/skri velogikken 42 fra ki1deadressebussen 18.

Antas nå at det i den opprinnelige sammenli gningsoperasjon ble oppdaget at alle fem kommandoregistre 26 var anvist, så vil alle fem kolonner til den anviste prioritetslogikk 88 bli drevet til logisk nivå 0. Spaltene til anvisningsprioritetslogikken 88 blir koblet til en HVERKEN-port 222 som til svar på alle inngangs-signaler med nivå 0 vil frembringe et logisk nivå 1 utgang, identifisert som fulle kommandoregistre CR FULL. CR FULL signalet sammen med et klokkesignal og SOP signalet, føres til OG-porten 84 som til svar på dette tilveiebringer et SOP avvisningssignal som indikerer at starten på pakke-anmodningen fra anmodningski1 den ble avslått.

Anvisnings CAM delen 40 er konstruert fra CAM cellene som vist i figur 3, og er koblet til ordlinje 202 og til en sammenli gningslinje 224. Bitlinjene til RAM cellene til anvisnings CAM 40, er koblet til lese/skrive logikken 42 som inneholder kretser som er identiske med dem som er vist i figur 5. Logisk krets 42 er koblet til ki1deadressebuss 18. Logisk krets 42 mottar signalene ASWR ASRD og ASCOMP. Bitlinjene er også koblet til 1 ese/skri velogikken 44 som inneholder kretser som er identiske med kretsen i figur 4, og er koblet til databussen 22. Logisk krets 44 mottar lese/skrive signalene ADWR og ADRD.

Åtte utganger føres til 8 bit bussen 46 fra anvisnings CAM 40. Bare én er vist av enkelhetsgrunner. En transistor 226 som reagerer på kommandosignalet på linjen 100, er koblet mellom bitlinje avvisning BL og en inngang til en HVERKEN-port 228. HVERKEN-porten 228 har en annen inngang koblet til bitlinjen BL gjennom en transistor 230 som reagerer på SOP signalet på linjen 90. Utgangen fra HVERKEN-port 228 blir koblet til en linje i 8-bit bussen 46.

En bufferkrets 232 er koblet mellom sammenli gnings-linjene 204 og 224 for å isolere sammenli gningslinjen 204 fra linjen 224. En transistor 234 er koblet mellom Vrjo og sammenli gningslinjen 224 og reagerer på signalet FDSG for forhåndsopplading av sammenli gni ags1 inje 224.

Således lagrer anvisningsbit CAM 40 8 bits adresser som kan skrives fra eller leses til databuss 22 gjennom lese/skrive logikk 44. I tillegg til dette kan anvisnings CAM lagre adresser som er skrevet fra eller lest til kildeadresse bussen via 1 ese/skri velogikken 42 og sammenligningen gjøres gjennom adresselinjene som svar på

ASCOMP.

En OG-port 236 er koblet mellom sammenli gningslinjen 224 og ordlinjen 202 med en inngang koblet til sammenlignings! i njen og en utgang koblet til ordlinjen. I tillegg har OG-porten 236 en inngang koblet til klokken CLK. OG-porten 236 funksjonerer med å tilveiebringe et logisk nivå 1 signal til ordlinjen 202 når en sammen-1 i gningsoperasjon utføres i anvisnings CAM 40 og en sammenligning er funnet under forutsetning av at det er funnet et logisk nivå 1 signal på sammenlingningsl injen 224. Sammenli gningslinjen 224 er også koblet til en inngang på OG-porten 238 som har en annen inngang koblet til et invertert klokkesignal CLK. Utgangen fra OG-port 238 frembringer et signal RPLWL somføres til en inngang til en inverteringskrets som fremskaffer en utgang RPLWL.

Kilde RAM 34 inneholder itte RAM celler som er konstruert son vist i hukommel sesdelen 106 i figur 2. Bi ti injeneti1 RAM cellene strekker seg til lese/skrive-logikken 36 som inneholder kretser som vist i figur 4. Logikken 36 er koblet til kilde adresse bussen 18 og mottar også lese/skrive signaler SRD og SWR. Bitlinjene til hver av kilde RAM cellene strekker seg også tvers gjennom de tilsvarende RAM celler i hvert kommandoregister til en 1 ese/skri velogikk 38. Den logiske krets 38 inneholder kretser som vist i figur 4, og er koblet til databussen 22 og mottar 1 ese/skrivesignaler SDRD og SDWR. Kilde RAM'en funksjonerer bare til å lagre 8 bit adresser som kan skrives fra eller leses til enten kilde adresse-bussen 18 eller data bussen 22. Cellene til kildeRAM delen 34 er koblet til ordlinjen 202 og er klargjort av denne.Data RAM delen 28 og sperre delen 30 inneholder 16 data RAM og sperre celler som vist i figur 2 med RAM cellene koblet til ordlinje 202 ogbitlinjene som strekker seg til 1 ese/skri velogikken 32 som omfatter kretser konstruert som vist i vigur 4. Lese/skrive logikken 32 er koblet til data bussen 22 og mottar styringssignaler DWR og DRD. Cellene til sperre delen 30 er koblet til å motta RPLWL signalet, RPLWL signalet og et RWL signal. Utled-ningen for disse vil bli beskrevet nedenfor.

Lese/skrivelogikken 32 tillater at data RAM delen 28 skriver fra eller leser til databussen. Sperredelen 30 tillater en bit som er lagret i hukommelsescelledel en 106 for å bli lagret i sperre delen 108 ved mottagelse av et RPLWL signal og et RPLWL signal som blir fremskaffet som svar på et sammenligningssignal på sammenli gningslinjen 224. Dataene som er lagret i sperredelen 30 kan leses ut til bitlinjen BL når RWL befinner seg ved logisk nivå 1 og tillater derved at signaler leses ut til databussen fra både data RAM 28 og sperre delen 30 når egnede kommandoer benyttes.

Bestemmelsessted RAM delen 54 omfatter åtte RAM celler for hvert kommandoregister, idet hver RAM celle er konstruert som hukommelsescel1 edel en 106 i figur 2. Hukommelsescellene 106 er koblet til ordlinjen 202 og til par med bit linjer som er koblet til 1 ese/skri velogikken 56 og 58 som omfatter kretser konstruert som vist i figur 4. Lese/skrive logikken 56 er koblet til bestemmelsessted adressebussen 20 og mottar styringssignaler RWR og RRD mens lese/skrive logikke 58 er koblet til data buss 22 og mottar styringssignalene RDWR og RDRD.

Svar CAM 60 omfatter for hvert kommandoregister åtte CAM celler som er konstruert som vist i figur 3, og hver av idisse er koblet til en ord linje 202 og er koblet til par med bitlinjer og adresselinjer. Parene med bitlinjer og adresselinjer er koblet til en 1 ese/skri velogikk 62 som har kretser konstruert i overensstemmelse med figur 5 koblet ti 1bestemmelsesstedet til adressebuss 20 og mottar styringssignalene EWR, ERD og EC0MP. Parene med bitlinjer er også koblet til en 1 ese/skri velogikk 64 som er konstruert i overensstemmelse med figur 4 koblet til data buss 22 og motagende styringssignalene EDWR og EDRD. Sammenli gningsutgangen COMP OUT linjene til CAM cellene er koblet til en sammenli gningslinje 242 som er koblet til en inngang på en 0G-port244. OG-porten 244 har en annen inngangkoblet til klokkesignalet CLK og fremskaffer vet sin utgang RWL signalet. En transistor 246 er koblet mellom sammenl i gni ngsl i njen 242 og VrjD °9 reagerer på signalet TDSG med å forhåndloppiade sammenli gningslinjen 242.

Således blir, når en sammenli gningsoperasjon utføres i svar CAM'en 60 mellom adresselinjene og de lagrede data, det resulterende sammenli gningsignal ført til porten 244 som gir RWL signalet til sperredelen 30 og derved tillater at data som foreligger i sperren(1atch) lese ut til data bussen 22. Adressene kan skrives til og leses fra svar CAM delen 60 via 1 ese/skri velogikken 63 og 64.

Eksekuteringsbiten 68, svarsorteringsbiten 72 og sorteringsbiten 70 er formet i CAM cellene med en av hver frembragt i hvert kommandoregister 26. Hvert bit er koblet til ordlinjen 202 og er klargjort av denne når ordlinjen er på et logisk nivå 1. Sorterings CAM'en har et par bitlinjer koblet ved en ende til en skrivekrets 75 og ved den andre enden til en sammenlignings/skrive krets 76. Skrivekretsen 75 omfatter transistorer 246 og 248 som henholdsvis er koblet til jord og VDD og reagerer på et signal STWR1 med å skrive et logisk nivå 1 til sorterings CAM 70. Sammenli gnings/skrivekretsen 76 omfatter transistorene 250 og 252 som forbinder bitlinjene BL~henholdsvis BL til Vnø og jord. Transistorene 250 og 252 reagerer på et signal STWRO med å skrive sorterings CAM 70 til et logisk nivå 0. Sammenli gnings/skrivekretsen 76, omfatter også transistorene 254 og 256 som forbinder adresselinjene al °9 AL til jord og henholdsvis Vqq og reagerer på et signal C COMP som forårsaker at sorterings CAM utfører en sammenli gningsoperasjon med et logisk nivå 1 signal. Sorterings CAM 70 har en sammenlignende utgangslinje 258 som er forhåndsoppladet av en transistor 260 som reagerer på signalet C PRG. Sammenli gningsutgangen 258 gir et C COMP OUT signal.

Svarsorterings CAM 72 har sitt par av bitlinjer og adresselinjer koblet til en sammenlignings/skrive krets 78. Bitlinjene til svarsorterings CAM cellene72 er koblet til skrive krets 77 som omfatter transistorene 262 og 264 for å koble bitlinjene BL og BL til jord henholdsvis til Vqd idet transistorene reagerer på et signal RSWR1 med å skrive svarsorterings CAM cellene til logisk nivå 1. Bitlinjene er også koblet til transistorene 266 og 268 i sammenli gnings/skrivekretsen 78 for å koble bitlinjene BL og BL til VDD

henholdsvis til jord. Idet transistorene reagerer på et signal RSWR0 med å skrive svar sorterings CAM'ene til logisk nivå 0. Adresselinjene AD<*> og AL er koblet henholdsvis til transistorene 270 og 272 for å koble adresselinjene AL<*> og AL henholdsvis til jord og Vdd som svar på signalet C COMP som påbegynner en sammenli gningsoperasjon med en logisk nivå 1 verdi. Svar sorterings CAM 72 har en sammenlignings utgangslinje 274

som er forhåndsoppladet til logisk nivå 1 av transistor 276 som reaksjon på signalet CPRG. Sammenlignende utgangslinje 274 tilveiebringer et C COMP OUT signal.

Eksekuteri ngs CAM 68 har et par bitli.njer koblet til en sammenli gnings/skrivekrets 74 ved sin ene ende og en skrive krets 73 ved den andre enden. Skrivekretsen 73 omfatter transisorene 278 og 280 for kobling av bit linjene BL<*> og BL henholdsvis til jord og til Vno* Transistorene 278 og 280 reagerer på et signal EXWR1 med å skrive eksekuterings CAM cellen til logisk nivå 1. Sammenli gnings/skrivekretsen 74 omfatter transistorer 282 og 284 for tilkobling av bitlinjene BL og BL til Vøn og henholdsvis jord. Transistorene 282 og 284 reagerer på et signal EXWRO med å skrive eksekuterings CAM cellen til logisk 0. Adresselinjene AL og AL er henholdsvis koblet til transistorene 286 og 288 som forbinder adresselinjene til jord henholdsvis Vpo* Transistorene 286 og 288 reagerer på signal C COMP med å igangsette en sammen-1 i gningsoperasjon hvor eksekuterings CAM cellen sammenlignes med et signal som er logisk 1. Eksekuterings CAM 68 har en sammenlignende utgangslinje 290 som er forhåndsoppladet til et logisk nivå 1 signal av en transistor 292 som reagerer på signalet CPRG. Den sammenlignende utgangslinje 290 frembringer et C COMP OUT signal.

Sammenli gningsutgangslinjene 290, 274 og 258 er henholdsvis forbundet med inngangene til buffrene296, 298 og 300 gjennom transistorene 294 som reagerer på signalet C COMP. Bufrene 296, 298 og 300 representerer i detalj buffer 96 som er vist i blokk skjemaet i figur 1 og forbinder sammenli gningsutgangslinjene med styringsprioritetslogikken 94.

Som tidliger nevnt, etablerer først styringsprioritetslogikken 94 prioritet ved styringsfunksjonene og deretter ved kommandoregistrenes prioritet. Styringsfunk-sjonens prioritet etableres av tre kolonner: 302 som er anvist til sortering av styringsfunksjoner, 304 som er anvist til svar på sortering av styringsfunksjonene og 306 som er anvist til eksekutering av styringsfunksjoner. Spaltene strekker seg over alle fem kommandoregistre og opprettholdes på logisk nivå 1 ved bruk av V[)D og uttømmingsmodus transistorer når transistorene 326 og 328 er "av". Transistorene 308, 310 og 312 er .koblet til spaltene 302, 304 henholdsvis 306, og virker til å drive spaltene til logisk nivå 0 ved kobling til jord som svar på et logisk nivå 1 på sammenli gningsutgangen, C COMP OUT . på sammenli gningsutgangslinjene 258, 274 hhv. 290. Således vil spaltene drives til logisk nivå 0 dersom deres respektive kommando CAM'er fremviser en sammenlig-ningsutgang med logisk nivå 1.

Spaltene er ved sin ene ende koblet til styringsfunksjoner for de logiske kretser, inneholdende en inverteringskrets 301, en HVERKEN-port 303 og en HVERKEN-port 305. Spalten 306 anvist til eksekuteringsfunksjonen, er koblet til inverter 301 som gir en EKSEKUTER utgang ved logiske nivå 1 når en vilkårlig eksekuterings CAM 68 fremviser en sammenli gningsutgang. HVERKEN-port 303 har innganger koblet til spalten 304 og utgangen fra inverter 301 og gir en SVAR SORTEkING utgang ved logisk nivå 1 bare når en svar sorterings CAM sammenligner og eksekuterings kommandoutgangen er på logisk nivå 0. HVERKEN-port 305 har tre innganger, nemlig spalte 302, utgangen fra inverter 301 og utgangen fra HVERKEN-port 303, og gir et logisk nivå 1 på utgangen som en SORTERINGS utgang når en sorterings CAM sammenligner og både svar sorterings utgang og eksekuteringsutgang befinner seg ved logisk nivå 0.

En OG-port 314 har innganger koblet til buffer 300 og spaltene 304 og 306 og gir en utgang til en inngang på en HVERKEN-port 318. En OG-port 316 har innganger koblet til et buffer 298 og spalte 306, og har en utgang koblet til en inngang på HVERKEN-port 318. HVERKEN-port 318 har en utgang koblet til inverter 320. Kommandoregisterets prioritetsdel av styringsprioritetslogikken 94 omfatter et felt på fem spalter og fem rader som tilsvarer tallet på kommandoregistre 26. Feltet omfatter flere spalter 322 og 324 hvor spalte 322 tilsvarer kommandoregisteret med høyest prioritet og 324 det med lavest prioritet. Ved å bruke Vqd og uttømningstransistorer ved en ende av hver spalte, opprettholdes spaltene på logisk nivå 1 når de ikke drives til logisk nivå 0 av transistorene som brukes i feltet. Radene er tilforordnet kommandoregistrene, og hver rad omfatter en transistor 326 som er koblet til en spalte som er tilforordnet kommandoregisteret til raden mens transistorene 328 er koblet til spaltene som er tilforordnet kommandoregistrene med lavest prioritet. Transistor 326 reagerer på et logisk nivå 1 signal fra HVERKEN-port 318 med å drive spalten som er tilknyttet dens kommandoregister til logisk nivå 0 mens transistorene 328 styres av utgangen fra inverter 320 og reagerer på et logisk nivå derfra med å drive spaltene som er tilforordnet alle lavere prioritets kommandoregistre til logisk nivå 0. Således, for kontroll formål,

vil det kommandoregister som har høyest prioritet og med et logisk nivå 1 signal ved utgangen fra inverter 320, ha sin spalte ved logisk nivå 1.

06-port 98 har en inngang koblet til spalten som er tilforordnet dens styringsregister og ytterligere innganger er koblet for å motta et C TIME signal og et klokke signal CLK. Utgangen fra port 98 er koblet til ordlinjen 202. Dermed vil, dersom spalten som er tilforordnet et vilkårlig kommandoregister befinner seg på logisk nivå 1 under såvel C TIME som CLK, porten 98 frembringe et logisk nivå 1 signal til ordlinjen 202 og derved klargjøre CAM'ene og RAM'ene i kommandoregi steret.

I figur 8 er det vist et eksempel på en krets som

kan inngå i sorterings PLA 104 og kommando tidsstyringskretsen 97.

Som tidligere nevnt er sorterings PLA 104 koblet til databuss 22 for å motta bitene 8 til D i dataordet,

hvilke bits inkluderer operasjonskoden som angir kommandoen som gis til svitsjens styringskrets. Sorterings PLA omfatter en låse(latch) krets 330 med en port 331 for å motta SORTERINGS signalet og et tidsluke 13 signal.

Bitene klokkestyres inn i en låsekrets 330 ved en tidsluke 13 dersom en sortering utføres og lagres deri. Hver av operasjonskodebitene fremkommer ved en utgang fra 1 åsekrets (1 atch) 330 som en bit og dens irjverterte bit. Derved får låsekretsen 330 tolv utgangs!injer 332. Linjene 332 er inndelt i flere spalter 334 for å utgjøre en matrise. Antall kolonner 334 tilsvarer antall kommandoer som kan eksekuteres av svitsjens styringskrets. Spaltene opprettholdes ved et logisk nivå 1 av Vrjrj og utt.ømni ngstransi storene som foreligger ved den ene ende av spaltene når spaltene ikke drives til logisk nivå 0 av transistorene i matrisen. Transistorene som er vist ved en diagonal linje, er anbragt gjennom hele matrisen ved utvalgte skjæringspunkter mellom rader og kolonner for det formål å dekode de kodede operasjonskommandoer som er frembragt av bitene 8 til D. Derved vil det for hver kommando som presenteres for sorterings PLA kretsen, bare være én kolonne 334 som vil forbli ved logisk nivå 1 for derved å identifisere den spesielle kommandoen som skal eksekuteres.

Spaltene 334 strekker seg helt gjennom et annet sett med rader og danner en annen matrise med disse. Radene 338 tilsvarer hver et lese eller skrive signal som benyttes i svi tsjstyringskretsen og svitsjen for å eksekutere en kommando. Seks ekstra kolonner, 340, 341, 342, 343, 344 og 345 foreligger. Spaltene 340, 341 og 342 er hhv. koblet til funksjonsutgangene SORTERING, SVAR SORTERING, og EKSEKUTER i figur 7, som drives til logisk nivå 1 dersom det foreligger en sammenli gningsutgang C COMP OUT på deres ti 1 forordnede CAM celler. Spaltene 343, 344 og 345 er koblet til tidslukesignal ene TS13, TS14 og hhv. TS15. Radene 338 er oppladet til logisk nivå 1 av Vdd°9 uttømmingstransistorene som er koblet dertil når transistorene 346 er "av". Transistorene 346 er anbragt gjennom hele matrisen slik at utvalgte rader 338 vil bli drevet ned til logisk nivå 0 avhengig av hvilken kommando som blir dekodet. En inverteringskrets 348 er anbragt i hver rad 338 for å omforme det logiske nivået 0 til logisk nivå 1 i de utvalgte rader. Spaltene 340 og 345 krysser radene for å danne en annen matrise for å styre tidsforløpet for de ulike lese- og skrivesignaler som kreves for å eksekutere de dekodede kommandoer. Inverteringskretsene 350 er anbragt mellom inngangene til spaltene 340 til 345 og matrisen. Transistorene 352 er anbragt ved skjæringspunktene i matrisen for å fastlegge . tidsstyringen for hvert lese- og skrivesignal. Som et eksempel vil en utgang 354 gi et logisk nivå 1 signal under forløpet av tidsluke 13 når en sorterings funksjon utføres. Utgangen 356 vil gi et logisk 1 signal under tidsluke 14 når en SVAR SORTERING funksjon utføres. På samme måte vil utgang 358 gi et logisk nivå 1 signal under tidsluke 14 når en EKSEKUTERINGS funksjon utføres. Således vil de ulike utganger fra kommando tidsstyringskretsen 97 frembringe alle de lese- og skrive-styringssignaler som tidligere er nevnt under det egnede tidsluke når de utpekte styringsfunksjoner blir utført.

Foreliggende oppfinnelse blir operert i sykler på 16 tidsluker som styres av telleren 101 som mottar klokkesignaler CLK fra brukersystemet. De 16 tidslukene fyller en enkelt kanals tid, og det er 32 kanaler pr. ramme som tidligere angitt.

I figur 9 er det vist den relative tidsstyring for ulike signaler brukt for styring av svitsjens styringskrets. Tidsarrangementet er som vist i figur 9 slik at det tillater tilkobling til fem kilder Sl til S5 og seks bestemmelsessteder Dl til D6. Disse kilder og bestemmelsessteder kan være fysiske inngangs/utgangs porter slik som portene 80 vist i figur 1, eller kan være porter og kanaler som i en PCM link. Under en kanaltid på 16 tidsluker som vist i figur 9, blir TDM databussen gitt adgang til kildene og bestemmelsesstedene under tidslukene 2 til 12, under hvilke inngangs/utgangsportene 80 blir strobet av TS signalet til å forårsake at porten sender eller mottar data til eller fra databussen. Det er under en av tidslukene, mens en kilde har adgang til databussen, at det unike kodede ordet som-krever at en kilde blir en kommandoki1 de, presenteres til porten 82 som svarer med å frembringe SOP signalet vist som et skravert signal i figur 9, noe som indikerer at det kan eller kan ikke foreligge avhengig av hvorvidt den unike koden blir gjenkjent i en av ki1detidslukene.

Før en kilde blir koblet til TDM databussen blir anvisningsbit sammenlignet med et logisk nivå 1 signal, hvilken sammenligning blir påbegynt av et CFWR signal. Denne sammenli gningsoperasjon vil oppdatere anvisnings-prioritetslogikken og kan resultere i dannelse av et CR FULL signal. CR FULL signalet er vist skravert i figur 9, noe som antyder at signalet kan eller kan ikke befinne seg på logisk nivå 1 avhengig av om alle kommandoregistrene er anvist eller ei. Hvis CR FULL signalet går til logisk nivå 1, vil etterfølgende SOP signal og et klokkesignal CLK i tidsluke 3 resultere i et SOP AVSLAG signal.

En tidsluke før en kilde blir koblet til TDM databussen, blir kilde adressen frembragt av kilde adressebussen og vil fremkomme på 1 ese/skri velogikken 42. Et ASWR signal fremkommer på den samme tiden som det mulige SOP AVSLAG signalet, og skriver derfor kildead-ressen fra ki1deadressebussen til bitlinjen for anvisnings CAM 40. Signalene på bitlinjene blir deretter list til 8 bit bussen som et resultat av SOP AVSLAG signalet på transistoren 230.

Dersom ikke alle kommandoregistrene er anvist, og intet SOP AVSLAG signal er generert, vil SOP og klokkesignalet opptre samtidig og generere et logisk nivå 1 ordi injesignal WL, på ordlinjen 202 til det ikke-anviste kommandoregister som har høyest prioritet. Denne ordlinjen vil klargjøre all CAM'er og RAM'er i dette spesielle styringsregister. Samtidig med ordi injesignalet WL blir et ASWR signal frembragt sammen med et CIWR signal. Disse signaler sørger for å anvise CAM 40 til å skrive adressen fra ki1deadressebussen, noe som indikerer kilden som kommandoregisteret er anvist til. CIWR signalet forårsaker at logisk nivå 1 skriv-es til anvisningsbit 48 og indikerer derved at kommandoregisteret anvises til en kilde. Det ovenfor nevnte beskriver den tidsstyringen av signalene som er nødvendig for å anvise ki1deadressen til anvisnings CAM 40.

Anta f. eks. at et kommandoregister ble anvist til kilden Sl. Da ville adressen til kilden Sl skrives til anvisnings CAM 40. I løpet av neste ramme ville kildeadressebussen presentere ki1deadressen til lese/skrive-1ogikken 42. I løpet av tidslukene 2 og 3 vil kildeadres-sen Sl presenteres og under den andre halvdel av tidsluke 2 vil et ASCOMP signal frembringes til 1 ese/skri velogikk 42 som påbegynner en sammenli gningsoperasjon i anvisnings CAM 40. Da ki1deadressen Sl tidligere ble skrevet inn i anvisnings CAM vil en logisk nivå 1 sammenli gningsutgang bli frembragt på linjen 224, noe som vil resultere i dannelse av et ordi injesignal WL på ordlinjen 202 via port 236. Således vil alle CAM'er og RAM'er i kommandoregisteret bli klargjort, og særlig under den andre halvdel av tidsluke 3 vil et DWR signal frembringes til den 1 ese/skri velogikken som er tilknyttet data RAM, tillate at informasjonen på TDM databussen skrives til data RAM 28. Disse data vil bli benyttet på en måte som vil bli beskrevet nedenfor. Det skal også bemerkes at det på samme tid, nemlig under den andre halvdel av tidsluke 3, blir dannet et STWR1 signal og dermed skrives et logisk nivå 1 til sorterings CAM 70 som frembringer en indikasjon på at en sorteringsstyringsfunksjon skal finne sted for å betjene de data som er lagret i data RAM.

For å illustrere funksjonen av svar låse delen 30 og svar CAM 60, skal det bemerkes at under den andre halvdel av tidsluke 2 blir fremskaffet et ASCOMP signal til 1 ese/skri velogikken 42 for å igangsette en sammenlig-ningsoperasjon som resulterer i at et logisk nivå 1 frembringes ved anvisnings CAM 40's utgangslinje 224. Dette logiske nivå sammen med et klokkesignal under tidsluke 3, resulterte i et ordi injesignal WL på ordlinjen 202. Imidlertid vil det, før den andre halvdel av tidsluke 3, genereres et RPLWL signal av-port 238 som et resultat av det sammenlignende utgangslinjesignal 224 og klokkesignalet CLK som fremkommer på port 238. Således blir RPLWL og RPLWL signalene presentert for låsedelen 30 under den første halvdelen av tidsluke 3, rett før genereringen av ordlinjen WL. RPLWL og RPLWL signalene vil tillate at data som inneholdes i data RAM delen 28 overføres til 1 åse(1 atch)del en 30 før den ødelegges, ved å skrive nye data fra databussen som vil opptre under den andre halvdel av tidsluke 3 når WL genereres. Data som lagres i låsedelen 30, kan ble lest ut til et bestemmelsessted ved å igangsette en sammenli gningsoperasjon på svar CAM delen 60. En bestemmelsesstedsadresse blir tilveiebragt på bestemmelsesstedsadressebussen 20 ved samme tid som et ECOMP signal frembringes for å forårsake at bestemmelsesstedsadressen sammenlignes med adressene som er lagret i svar CAM delen 60. Dersom en likhet finnes, vil linjen 242 drives til logisk nivå 1 som presenteres på en inngang på porten 244. Når klokkesignalet i tidsluke 2 når porten 244, frembringes RWL signalet som forårsaker at data som foreligger i låsedelen 30 leses ut til data RAM bitlinjen BL. Samtidig med genereringen av RWL signalet, presenteres et DRD signal til 1 ese/skri velogikken 32 , noe som forårsaker at signalet på data RAM bitlinjen BL fremskaffes til databussen 22.

Kommandoene som skrives inn i data RAM og særlig operasjonskoden OP CODE, bitene 8 til D blir utført under tidslukene 13 til 15 i de ulike på hverandre følgende kanaler. I figur 9 skal det bemerkes at et signal C TIME, genereres iløpet av tidslukene 13 til 15, og dette signalet blir ført til port 98 for å tillate dannelsen av en ordlinje for kommandoregisteret med høyest prioritet som også har den høyest prioriterte funksjon til utfør-else. Under den første halvdel av tidsluke 13, blir et CPRG fremskaffet for å forhåndsopplade sammenli gnings-utgangsl injene for de tre styrings CAM'er. Nemlig eksekuterings CAM, svar sorterings CAM og sorterings CAM. Etter forhåndsoppl adm" ng, tilveiebringes et C COMP signal under den andre halvdel av tidsluke 13 til hver av styrings CAM'ene som skal utføre en sammenli gningsoperasjon med et logisk nivå 1 for å fastlegge hvilke CAM . kretser som er blitt skrevet til logisk nivå 1. De sammenlignende utgangs!injer vil generere et C COMP OUT signal med logisk nivå 1 dersom den ti 1 forordnede CAM ble skrevet til logisk nivå 1. Som et resultat av denne sammenligning, vil styringsprioritetslogikken 94 frembringe et SORTERING, SVAR SORTERING eller en EKSEKUTERI NGS funksjon til den høyeste prioriterte funksjon for hvilken en styrings CAM hadde blitt skrevet til logisk nivå 1 for en hvilken som helst av de fem kommandoregistre. Portene 98 vil oppvise en logisk nivå 1 utgang til ordlinjen 202 for det høyest prioriterte kommandoregisteret som venter den høyest prioriterte, styrings-funksjon.

Figur 10 viser tidsstyringen for gjennomføringen av en sorterings- eller en svar sorteringsfunksjon. Før sammenli gningsoperasjonen forårsaker CPRG signalet at sammenli gningsutgangslinjen går til logisk nivå 1 under den første halvdel av tidsluke 13. Under den andre halvdel av tidsluke 13 foretas sammenli gningsoperasjonen og hvis en sammenligning finnes, forblir sammenli gnings-utgangsl i njen på logisk nivå 1, mens hvis ingen sammenligning finnes, så faller den til 0 som vist ved den skraverte del av C COMP OUT signalet i figur 10. C COMP OUT signalet behandles av styringsprioritetslogikken 94 og resulterer i et klokkestyrt ordi injesignal WL i den andre halvdel av tidslukene 13 til 15. Et DRD signal blir tilveiebragt i den andre halvdel av tidsluke 13, og det faller sammen med den første ordlinjen WL fra porten 98, for derved å lese data fra data RAM delen 28 til TDM databussen. Låsekretsen(1atch) 330 strobes i tidsluke 13 for å motta OP CODE bitene 8 til 0 som blir betjent av sorteringskrets PLA og dekodet, noe som resulterer i tidsstyrte styre signaler for lese- og skrivefunksjonene. Under den andre halvdel av tidsluke 14 blir noen deler av kommandoregisteret lest som reaksjon på et lesesignal som avhenger av kommandoen som er dekodet av sorteringskrets PLA. Lesesignalene som kan opptre på dette tidspunkt er: ADRD, SDRD, DRD, RDRD, og EDRD som vil resultere i lesing av data til data bussen fra en av de fem CAM eller RAM 1agringsdelene i kommandoregistrene. Samtidig kan det, i den andre halvdelen av tidsluke 14, opptre ett eller flere skrive kommando signaler, i avhengighet av den dekodede kommando, for å oppnå en skriveoperasjon til noen del av kommando registeret fra data bussen og for eventuelt å skrive l'ere eller 0'er til styrings CAM'ene. Skrive styringssignalene som kan opptre på dette tidspunkt er: ADWR, SDWR, DWR, RDWR, EDWR, EXWR1, STWRO, RSWRO, eller ICAWR. Som en reaksjon på disse skrivesignaler, kan vi skrive en adresse til anvisnings CAM, kilde RAM, data RAM, bestemmelsessteds RAM, eller svar CAM. Vi kan også skrive et logisk nivå 1 til eksekuterings CAM, noe som indikerer at det er behov for en eksekuteringsfunksjon, et logisk nivå 0 til svar sorterings CAM, noe som indikerer at en svar sorteringsfunksjon er blitt fullstendiggjort, eller et logisk nivå 0 til anvisningsbit for å ikke-anvise et kommandoregister.

I figur 11 er det vist tidsstyringen for en eksekuteri ngsf unksjon som vil være resultatet hvis eksekuterings CAM 68 blir skrevet til logisk nivå 1, noe som kan forekomme under en forutgående sorteringsfunksjon. Dersom en sorteringsfunksjon setter eksekuterings CAM til logisk nivå 1, vå vil under tids lukene 13 til 15 i den neste kanalen, eksekuteringsfunksjonen bli gjennomført. Eksekuteringsfunksjonen blir i likhet med sorteringsfunksjonen igangsatt ved å foreta en forhåndsoppladning av styrings CAM'ene med signalet CPRG under den første halvdel av tidsluke 13. Deretter blir, i den andre halvdel av tidsluke 13, et C COMP signal fremskaffet for å igangsette sammenli gningsoperasjonen. Hvis en ekseku-ten" ngs CAM blir skrevet til logisk nivå 1, vil C COMP OUT signalet forbli på logisk nivå 1 istedenfor å falle til logisk nivå 0 som antydet av den skraverte delen som starter ved den andre halvdelen av tidsluke 13. Dette vil resultere i dannelse av et ordlinje signal WL under den andre halvdel av hver tidsluke fra 13 til 15 for det

kommandoregister som krever en eksekuteringsfunksjon og

. har den høyeste prioritet. Under den andre halvdel av tidsluke 14, blir et 1esestyringssignal tilveiebragt til en eller flere deler av kommandoregisteret for å lese seksjoner av kommandoregisteret til enten kilde adresse bussen, bestemmelsesstedsadressebussen, eller databussen, avhengig av kommandoen som dekodes av sorterings PLA i den foregående kanal tid. Lesesignalene som kan frembringes i den andre halvdel av tidsluke 14, kan være: ASRD, SRD, DRD, RRD, eller ERD. Dersom adressene, under den andre halvdel av tidsluke 14, leses fra kommandoregisteret til enten kilde- eller bestemmelsessted-adressebussene, kan svitsjen utføre en sammenli gningsfunksjon i en av sine CAM deler som antydet av SW COMP OUT signalet, og hvis en sammenligning finnes, vil en ordlinje genereres tvers over det aktuelle ordet til svitsjen, under den andre halvdelen av tidsluke 15, og derved klargjøre

CAM'ene og RAM'ene til svitsjen. Avhengig av det dekodede kommandosignal fra sorterings PLA, kan adresser eller data leses fra kommandoregisteret til svitsjen eller fra svitsjen til kommandoregisteret under den andre halvdel av tidsluke 15. Dersom data skal leses fra kommandoregisteret til svitsjen, vil kommandoregisteret motta et lese-styringssignal slik som ASRD, SRD, DRD, RRD, eller ERD under den andre halvdel av tidsluke 15 mens svitsjen vil motta et skrivesignal ved den angjeldende CAM eller RAM. Dersom data skal leses fra svitsjen til kommandoregisteret, vil de angjeldende deler av svitsjen motta et lese signal i den andre halvdel av tidsluke 15 mens kommandoregisteret vil motta et hvilket som helst av de følgende skrive styrings signaler: ASWR, SWR.RWR, EWR, eller DWR, alt avhengig av hvilken del av kommandoregisteret det skal skrives til. Dersom adressen som leses til svitsjen under den andre halvdelen av tidsluke 14, ikke finnes i svitsjen under sammenli gningsoperasjonen, blir et KOMMANDO AVVISNING signal génerert under den andre halvdel av tidsluke 15. Dersom eksekuteringsfunksjonen er fullstendig, kan et EXWRO signal bli generert for å skrive eksekuterings CAM'en til logisk nivå 0, og hvis en . svar sorterings funksjon kreves, kan et RSWR1 signal bli tilveiebragt til svar sorterings CAM for å skrive CAM'en til et logisk nivå 1.

For å oppsummere: En kommando operasjon igangsettes først en eller annen gang i løpet av tidslukene 3 til 12 i en kanal når en spesiell port og kanalkilde sender en anmodning om å få bli en kommando kilde. Dersom et kommandoregister er tilgjengelig, blir det høyeste prioriterte ikke-anviste kommandoregister anvist til port og kanalkilden, mens porten og kanal adressen skrives inn i anvisnings CAM og anvisningsbit skrives til et logisk nivå 1. Under den neste rammen, når port og kanal adressen opptrer på ki1deadressebussen og en sammen-1 i gningsprosedyre finner sted i anvisnings CAM, blir en ordlinje generert og det 16 biter lange ordet fremkommer på en TDM data buss under kildeporten, og kanal adressens tid skrives til logisk nivå 1. Dette blir altsammen utført i løpet av tidslukene 2 til 12. I løpet av tidsluke 13 resulterer en sammenli gningsoperasjon som foretas på styrings CAM'en som resulterer i at sorteringsbiten genererer et C COMP OUT signal med logisk nivå 1 under tidsluke 13 til 15 i en hvilken som helst kanal, når sorteringsbiten skrives til logisk nivå 1.

En ordlinje WL vil bli generert under tidsluke 13 - 15 for det høyest prioriterte kommandoregister med den høyeste prioriterte funksjon som venter på å bli gjennom-ført. Under de følgende kanaltider i tidslukene 13 til 15, vil styringsfunksjoner blir utført i overensstemmelse med prioritet, først basert på funksjonspriori tet og dernest på kommandoregister-prioritet. Dette vil fort-sette inntil prioriteten til sorteringsfunksjonen og kommandoregisteret er nådd, og da vil en ordlinje WL bli generert i det kommandoregisteret som har sorteringsbitet skrevet til 1. OP CODE dataene i dataRAM leses fra data RAM til sorterings RAM for å sortere .PLA som dekoder kommandoene og genererer de nødvendige lese- og skrive styringssignaler som vil resultere i forskyvning av data inne i kommandoregisteret slik som ved å lese fra data RAM og samtidig skrive til kilde CAM. Når sorteringsfunksjonen blir fullstendiggjort, vil sorteringsbiten bli skrevet til logisk nivå 0 og dersom en eksekuteringsfunk-sjan kreves, vil eksekuteringsbit skrives til logisk nivå

I løpet av den neste kanal tid i tidslukene 13 til 15, vil eksekuteringsbit forårsake at en ordlinje genereres når sammenligningen er skjedd, og lese og skrive signaler vil bli generert for å forskyve data mellom kommandoregisteret og svitsjen. Etter at eksekuteri ngsf unksjonen er fullført, vil eksekuteringsbit bli skrevet til logisknivå 0 og dersom en svar sorterings funksjon forlanges, vil svar sorteringsbit bli skrevet til logisk nivå 1.

Under den neste kanaltiden, og under tidslukene 13 til 15, vil svar sorteringsfunksjonen bli utført, og herunder vil data leses fra en seksjon til kommandoregisteret, dvs. kilde- eller bestemmelsessteds RAM og skrives til data RAM for overføring til et bestemmelsessted via 1åsekrets(1atch) 30. Når svar sorteringsfunksjonen er kompletert, blir svar sorterings CAM skrevet til logisk nivå 0, hvorved hele kommandoen som ble mottatt av data RAM er kompletert.

Under den neste rammen, og i den første halvdel av tidsluken i hvilken en ordlinje ville bli generert som et resultat av en sammenligning av anvisningsCAM mellom ki 1 deadressebussens adresse og en lagret adresse, tilveiebringes signalet RPLWL noe som forårsaker at svar 1 åseenheten(1atch) laster inn data som foreligger i data RAM delen 28, hvoretter hele prosessen med å skrive data på databussen til data RAM gjentas, og kommandofunk-sjonene eksekuteres. Etter at de siste forlangte kommandoer for å etablere en egnet svitsjvei er frembragt av kommandoki1 den, skrives anvisningsbit til logisk nivå 0 og derved ikke-anvises kommandoregisteret-og porten og kanalen vil ikke lenger bli betraktet som en kommandoki 1 de.

For å etablere en svitsjevei gjennom svitsjen 10, mellom en spesiell port og kanal som en kilde, og en spesiell port og kanal som bestemmelsessted, blir en port og kanal en kommandoki1 de og har et kommandoregister anvist til seg som et resultat av et SOP. Port og kanal adressen skrives inn i anvisnings CAM. I løpet av neste ramme skrives et kommandoord inn i data RAM og sorteringsbitet settes til logisk nivå 1. Kommandoen dekodes, hvilken kommando kan medføre at de laver byte i data RAM'en som kan omfatte en 8 bits adresse, leses til databussen samtidig med at kilde RAM mottar et skrive-kontroll signal for å skrive adressen fra databussen og således kompletere en sorteringsfunksjon og skrive eksekuteringsbitet til logisk nivå 1.

Under neste kanal tid, blir eksekuteringsfunksjonen gjennomført ved å lese kilde RAM til ki1deadressebussen og samtidig skrive adressen på ki1deadressebussenti1 kilde CAM 12 i svitsjen. Eksekuteringsbitet kan også skrives til logisk nivå 0. Under den neste rammen, leses kommandoordet til data RAM og sorteringsbit skrives til logisk nivå 1. Sorteringsfunksjonen kan kreve at det laveste byte i data RAM leses til databussenog samtidig skrives til bestemmelsessteds RAM hvoretter en eksekuteri ngsf unksjon kan utføres hvori kilde RAM leses til kildeadressebussen mens en sammenli gnign gjøres av kilde CAM 12 for å klargjøre svitsjeordet som har kilde-adressen. Bestemmelsesstedet RAM leses til bestemmelsesstedsadressebussen og skrives til bestemmelsessteds CAM 16 i svitsjen, og fullstendiggjør derved en koblingsvei gjennom svitsjen.

Dersom det er ønskelig å ha en spesiell bestemmelsessteds kontroll for kommandoene som er blitt eksekutert, kan en ekko-vei etableres ved å benytte svar CAM 60. For å etablere en ekko-vei, skrives et kommando-ord til data RAM. Kommando-ordet en OP CODE-kommando for å e-t-abl ere en ekko-vei og en bestemmel sesstedsadresse for ekko-veien. Under en sorteringsfunksjon vil bestemmelsesstedsadressen leses til svar CAM'en. I etterfølgende rammer vil, når bestemmelsesstedsadressen opptrer på . bestemmelsesstedsadressebussen, svar CAM sammenligne, og et RWL signal vil genereres, noe som vil forårsake at låsedelen 30 leser til TDM databussen det kommandoordet-somi ble lagret i data RAM under foregående ramme. Ved samme tid som låsedelen 30 leser til TDM data bussen, vil TDM databussen lese til det adresserte bestemmelsessted. Således kan bestemmelsesstedet kontrollere kommandoen som ble utført. For det tilfelle at en KOMMANDO AVSLÅTT har forekommet, kan avslagskoden leses ut til bestemmelsesstedet .

Av det ovenstående er det klart at mange ulike typer av kommandoer kan tilveiebringes for å forskyve adressene på ulike måter for å etablere og koble ned veier i svitsjen 10. En svar eller en ekko-vei kan etableres for å sikre hvorvidt en kommando ble skikkelig gjennomført eller ei. Mange ulike funksjoner kan gjennomføres med svitsjen styringsenhet som er svært fleksibel, slik at fullstendig fordel av en dynamisk svitsj kan fås.

Selv om oppfinnelsen er blitt beskrevet som en svitsj styringsenhet, er det åpenbart for alle som er kjent innenfor dette tekniske området, at oppfinnelsen kan benyttes som en kommando prosessor brukt til å gjennomføre komandoer og diregere instruksjoner til steder som er fastlagt av kommandoene selv. Adressene som kan forskyves omkring i henhold til foreliggende oppfinnelse, er i realiteten sanne retnings instruksjoner. Derfor kan oppfinnelsen benyttes for å dirigere instruksjoner til fjerntliggende bestemmelsessteder.

Claims (6)

1. Fremgangsmåte for å betjene en kommandoprosessor til å styre en kommunikasjons-svitsj (10) for å kunne etablere eller nedkoble kommunikasjonsveier mellom hvilke som helst to av flere inngangs/utgangs-porter (80), karakterisert ved at for å anvise eller ikke-anvise en svitsje-vei, blir et kommando-ord fra en hvilken som helst inngangsport skrevet inn i et av flere kommandoregistre i kommandoprosessoren, idet kommando-ordet inneholder en kommando-del og en instruksjonsdel , og at en svitsje-vei anvises eller ikke-anvises ved å overføre instruksjons-delen til kommunikasjons-svitsjen ved å eksekutere kommando-delen.

2. Fremgangsmåte ifølge krav 1, karakterisert v ed at en instruksjonsdel kan overføres til ett eller flere steder internt i kommandoprosessoren eller internt i svitsjen (10).

3. Fremgangsmåte ifølge krav 1 eller 2, karakterisert ved at kommandodelene blir eksekutert i henhold til prioriteter som er tildelt kommandodelene.

4. Fremgangsmåte ifølge krav 1, 2 eller 3, karakterisert ved at hvert mottatt kommando-ord blir lagret i et register (26) inntil dets kommandodel blir eksekutert.

5. Kommandoprosessor i en kommunikasjons-svitsj for å utføre fremgangsmåten i henhold til et av kravene 1-4, omfattende minst et register (26) for lagring av et kommando-ord, karakterisert ved at det i det minste ene register omfatter RAM-deler (28,34,54) og CAM-deler (40,60) som på den ene side er forbundet over en TDM databuss (22) til en inngangs/utgangs-port (80) og på den andre side er forbundet over adresse-busser (18,20) til svitsjen (10).

6. Kommandoprosessor ifølge krav 5, karakterisert ved at hver av portene (80) mottar PCM informasjon fra flere tidskanaler.