BE903856R - Telecommunicatie schakelsysteem een daarin toegepast prioriteitsinrichting. - Google Patents

Abstract

Een schakelaarbestuurder voor een dynamische schakelaar antwoordt op bevelen van een gebruikersysteem om besturingssignalen te verschaffen aan de dynamische schakelaar, welke bewerkstelligt dat de schakelaar paden tussen bronnen en bestemmingen in het gebruikersysteem opstelt en afbreekt. De bestuurder omvat een aantal bevelregisters die tijdelijk toegewezen zijn aan een bevelbron voor de ontvangst van bevelsignalen, voor de decodering van deze signalen en om aan de schakelaar besturingssignalen te verschaffen voor de opstelling of afbraak van een schakelpad.

Description

   <Desc/Clms Page number 1> 
 



  VERBETERINGSOKTROOI 
BELL TELEPHONE MANUFACTURING COMPANY
Naamloze Vennootschap Francis Wellesplein 1 B-2018 Antwerpen
België AANVRAAG VOOR EEN TWEEDE VERBETERINGSOKTROOI AAN HET BELGISCHE OKTROOI NO 898 959 INGEDIEND OP 21 FEBRUARI 1984 VOOR :
TELECOMMUNICATIE SCHAKELSYSTEEM EN DAARIN
TOEGEPASTE PRIORITEITSINRICHTING De aanvraagster van deze oktrooiaanvraag beroept zich op het recht van voorrang van een oktrooiaanvraag ingediend in de Verenigde Staten van Noord-Amerika op 14 december 1984 onder nummer 682,030 in naam van Herbert Joseph TOEGEL, Joseph Ronald YUDICHAK. 

 <Desc/Clms Page number 2> 

 



  GEBIED VAN DE UITVINDING 
De onderhavige uitvinding heeft betrekking op een schakelaarbestuurder en meer in het bijzonder op een bestuurder, die in antwoord op bevelen, op dynamische wijze schakelpaden aan bronnen en bestemmingen toewijst in een schakelaar van het type beschreven in de VSA oktrooiaanvraag nr. 682033 met als titel"Apparatus and Method for providing Dynamically assigned Switch Paths". 



  BESCHRIJVING VAN DE BEKENDE TECHNIEK 
In moderne communicatie en datasystemen bestaat de behoefte om informatie tussen verscheidene punten in het systeem op snelle en doelmatige wijze over te dragen. 



  Dergelijke systemen kunnen gebruikt worden om spraak, data of elk ander type informatie over te dragen tussen een aantal punten, die in zekere gebieden van de techniek poorten genoemde worden. De meeste van dergelijke systemen vereisen het gebruik van deze schakelaar om de verscheidene poorten van een systeem op selektieve wijze te verbinden. Moderne systemen moeten in staat zijn om schakelpaden tussen een aantal poorten op te stellen en af te breken in funktie van de behoeften en bevelen van het systeem. 

 <Desc/Clms Page number 3> 

 



   In systemen waarin PCM en TDM technieken worden gebruikt kan de schakeling tussen poorten zowel een ruimtelijke schakeling van poort tot poort als een tijdschakeling tussen de tijdskanalen van één of meer poorten behelzen. Bijvoorbeeld, in een systeem met 8 poorten met elk 32 kanalen zijn er 256 bronnen en bestemmingen, die de dynamische toewijzing van schakelpaden zouden kunnen vereisen. 



   Tot nog toe zou voor elke bron een schakelpad voorzien moeten worden en één welbepaalde bron uitsluitend voorbehouden moeten zijn om bevelen over te dragen. Eens er een pad aan een bron werd toegewezen, zou een verdere toewijzing van het pad geblokkeerd worden. Enkel een voorbehouden bron zou aldus gebruikt kunnen worden voor bevelen voor de opstelling van paden voor andere bronnen. Als de opstelling van paden voor twee bronnen noodzakelijk zou zijn, zouden de vereiste bevelen vertraagd worden gezien de enkele voorbehouden bron slechts een zekere hoeveelheid informatie kan overdragen en dit tweede bevel zou moeten wachten vooraleer overgedragen te worden. 



   In de bekende techniek was er dus behoefte aan een schakelaarbestuurder, die bevelen ontvangen van om het even welke bron voor de opstelling van paden tussen twee willekeurige poorten kan verwerken en zelfs bevelen kan verwerken, voor de opstelling van paden tussen de bevelbron en een andere bron, die dienen voor de overdracht van navolgende informatie ontvangen op de bevelbron. 



  SAMENVATTING VAN DE UITVINDING 
De bijzondere behoefte aan dergelijke dynamische schakelaars en schakelaarbestuurders is beschreven in de VSA oktrooiaanvragen nr. 682228 met als titel "Apparatus for establishing Communication Paths", en nr. 682038 met als titel"Communication System". 

 <Desc/Clms Page number 4> 

 



   Een dynamische schakelaar is beschreven in de VSA oktrooiaanvraag nr. 682033 met als titel"Apparatus and Method for providing Dynamically Assigned Switch Paths". De drie hierboven vermelde VSA oktrooiaanvragen worden beschouwd als zijnde hierbij ingesloten als referentie. 



   De hierboven vermelde dynamische schakelaar wordt verkregen door het uniek gebruik van een CAM/RAM/CAM geheugenveld om op dynamische wijze ruimte-en tijdschakeling tussen een aantal bronnen en bestemmingen te bewerkstelligen. 



  Het geheugenveld omvat een bron CAM gedeelte, een bestemmings CAM gedeelte en een data RAM gedeelte, waarbij elke rij een woord vormt. Om een pad op te stellen wordt een bronadres in het bron CAM gedeelte van een woord opgeslagen en wordt een bestemmingsadres opgeslagen in het bestemmings CAM gedeelte van hetzelfde woord. 



   Als data geschakeld moet worden, wordt het adres van databron aan de bron CAM aangeboden op een TDM bronadresbus om een woord in het geheugenveld te adresseren dat hetzelfde bronadres heeft. De data worden dan vanuit een databus in het RAM gedeelte van het geadresseerde woord geschreven, indien een bronadresovereenkomst gevonden wordt. Het adres van de databestemming wordt op basis van tijdverdeling naar de bestemmings CAM gemultiplexeerd via een bestemmingsadresbus. Indien het adres van de databestemming op de bestemmingsadresbus overeenkomt met een opgeslagen bestemmingsadres wordt de data RAM, die aan het adres toegevoegd is, gemachtigd en data wordt naar de databus gelezen voor afgifte aan de databestemming.

   Er zijn verder middelen aanwezig om adressen van woorden in het geheugenveld toe te wijzen of deze toewijzing te beëindigen en daarbij schakelpaden op dynamische wijze op te stellen. 



   De onderhavige uitvinding verschaft een schakelaarbestuurder voor de hierboven beschreven dynamische schakelaar, waarbij deze bestuurder in antwoord op bevelen ontvangen van 

 <Desc/Clms Page number 5> 

 een gebruikerssysteem besturingssignalen aan de dynamische schakelaar verschaft en daarbij de schakelaar toelaat om poorten tussen elk van de bronnen en bestemmingen in het systeem op te stellen en af te breken en om een terugkoppeling naar een bron te verschaffen. 



   De uitvinding laat op unieke wijze toe dat van om het even welke bron bevelen ontvangen worden voor de toewijzing van een schakelpad of het beëindigen van deze toewijzing. 



  De bevelen worden uitgelegd en besturingssignalen worden aan de dynamische schakelaar verschaft om de paden die door de bevelen zijn aangeduid op te stellen. Aldus dienen bepaalde bronnen niet aangeduid te worden en als bevelenbronnen voorbehouden te worden. Meer in het bijzonder kunnen de bronnen en bestemmingen tijdskanalen zijn van een poort, zoals in TDM-toepassingen. Dit vergroot merkelijk het aantal bronnen en bestemmingen dat aanwezig kan zijn. 



   De bestuurder omvat een geheugenveld met een aantal rijen, zoals bijvoorbeeld vijf, die elk CAM en RAM gedeelten voor het opslaan van bevelkodes, data en adressen omvatten. 



  Elke rij vormt een afzonderlijk bevelregister. 



   Een bevelregister kan aan een bron (poort en kanaal) toegewezen worden bij de ontvangst van een bijzondere gekodeerde aanvraag, die van de bron komt. Wegens deze dynamische toewijzing kan om het even dewelke van de bronnen, die in staat is om de bijzondere kode te verschaffen, een bevelbron worden voor de opstelling van paden. Telkens de bijzondere bron toegewezen aan een bevelregister daarna op de databus verschijnt, worden de data van de bron ingevoerd in een bevelregister, dat aan de bron werd toegewezen. De in het bevelregister geladen data worden gedekodeerd teneinde besturingssignalen voor de schakelaarbestuurder en de dynamische schakelaar te verschaffen.

   Deze werkwijze wordt voortgezet tot de bevelen nodig voor het opstellen of afbreken van een pad of voor het uitvoeren van een gewenste funktie 

 <Desc/Clms Page number 6> 

 volledig zijn, op welk ogenblik een andere gekodeerde aanvraag vanuit de bevelbron wordt overgedragen waardoor bevelregister niet langer toegewezen is. Het bevelregister kan dan gebruikt worden door een andere bron, die aan een bevelregister behoefte heeft. Ondertussen werd het pad in de dynamische schakelaar opgesteld en kan data overgedragen worden tot het pad afgebroken moet worden. Op dit ogenblik wordt een nieuwe bevelbron opgesteld en wordt een nieuw stel bevelen naar een bevelregister overgedragen teneinde de besturingssignalen te verschaffen om een voorheen opgesteld pad af te breken. 



   Elke bron die in staat is een bepaalde gekodeerde aanvraag uit te sturen kan dus een bevelbron worden voor het verschaffen van bevelen voor de opstelling van een pad voor een andere bron of voor zichzelf. Zolang een bron beschikbaar is kunnen bevelen overgedragen worden van de bron naar de schakelaarbestuurder, die op de bevelen zal reageren om een pad op te stellen welke de bron zelf kan omvatten. 



   In gevallen waar het wenselijk is om de uitgevoerde bevelen te kontroleren, kan een echopad opgesteld worden om beëindigde bevelen naar een kontrolebestemming op te sturen. 



   Een doelstelling van de uitvinding bestaat erin een bestuurder voor een dynamische schakelaar te verschaffen waarin besturingsbevelen van om het even welke bron ontvangen kunnen worden voor de opstelling van een communicatiepad tussen een andere bron en bestemming of tussen zichzelf en de bestemming. 



   Een verdere doelstelling van de uitvinding bestaat erin een schakelaarbestuurder te verschaffen, die in staat is om beëindigende bevelen naar een kontrolebestemming te versturen. 



   Een verdere doelstelling van de uitvinding bestaat erin een schakelaarbestuurder te verschaffen met een aantal bevelregisters waaraan bevelbronnen tijdelijk toegewezen 

 <Desc/Clms Page number 7> 

 zijn, terwijl bevelen verwerkt worden om een schakelpad op te stellen, waarna het bevelregister wordt afgeschakeld en het schakelpad behouden blijft. 



   Een verdere doelstelling van de uitvinding bestaat erin een schakelaarbestuurder te verschaffen, die tegelijkertijd een aantal bevelen kan ontvangen en verwerken, die ontvangen worden van om het even dewelke van de systeembronnen welke een unieke gekodeerde aanvraag overdragen om een bevelbron te worden. 



   Andere doelstellingen en voordelen zullen voor diegenen, die deskundigen zijn in de techniek, duidelijk worden uit de hiernavolgende nadere beschrijving welke gelezen dient te worden aan de hand van de bijbehorende conclusies en tekeningen. 



  KORTE BESCHRIJVING VAN DE TEKENINGEN 
Fig. l is een funktioneel blokdiagram van de schakelaarbestuurder van de onderhavige uitvinding getoond in een omgeving waarvoor hij is bedoeld. 



   Fig. 2 is een schematisch diagram van een RAM cel, die gebruikt kan worden om één bit van RAM data op te slaan, waarbij de RAM cel getoond wordt in samenwerking met een vergrendeling die gebruikt kan worden voor het opslaan van data die voordien in de RAM cel waren opgeslagen. 



   Fig. 3 is een schematisch diagram van een CAM cel, die gebruikt kan worden voor het opslaan en vergelijken van één bit van de CAM data. 



   Fig. 4 is een schematisch diagram van een lees/schrijf logische keten die met een RAM cel, zoals getoond in Fig. 2, gebruikt kan worden. 



   Fig. 5 is een schematisch diagram van een lees/schrijf logische keten die met een CAM cel, zoals getoond in Fig. 3, gebruikt kan worden. 

 <Desc/Clms Page number 8> 

 



   Fig. 6 toont de algemene vorm van een datawoordstruktuur, die met de onderhavige uitvinding gebruikt kan worden. 



   Fig. 7 is een gedetailleerd schematisch diagram van de onderhavige uitvinding, getoond in zijn voorkeursuitvoering. 



   Fig. 8 is een schematisch diagram van de sorteer PLA dekodeerlogika en beveltimering, gebruikt in de onderhavige uitvinding. 



   Fig. 9 tot 11 zijn tijdsignaaldiagrammen voor verscheidene werkingswijzen van de onderhavige uitvinding. 



  NADERE BESCHRIJVING VAN DE UITVINDING 
Fig.   l is   een funktioneel blokdiagram van een schakelaarbestuurder, uitgevoerd volgens de onderhavige uitvinding en getoond in een omgeving waarvoor hij is bedoeld. De schakelaarbestuurder kan in samenwerking gebruikt worden met een schakelaar 10 geschreven in de VSA oktrooiaanvraag nr. 



  682033 met als titel"Apparatus and Method for providing Dynamically assigned Switch Paths". De schakelaar 10 omvat een CAM/RAM/CAM geheugenveld dat een bron CAM 12, een data RAM 14 en een bestemmings CAM 16 omvat. De bron RAM 12 is verbonden met een bronadresbus 18 voor de ontvangst en overdracht van bronadressen. De bestemmings CAM is verbonden met een bestemmingsadresbus 20 voor de ontvangst en overdracht van bestemmingsadressen. De data RAM 14 is met een TDM databus 22 verbonden. 



   Een bronadresketen 19 ontvangt tijdsleufsignalen van een teller 10 en verschaft bronadressen aan de bronadresbus 18 gedurende geselekteerde tijdsleuven. Een bestemmingsadresketen 21 ontvangt tijdsleufsignalen van een teller 101 en verschaft bestemmingsadressen aan de bestemmingsadresbus 20 gedurende geselekteerde tijdsleuven. De timering van de adressen op de adresbussen is gecoördineerd met een TDM databus en zijn verbinding met de bronnen en bestemmingen, 

 <Desc/Clms Page number 9> 

 zoals getoond in Fig. 9. De bron-en bestemmingsadresketens bevatten tellers om de adressen voort te brengen. 



   Het CAM/RAM/CAM geheugenveld van de schakelaar 10 kan om het even welk aantal woordlijnen hebben, zoals bijvoorbeeld 72 woorden gebruikt in een voorkeursuitvoering. Zoals beschreven in de hierboven vermelde oktrooiaanvraag, heeft de bron CAM 12 een uitgang SBUSY die een aanwijzing, zoals een logisch niveau   0,   verschaft als een adres die verschijnt op de bronadresbus 18 vergeleken wordt met de opgeslagen adressen en als er vastgesteld wordt dat dit adres niet in de bron CAM 12 is opgeslagen. Op gelijkaardige wijze verschaft de bestemmings CAM een uitgang DBUSY op een logisch niveau   0   als het adres, dat op de bestemmingsadresbus 20 verschijnt, met de opgeslagen adressen vergeleken wordt en als er vastgesteld wordt dat dit adres niet in de bestemmings CAM 12 is opgeslagen.

   Indien een bevel dus vereist dat in de data RAM geschreven moet worden of uit deze RAM gelezen moet worden vanuit een bepaalde bron of bestemmingsadres en het adres niet in de bron of bestemmings CAMs gevonden wordt, zal ofwel de SBUSY of de DBUSY uitgang op 
 EMI9.1 
 een logisch niveau 0 zijn. Een rejectie logische keten zal in antwoord op een logisch niveau 0 op SBUSY of op DBUSY een uitgang met logisch niveau 1 op lijn 100 verschaffen die een aanwijzing is van een bevelrejectie. 



   Het hart van de schakelaarbestuurder omvat een geheugenveld, welke een aantal bevelregisters 26 vormt, waarbij elk bevelregister gevormd wordt in een rij en een aantal CAM en RAM gedeelten omvat. In de te beschrijven uitvoering zullen er vijf bevelregisters 26 zijn, maar enkel de schakeling voor één bevelregister zal getoond worden. Een data RAM gedeelte 28 is aanwezig voor elk bevelregister. Elk gedeelte omvat 16 RAM cellen voor het opslaan van 16 data bits. Aan het data RAM gedeelte 28 is een vergrendelgedeelte 30 toegevoegd. Elke data RAM cel is verbonden met een 

 <Desc/Clms Page number 10> 

 vergrendelketen. Een lees/schrijf logica 32 is toegevoegd aan al de data RAM gedeelten van de bevelregisters. Data kan via de lees/schrijf logica 32 en vanaf de TDM databus 22 geschreven of naar deze bus gelezen worden. 



   Een bron RAM gedeelte is aanwezig voor elk bevelregister en bestaat uit acht RAM cellen voor het opslaan van bronadressen. Aan de bron RAM gedeelten 34 van de bevelregisters zijn lees/schrijf logika 36 en 37 toegevoegd. De lees/ schrijf logika 36 is met de bronadresbus 18 verbonden om adressen van en naar de adresbus te schrijven en te lezen. 



  De lees/schrijf logika 38 is met de TDM databus 22 verbonden om data van en naar de databus te schrijven en te lezen. 



   Een toewijzings CAM gedeelte 40 is aanwezig voor elk bevelregister en omvat acht CAM cellen. Aan de toewijzings CAM gedeelten 40 zijn lees/schrijf logika 42 en 44 toegevoegd. 



  De lees/schrijf logika 42 is met de bronadresbus 18 verbonden om adressen van en naar de bus te schrijven en te lezen. De lees/schrijf logika 42 is ook met een acht bitbus 46 verbonden om op de bus 46 een adres te schrijven dat aan het toewijzings CAM gedeelte 40 aangeboden wordt, telkens het bevelrejectiesignaal aan de lees/schrijf logika 42 wordt aangeboden. Het bevelrejectiesignaal wordt dus aan de lees/schrijf logika 42 toegevoerd als een leessignaal. De lees/schrijf logika 44 is met de TDM databus 22 verbonden. 



   Een toewijzingsbit 48 is aanwezig voor elk bevelregister en bestaat uit één enkele CAM cel. De lees/schrijfketens 50 en 52 zijn aan de toewijzingsbit toegevoegd. 



   Een bestemmings RAM gedeelte 54, dat acht RAM cellen omvat, is aanwezig voor elk bevelregister. Aan de bestemmings RAM gedeelten zijn de lees/schrijf logika 56 en 58 toegevoegd. De lees/schrijf logika 56 is verbonden met de bestemmingsadresbus 20, terwijl de lees/schrijf logika 58 met de TDM databus 52 verbonden is. 

 <Desc/Clms Page number 11> 

 



   Een antwoord CAM gedeelte 60 is aanwezig voor elk bevelregister en bevat acht CAM cellen. Aan de antwoord CAM gedeelten zijn de lees/schrijf logika 62 en 64 toegevoegd. 



  De lees/schrijf logika 62 is met de bestemmingsadresbus 20 verbonden, terwijl de lees/schrijf logika 64 met de TDM databus 22 verbonden is. 



   Tenslotte, elk bevelregister 26 omvat een besturings CAM gedeelte 66 dat een uitvoeringsbit 68, een sorteerbit 70 en een antwoordsorteerbit 72 omvat, aan ieder waarvan een vergelijking/schrijfketen 74,76 en 78 en een schrijfketen 73,75 en 77 zijn toegevoegd. 



   De TDM databus 22 is verbonden met een aantal ingangs-/ uitgangspoorten 80 in dewelke informatie ontvangen en overgedragen kunnen worden. De poorten omvatten voornamelijk een aantal bronnen en bestemmingen, die een aantal PCM seriële lijnen of parallel databronnen kunnen omvatten. 



  Elke poort zou PCM informatie kunnen ontvangen in een aantal tijdskanalen, zoals 32 kanalen die herhaald worden in hetgeen freems genoemd wordt. Elk kanaal van een poort kan dus ofwel een bron of een bestemming zijn. De schakelaarbestuurder van de huidige uitvinding en de schakelaar 10 getoond in Fig. 1 zijn op unieke wijze geschikt om gebruikt te worden in systemen zoals beschreven in de VSA oktrooiaanvragen nr. 682228 met als   titel"Apparatus   for establishing Communication Paths"en nr. 682038 met als titel"Communication System". 



   De ingangs-/uitgangspoorten 80 en meer in het bijzonder de kanalen daarvan vormen bronnen en bestemmingen, die met de TDM databus 22 gedurende de tijdsleuven (TS), 16 tijdsleuven per kanaaltijd, verbonden worden op een welbepaalde manier zoals beschreven in de laatstgenoemde twee oktrooiaanvragen. De TDM databus is een parallel bus met 16 lijnen, namelijk één lijn voor elke databit. 



   De databus 22 is verbonden met een poort   82,   die het bijzonder kodewoord detecteert, dat gebruikt wordt om een 

 <Desc/Clms Page number 12> 

 bevelregister aan te vragen. In antwoord op het gekodeerde woord legt de poort 82 aan de EN-poorten 84 en 86 een signaal genoemd Begin Pakket, SOP. 



   Een prioriteitstoewijzingsketen 88 kontroleert de toewijzing van de vijf bevelregisters 26 om vast te stellen welke van hen aan bevelbronnen toegewezen zijn. Indien alle vijf bevelregisters aan bevelbronnen zijn toegewezen zal een bevelregister-volsignaal aan de poort 84 gelegd worden. Als de poort 84 dus een kloksignaal, een SOP-signaal en een bevelregister-volsignaal ontvangt, brengt hij een SOPrejectiesignaal op een lijn 90 en geeft hiermee aan dat het SOP-signaal verworpen werd. De lijn 90 is ook verbonden met een leesingang van de lees/schrijf logika 42, die aan dit toewijzings CAM gedeelte 40 toegevoegd is, zodat het adres van de bron die vraagt om een bevelbron te worden op de acht-bitbus 46 uitgelezen wordt. 



   De prioriteitstoewijzingslogika 88 heeft een uitgang en een ingang voor elk van de vijf bevelregisters 26. De toewijzingslogika verschaft een signaal aan de poort 86 van het niet-toegewezen bevelregister 26 van hoogste prioriteit, zodat de poort 86 in antwoord op het signaal, een SOPsignaal en een CLK-signaal een logisch niveau 1 zal brengen op een woordlijn, die zich over alle CAM en RAM cellen van het niet-toegewezen bevelregister 26 van hoogste prioriteit uitstrekt, waardoor in al deze cellen geschreven of daaruit gelezen kan worden. In de toewijzingsbit 48 is de status van het bevelregister opgeslagen en deze toewijzingsbit 48 verschaft via een buffer 92 een uitgang aan de prioriteitstoewijzingslogika 88 zodat de logika op de hoogte blijft. 



   De werking en het antwoord van het bevelregister op bevelsignalen zal hierna besproken worden. De besturing van veel van de bewerkingen van het bevelregister 26 gebeurt echter door de besturings CAM 66 waarin de sorterings-, uitvoerings-en antwoordsorteerbits bepalen welke de uit te 

 <Desc/Clms Page number 13> 

 voeren besturingsfunkties zijn. De besturingsfunkties zelf hebben een welbepaalde prioriteit zodat als een sorteerfunktie op twee of meer bevelregisters 26 uitgevoerd moet worden, de sorteerfunktie eerst op het bevelregister van hoogste prioriteit gedaan wordt. Op gelijkaardige wijze bestaat er een prioriteit van funkties, zodanig dat de uitvoeringsfunktie prioriteit zal hebben over de antwoordsorteerfunktie, die zelf prioriteit heeft over de sorteerfunktie.

   Aan de besturingsprioriteit logika keten 94 worden dus door elk van de drie besturings CAM bits via buffers 96 ingangen verschaft voor elk van de besturingsregisters. De besturingsprioriteitslogika 94 verschaft vijf uitgangen, namelijk één naar elk bevelregister via een EN-poort 98. De EN-poort 98 verschaft een uitgang naar een woordlijn, die zich uitstrekt naar alle CAMs en RAMs van zijn bevelregister 26 om toe te laten dat in de CAMs en RAMs binnen het bevelregister geschreven wordt of daaruit wordt gelezen. De besturingsprioriteitslogika 94 voert een tweevoudige prioriteitsbepaling uit. 



  Ten eerste het bepalen van prioriteit op basis van de besturingsfunktie en, ten tweede, op basis van de bevelregisterprioriteit. De besturingsprioriteitslogika 94 heeft een andere uitgang, die besturingsfunktiesignalen aan een beveltimeerketen 97 toevoert. 



   Het bevelrejectiesignaal, dat door de rejectielogika 24 verschaft wordt, verschijnt op de lijn 100 en, zoals hiervoor beschreven, werkt dit signaal als een leessignaal voor de lees/schrijf logika 42, zodat het adres van de bevelbron van het verworpen bevel naar de acht-bitbus 46 gelezen kan worden. De lijn 100 is ook verbonden met een schrijfingang naar de lees/schrijf logika 32 en naar een   rejectiekodeke-   ten 102. De rejectiekodeketen 102 heeft een uitgang, die met de TDM databus 22 verbonden is en verschaft een voorafbepaalde rejectiekodesignaal aan de databus bij ontvangst van het bevelrejectiesignaal op de lijn 100.

   Tegelijkertijd hiermee bewerkstelligt het schrijfsignaal naar de lees/schrijf 

 <Desc/Clms Page number 14> 

 logika 32 dat de data RAM 28 de speciale rejectiekode schrijft, zodat het bevelregister zal onthouden dat het bevel verworpen werd. 



   Een sorteer PLA 104 is verbonden met de TDM databus 22 voor het dekoderen van operatiekodes (OP CODES) ontvangen van bevelbronnen en voor de ontvangst van gedekodeerde bevelsignalen. De sorteer PLA 104 ontvangt het uitgangssignaal van de besturingsprioriteit logika en het tijdsleuf 13 signaal. De bevelsignalen worden gelegd aan de beveltimeerketen 97, die ook uitgangssignalen van de besturingsprioriteit heeft ontvangen. 



   Een teller 101 ontvangt een kloksignaal, CLK, van het gebruikersysteem en verschaft tijdsleufsignalen, TS, aan een timeerbesturings logische keten 99 en aan de beveltimeerketen 97. 



   De timeerbesturings logische keten 99 verschaft de volgende timeersignalen voor de besturing van de schakelaarbestuurder : E COMP, C COMP, C PRC, T DSG, F DSG, C TIME, DRD, DWR, CIRWR, CFWR, ASWR, AS COMP en ASRD. De beveltimeerketen 97 verschaft de volgende timeersignalen voor de uitvoering van bevelen : SWR, SRD, SDWR, SDRD, DWR, DRD, EWR, ERD, EDWR, EDRD, EXWRO, EXWR1, RSWRO, RSWR1, STWRO,   STWR1,   PWR, RDR, RDWR, RDRD, ICAWR en schrijf-en leessignalen voor de schakelaar 10. 



   In de bepaalde toepassingen vermeld in de hierboven vernoemde oktrooiaanvragen, kan het gebruikersysteem een ingangs-/uitgangspoort 80 hebben, die ingericht is om samen te werken met een bestuurder zoals een microcomputer. Dergelijke tussenketens zijn beschreven in de VSA oktrooiaanvragen nr. 682035 en 682034 met als titel respektievelijk "Adaptive Interface for Use with a   Microcomputer"en"Inter-   face for Direct Data Transfer". Een dergelijke bestuurder zou als een intelligente bron voor het verschaffen van bevelen beschouwd kunnen worden. Natuurlijk zouden andere van de ingangs-/uitgangspoorten 80 intelligente bronnen 

 <Desc/Clms Page number 15> 

 kunnen zijn, welke in staat zijn om bevelen te verschaffen en een SOP te starten.

   Het bevelrejectiesignaal aangebracht op de lijn   100,   het SOP-rejectiesignaal aangebracht op de lijn 90 en de acht-bitbus 46 zijn verbonden met de bestuurdertussenpoort zodanig dat de bestuurder op deze signalen kan antwoorden, zoals door het gebruikersysteem vereist kan zijn. 



   De werking van de schakelaarbestuurder begint als een bron een aanvraag uitstuurt om een bevelbron te worden door op de TDM databus 22 een woord te schrijven, welke een unieke kode heeft waarop de poort 82 reageert door het verschaffen van een SOP-signaal. Aannemend dat er een niettoegewezen bevelregister aanwezig is, zal de prioriteitslogika in samenwerking met het SOP-signaal de CAM en RAM cellen van het niet-toegewezen bevelregister van hoogste prioriteit machtigen, zodat het adres van de bron die vraagt om een bevelbron te worden in het toewijzings CAM gedeelte 40 geschreven kan worden. De volgende keer dat de TDM bus data van de bevelbron ontvangt zal het toewijzings CAM gedeelte 40 het adres herkennen en daarbij het data RAM gedeelte 28 machtigen en toelaten dat data op de TDM bus in de data RAM geschreven wordt.

   Terzelfdertijd zal de sorteerbit op een logisch niveau 1 gebracht worden. De sorteerbit zal in een volgende tijdsleuf een woordlijn opwekken en toelaten dat een sorteerbesturingsfunktie wordt uitgevoerd. Een sorteerbesturingsfunktie wordt uitgevoerd door de data in de data RAM naar de TDM databus te lezen en terzelfdertijd de sorteer PLA 104 te machtigen. De sorteer PLA 104 dekodeert de OP CODE bits bevat in de data RAM om te bepalen welk van de mogelijke bevelen, bijvoorbeeld 64 bevelen, door de bevelbron was uitgezonden. In antwoord op het gedekodeerde bevelsignaal en de timeersignalen verschaft de beveltimeerketen 97 een aantal schrijf-en leesbesturingssignalen. Op gelijkaardige wijze verschaft de timeerbesturingslogika 99 schakelaarbestuurdertimeersignalen. 

 <Desc/Clms Page number 16> 

 



  Deze verscheidene signalen worden gebruikt om zowel de bestuurder van de huidige uitvinding als de schakelaar 10 te besturen volgens de tijdsdiagrammen, die hierna beschreven zullen worden. Indien het gekodeerde bevel dit vereist, zou een uitvoeringsfunktie de sorteerfunktie kunnen volgen en zou daarop een antwoordsorteerfunktie kunnen volgen. 



   Sorteerfunkties brengen data over tussen gedeelten van een bevelregister. Uitvoeringsfunkties dragen data over van of naar een bevelregister naar of van de schakelaar. De antwoordsorteerfunkties lezen de bron-of bestemmings CAMs in de schakelaar naar de TDM databus en schrijven dan de adressen daarvan in de data RAM van een bevelregister. 



   Er wordt nu verwezen naar Fig. 2 waarin een schematisch diagram getoond is van een RAM cel 106, zoals gebruikt in het data RAM gedeelte 28 en van een vergrendelcel 108 zoals gebruikt in het vergrendelgedeelte 30. De RAM cel 106 omvat een geheugengedeelte welke de transistors 110,112, 114 en 116 bevat die op een standaard wijze met elkaar verbonden zijn. De RAM cel is een dynamische RAM en zal daarom een opfrismiddel vereisen. Om de RAM statisch te maken en aldus de behoefte aan een opfrismiddel teniet te doen worden uitputtings (depletion) transistors 118 en 120 gebruikt, die op een standaard manier verbonden zijn. De transistors 110 en 114 zijn met een woordlijn WL verbonden met het doel de RAM cel te machtigen en hem respektievelijk met de bitlijnen BL en BL te verbinden.

   De bitlijnen strekken zich over vijf bevelregisters uit en verbinden alle RAM cellen, die aan een bepaalde bit van de bevelregisters zijn toegevoegd. De RAM cel werkt op de standaard manier zoals beschreven in de hierboven vermelde VSA oktrooiaanvraag nr. 682033. De data opgeslagen in de RAM cellen zijn in de knooppunten 122 en 124 opgeslagen. 



   De vergrendelcel 108 omvat een inverter 126, die een ingang heeft verbonden met het knooppunt 124 van de RAM 106. 

 <Desc/Clms Page number 17> 

 De uitgang van de inverter 126 is via een transistor 128 met een ingang van een andere inverter 130 verbonden. De inverter 130 heeft een uitgang die via een transistor 132 met de bitlijn BL verbonden is. De uitgang van de inverter 130 is ook verbonden met een ingang van een inverter 134, die een uitgang heeft welke via een transistor 136 met de ingang van inverter 130 verbonden is. Transistor 128 is verbonden met en wordt bestuurd door een antwoordvergrendelwoordlijn, RPLWL, terwijl transistor 136 verbonden is met en bestuurd wordt door een geinverseerde antwoordvergrendelwoordlijn RPLWL. Transistor 132 is verbonden met en bestuurd door een antwoordwoordlijn RWL. 



   Er wordt verwezen naar Fig. 3 waarin de schakeling getoond is van een standaard CAM cel 138, die gebruikt kan worden in het toewijzings CAM gedeelte 40, het antwoord CAM gedeelte 60, of het besturings CAM gedeelte 66. De standaard CAM cel omvat een RAM geheugengedeelte gelijkaardig aan dat van de cel 106, getoond in Fig. 2, en een vergelijkingsgedeelte. Het vergelijkingsgedeelte omvat de in serie verbonden transistors 140 en 142, die tussen grond en een vergelijkingslijn, COMP OUT, verbonden zijn. Transistor 140 reageert op het signaal opgeslagen in het knooppunt 124, terwijl de transistor 142 reageert op een signaal op een adreslijn AL. Transistors 133 en 146 zijn in serie verbonden tussen grond en de vergelijkingslijn COMP OUT.

   Transistor 144 reageert op het signaal opgeslagen in het knooppunt   1221   terwijl transistor 146 reageert op een signaal op de adreslijn AL. De CAM cel werkt op een gelijkaardige wijze als de CAM cellen beschreven in de hierboven vermelde oktrooiaanvraag, uitgezonderd dat de cellen in de onderhavige uitvinding voorzien zijn van paren bitlijnen en adreslijnen. 



  De bitlijnen dienen voornamelijk voor schrijven in en lezen uit het RAM geheugengedeelte, terwijl de adreslijnen gebruikt worden als een vergelijkingsbewerking plaats heeft. 

 <Desc/Clms Page number 18> 

 



   Er wordt verwezen naar Fig. 4 waarin een lees/schrijfketen 148 getoond is, die gebruikt kan worden om te lezen uit of te schrijven naar een bitlijnpaar toegevoegd aan RAM cellen van het type voorgesteld in Fig. 2. Een aantal ketens 148 wordt in lees/schrijf logika 36,38, 32,56 en 58 gebruikt, namelijk één keten voor elk bitlijnpaar. De ketens 148 kunnen ook in de lees/schrijflogika 44 en 64 gebruikt worden. De lees/schrijfketen 148 heeft een klem 150 voor de verbinding naar een lijn van een bus voor de ontvangst of overdracht van data van of naar de bus. Klem 150 is verbonden met een ingang van een inverter 152, die een uitgang heeft welke met de bitlijn BL via een transistor 154 verbonden is. De uitgang van de inverter 152 is eveneens verbonden met een ingang van een andere inverter 156 waarvan een uitgang via een transistor 158 met de bitlijn BL verbonden is.

   Een klem 160 is ingericht om een schrijfsignaal WR te ontvangen, die met de transistors 154 en 158 verbonden is om toe te laten dat data van de bus naar de bitlijnen BL en BL vloeit. Vooraleer een schrijfbewerking te beginnen worden de bitlijnen geconditioneerd door een voorlading via de transistors 162 en 164, die reageren op een voorladingssignaal, PRG, dat op een klem 166 gebracht wordt. Het voorladingssignaal, PRG, op de klem 166 heeft voor gevolg dat de transistors 162 en 164 geleiden en daarbij een VDD signaal op de bitlijnen brengen, waardoor ze op een logisch niveau 1 gebracht worden. Om de data opgeslagen in een RAM cel te kunnen lezen, omvat de lees/schrijfketen 148 een transistor 168 die met de bitlijn BL verbonden is, waarbij deze transistor reageert op een lees,   RD,   signaal dat op een klem 170 gebracht wordt.

   Transistor 168 verbindt de bitlijn BL met een inverter 172, die een uitgang heeft verbonden met de klem 150 om daarop gelezen uitgangsdata te verschaffen. De lees/schrijfketen 148 werkt op eenzelfde manier als de lees/schrijfketens in de hierboven vermelde oktrooiaanvragen. 

 <Desc/Clms Page number 19> 

 



   Er wordt nu verwezen naar Fig. 5 waarin een schematisch diagram getoond is van een lees/schrijfketen 174 welke in samenwerking met de CAM cellen 138, getoond in Fig. 3, gebruikt kan worden. De ketens 174 worden in de lees/schrijflogika 42 en 62 gebruikt om de CAM cellen te besturen. Een klem 176 is aanwezig voor de verbinding met een lijn van een Bom data in een RAM cel te schrijven of daaruit te lezen. 



  De keten 174 omvat vele komponenten, die gelijkaardig zijn aan deze getoond in de keten 148 van Fig. 4. Deze komponenten hebben dezelfde referenties en werken op dezelfde manier als deze van Fig. 4. De bijkomende komponenten, zoals getoond in Fig. 5, omvatten de adreslijnen AL en AL, die respektievelijk via de transistor 178 en 180 met de uitgangen van de inverters 152 en 156 verbonden zijn. De transistors 178 en 180 reageren op een vergelijkingssignaal, COMP, dat op een klem 182 gelegd wordt om een vergelijkingsbewerking te beginnen. Een transistor 184 is tussen de adreslijn AL en grond verbonden, terwijl een transistor 186 tussen adreslijn AL en grond verbonden is. De transistors 184 en 186 worden bestuurd door een ontladingssignaal, DSG, dat op een klem 188 gebracht wordt. De werking van de lees/schrijfketen 174 is in de hierboven vermelde oktrooiaanvragen beschreven.

   Het enige verschil in de keten 174, voorgesteld in Fig. 5, is dat de vergelijkinsfunktie verwezenlijkt wordt door het gebruik van de adreslijnen AL en AL, terwijl het lezen en schrijven worden gedaan door de bitlijnen BL en BL te gebruiken, dit in tegenstelling tot de keten beschreven in de hierboven vermelde oktrooiaanvragen waarin het lezen, schrijven en vergelijken allemaal op diezelfde bitlijnen gedaan worden. 



   Er wordt nu verwezen naar Fig. 6 waarin de struktuur in het formaat getoond is van de woorden gebracht in de onderhavige uitvinding. Zoals hierboven vermeld is de TDM databus een parallel bus bestaande uit 16 lijnen. Elk datawoord bevat aldus 16 bits, die in de Fig. 6 zijn aangeduid met O-F. 

 <Desc/Clms Page number 20> 

 



  De bits 0-7 werden beschouwd als de lagere byte van het woord en bevatten adresinformatie, zoals met de letters d is aangegeven. De bovenste byte van het woord bevat de bits 8F., welke de protocol bits E en F en de operatiekodebits 8-D omvatten die met de letter i zijn aangeduid. Zoals hierboven vermeld, kan de start van een pakketwoord, SOP, enkel uitgestuurd worden door een intelligente klem die een bevelbron kan worden. Het startpakketwoord zal 16 bits bevatten, waarbij één van de protocol bits, gewoonlijk bit Z, een logisch niveau 1 bevat. De adresbits 0-7 zijn gewoonlijk aanwezig voor het toewijgings CAM gedeelte 40, het bron RAM gedeelte 34, het bestemmings RAM gedeelte 54 en het antwoord CAM gedeelte 60, waarbij elk van deze 8 bits adresinformatie kan opslaan. Het data RAM gedeelte 28 kan het volledige 16 bitwoord opslaan.

   De sorteer PLA 104 werd ontworpen om de bits 8 tot D, die de operatiekode bits zijn, te dekoderen. 



   Er wordt nu verwezen naar Fig. 7, waarin een gedetailleerd schematisch diagram van een bevelregister 26 getoond is. De prioriteitstoewijzingslogika 88 bestaat uit een veld van vijf rijen en kolommen waarbij één rij en kolom aan elk van de vijf bevelregisters toegevoegd zijn. De vijf kolommen zijn getoond, maar slechts twee rijen zijn voorgesteld. 



  De kolom 190 stelt het bevelregister van hoogste prioriteit voor en is verbonden met een ingang van de EN-poort 86, die ook een kloksignaal CLK en het startpakketsignaal SOP ontvangt. De overblijvende kolommen 192 zijn verbonden met bevelregisters van lagere prioriteit, zoals geïllustreerd door het gedeelte van de tekening aangeduid met NCR. De rijen die aan elk bevelregister zijn toegevoegd, omvatten een aantal transistors verbonden tussen de kolommen en grond en bestuurd door uitgangen van de inverters 194 en 196. 



  Voor het eerste of bevelregister van hoogste prioriteit is de transistor 198 verbonden met de kolom 190 en bestuurd door een uitgang van de inverter 196, de transistors 200 zijn verbonden met de overblijvende kolommen 192 en bestuurd 

 <Desc/Clms Page number 21> 

 door de uitgang van de inverter 194. De kolommen zijn met
VDD verbonden via uitputtings (depletion) transistors die dienen om de kolommen op een logisch niveau 1 op te laden. 



   De uitgang van de EN-poort 86 is verbonden met een woordlijn 202, die zich over al de CAMs en RAMs van het bevelregister uitstrekt. De toewijzingsbit 48 is een CAM cel uitgevoerd volgens het schema van Fig. 3 waarin de woordlijn WL de lijn 202 is en de vergelijkingsuitgang COMP OUT verbonden is met een vergelijkingslijn 204. De adreslijnen en bitlijnen van de toewijzingsbit 48 zijn met een lees/schrijfketen 50 verbonden. De keten 50 omvat de transistors 206 en 208, die gebruikt worden om een logisch niveau 1 in de toewijzingsbit te schrijven van om het even welk bevelregister die door een logisch niveau 1 op zijn woordlijn 202 gemachtigd wordt. De transistors 206 en 208 reageren op een signaal CIWR om het logisch niveau 1 in de toewijzingsbit te schrijven.

   De transistors 210 en 212 zijn verbonden met de adreslijnen om een vergelijkingsbewerking in te leiden met een logisch niveau   1,   in antwoord op een CFWR signaal. De lees/schrijfketen 52 omvat de transistors 214 en 216, die reageren op een signaal ICAWR om een logisch niveau   0   te schrijven in al de gemachtigde toewijzingsbits, waarbij dit niveau ook gebruikt wordt om de toewijzing van een bevelregister te beëindigen. 



   Vooraleer een vergelijkingsbewerking te beginnen, moet de vergelijkingslijn 204 op een logisch niveau 1 opgeladen worden en dit wordt verwezenlijkt door de transistor 218 die reageert op een signaal FDSG. De vergelijkingslijn 204 is met de ingang van de inverter 194 verbonden via de transistor 220, die reageert op het kloksignaal CLK om de vergelijkingslijn met de inverter 194 te verbinden. 



   Als een bron tracht om een bevelbron te worden en een bevelregister 26 toegewezen te krijgen, wekt de bron het uniek gekodeerd signaal op dat gedekodeerd wordt door de poort 82, getoond in Fig. 1, welke op zijn beurt het 

 <Desc/Clms Page number 22> 

 startpakketsigr. aal SOP verschaft. De eerste stap bij het toewijzen van een bevelregister aan een bron bestaat erin een vergelijkingsbewerking op alle toewijzingsbits van de vijf bevelregisters uit te voeren door de opgeslagen bit met het logisch niveau 1 te vergelijken. Voor de registers die toegewezen zijn en waarvan de toewijzingsbit zich op een logisch niveau 1 bevindt zal de vergelijkingslijn 204 op een logisch niveau 1 blijven, terwijl voor deze registers die niet toegewezen zijn, de vergelijkingslijn 204 op een logisch niveau   0   zal dalen.

   In antwoord op een kloksignaal zal de transistor 220 de vergelijkingslijn 204 met de inverter 194 verbinden.   V66r   de ontvangst van het kloksignaal zullen al de kolommen 190 en 192 op een logisch niveau 1 gebracht worden door de uitputtingstransistors, die met VDD verbonden zijn als de transistors 198 en 200 niet geleidend zijn. 



  Indien voor het eerste bevelregister, getoond in Fig. 7, de vergelijking opgaat en een signaal met logisch niveau 1 op de vergelijkingslijn 204 brengt, zal de transistor 198 geleidend gemaakt worden, waardoor de kolom 190 op een logisch niveau   0   zal dalen, terwijl de andere transistors 200 voor deze rij geblokkeerd zullen blijven. Indien het volgend bevelregister niet toegewezen zou worden, zou de transistor 198 voor dat register geblokkeerd blijven, terwijl de transistors 200 geleidend zouden worden en deze kolommen op het logisch niveau   0   brengen. Aldus zal enkel de kolom voor het bevelregister met hoogste prioriteit dat niet is toegewezen op een logisch niveau 1 blijven. 



   In de veronderstelling dat de toewijzingsbit voor het eerste bevelregister zich op een logisch niveau   0   bevindt, dat aangeeft dat het register niet toegewezen is, zou de kolom 190 op het logisch niveau 1 blijven terwijl de kolommen 192 op het logisch niveau   0   gebracht zouden worden. Na de vergelijkingsbewerking zou het SOP-signaal aan de ENpoort 86 gelegd worden en bij de volgende klokpuls zou aan 

 <Desc/Clms Page number 23> 

 woordlijn 202 een signaal met logisch niveau 1 gelegd worden en daardoor al de CAMs en RAMs van het register machtigen. 



  Als de woordlijn 202 op een logisch niveau 1 gebracht wordt, zal het signaal CIWR aan de lees/schrijfketen 50 gelegd worden teneinde de toewijzingsbit 48 op een logisch niveau 1 te brengen. Hierdoor wordt aangegeven dat zijn bevelregister nu toegewezen is. Op hetzelfde ogenblik dat de toewijzingsbit op   l   gebracht wordt, wordt het adres van de nieuwe bevelbron door de lees/schrijf logika 42 vanuit de bronadresbus 18 in het toewijzings CAM gedeelte 40 geschreven. 



   Aannemend dat er in de aanvankelijke vergelijkingsbewerking vastgesteld werd dat alle vijf bevelregisters 26 toegewezen zijn, zouden alle vijf kolommen van de prioriteitstoewijzingslogika 88 op een logisch niveau   0   gebracht worden. 



  De kolommen van de prioriteitstoewijzingslogika 88 zijn verbonden met een NOF-poort 222, die in antwoord op alle logische   0   ingangen een uitgang op logisch niveau 1 zal verschaffen, welke genoemd wordt bevelregisters vol, CR FULL. 



  Het CR FULL signaal wordt samen met een kloksignaal en het SOP-signaal aan de EN-poort 84 gelegd, die in antwoord daarop een SOP-rejectiesignaal voortbrengt welke aangeeft dat de startpakketaanvraag van de aanvragende bron verworpen werd. 



   Het toewijzings CAM gedeelte 40 bestaat uit CAM cellen, zoals getoond in Fig. 3, en is verbonden met een woordlijn 202 en met een vergelijkingslijn 224. De bitlijnen van de RAM cellen van de toewijzings CAM 40 zijn verbonden met lees/schrijf logika 42, die schakelingen bevat welke identiek zijn aan deze getoond in Fig. 5. De logika 42 is met de bronadresbus 18 verbonden. De logika 42 ontvangt de signalen ASWR, ASRD en ASCOMP. De bitlijnen zijn ook verbonden met de lees/schrijf logika 44, welke schakelingen identiek aan deze van de keten van Fig. 4 bevat en is met de databus 22 verbonden. De logische keten 44 ontvangt de lees/schrijfsignalen ADWR en ADRD. 

 <Desc/Clms Page number 24> 

 



   Acht uitgangen van de toewijzings CAM 40 zijn met de 8 bitbus 46 verbonden. Om reden van eenvoud is slechts één enkele uitgang getoond. Een transistor 226, die reageert op het bevelsignaal op de lijn 100 is tussen de bitlijnrejectie BI en een ingang van een NOF-poort 228 verbonden. De NOFpoort 228 heeft een andere ingang verbonden met de bitlijn BL via een transistor 230, die reageert op het SOP-rejectiesignaal op de lijn 90. De uitgang van de NOF-poort 228 is verbonden met een lijn van de 8 bitbus 46. 



   Een buffer 232 is tussen de vergelijkingslijnen 204 en 234 verbonden om de vergelijkingslijn 204 van de lijn 224 te isoleren. Een transistor 234 is verbonden tussen VDD en de vergelijkingslijn 224 en reageert op het signaal FDSG om de vergelijkingslijn 224 voor te laden. 



   In de toewijzings CAM 40 zijn dus 8-bit adressen opgeslagen, welke via de lees/schrijflogika 44 van de data bus 22 geschreven of gelezen kunnen worden. Bovendien kunnen in de toewijzings CAM adressen opgeslagen worden, die via de lees/schrijf logika 42 van de bronadresbus geschreven of gelezen worden. Een vergelijkingsbewerking op de toewijzings CAM 40 wordt bewerkstelligd via de lees/schrijf logika 42 en de vergelijking wordt gedaan via de adreslijnen in antwoord op ASCOMP. 



   Een EN-poort 236 is tussen de vergelijkingslijn 224 en de woordlijn 202 verbonden, waarbij een ingang verbonden is met de vergelijkingslijn en een uitgang met de woordlijn verbonden is. Bovendien heeft de EN-poort 236 een ingang, die met de klok CLK verbonden is. De EN-poort 236 legt een signaal met logisch niveau 1 op de woordlijn 202 als in de toewijzings CAM 40 een vergelijkingsbewerking uitgevoerd wordt en een overeenkomst gevonden wordt waardoor een signaal met logisch niveau 1 op de vergelijkingslijn 224 wordt gebracht. De vergelijkingslijn 224 is ook verbonden met een ingang van een EN-poort 238, die een andere ingang heeft welke met een   geinverteerd   kloksignaal CLK verbonden is. 

 <Desc/Clms Page number 25> 

 



  De uitgang van de EN-poort 238 verschaft een signaal RPLWL, dat aan een ingang gelegd wordt van een inverter 240 die een uitgang RPLWL voortbrengt. 



   De bron RAM 34 bevat acht RAM cellen, uitgevoerd zoals getoond in het geheugengedeelte 106 van de Fig. 2. De bitlijnen voor de RAM cellen strekken zich uit tot de lees/ schrijf logika 36, welke ketens bevat zoals getoond in Fig. 4. De logika 36 is verbonden met de bronadresbus 18 en ontvangt ook de lees/schrijfsignalen SRD en SWR. De bitlijnen van elke bron RAM cel strekken zich ook uit over de overeenkomstige RAM cellen van elk bevelregister naar een lees/schrijf logika 38. De logika 38 bevat ketens zoals getoond in Fig. 4 en is met de databus 22 verbonden en ontvangt lees/schrijfsignalen SDRD en SDWR. De bron RAM dient alleen voor het opslaan van de 8-bit adressen die geschreven of gelezen kunnen worden naar de bronadresbus 18 of de databus 22. De cellen van het bron RAM gedeelte 34 zijn met de woordlijn 202 verbonden en worden daardoor gemachtigd. 



   Het data RAM gedeelte 28 en het vergrendelgedeelte 30 bevatten 16 data RAM en vergrendelcellen, zoals getoond in Fig. 2, waarbij de RAM cellen verbonden zijn met de woordlijn 202 en de bitlijnen zich uitstrekken tot de lees/ schrijflogika 32, die ketens omvat uitgevoerd zoals in Fig. 4 is getoond. De lees/schrijflogika 32 is met de databus 22 verbonden en ontvangt besturingssignalen DWR en DRD. De cellen van het vergrendelgedeelte 30 zijn verbonden voor de ontvangst van het PPLWL signaal, het RPLWL signaal en het RWL signaal waarvan de afleiding hierna beschreven zal worden. 



   Door de lees/schrijflogika 32 kan het data RAM gedeelte 28 van of naar de databus schrijven of lezen. Door vergrendelgedeelte 30 kan een bit, die in het geheugencelgedeelte 106 opgeslagen is, in het vergrendelgedeelte 108 opgeslagen worden bij de ontvangst van een RPLWL signaal en van een 

 <Desc/Clms Page number 26> 

 RPLWL signaal, die in antwoord op een vergelijkingssignaal op de vergelijkingslijn 224 voortgebracht wordt. De data die in het vergrendelgedeelte 30 opgeslagen zijn kunnen naar de bitlijn BL gelezen worden als RWL zich op een logisch niveau 1 bevindt. Hierbij kunnen signalen naar de databus gelezen worden vanaf zowel de data RAM 28 als het vergrendelgedeelte 30 indien er passende bevelen verschaft worden. 



   Het bestemmings RAM gedeelte 54 omvat acht RAM cellen voor elk bevelregister, waarbij elke RAM cel als het geheugencelgedeelte 106 van Fig. 2 uitgevoerd is. De geheugencellen 106 zijn verbonden met de woordlijn 202 en met de paren bitlijnen die verbonden zijn met de lees/schrijflogika 56 en 58, die ketens zoals getoond in Fig. 4 omvatten. De lees/schrijflogika 56 is met de bestemmingsadresbus 20 verbonden en ontvangt de besturingssignalen RWR en RRD, terwijl de lees/ schrijflogika 56 met de databus 22 verbonden is en de besturingssignalen RDWR en RDRD ontvangt. 



   De antwoord CAM omvat voor elk bevelregister acht CAM cellen, die uitgevoerd zijn zoals getoond in Fig. 3 en elk verbonden zijn met een woordlijn 202 en met paren bitlijnen en adreslijnen. De paren bitlijnen en adreslijnen zijn verbonden met een lees/schrijflogika 62 die ketens omvat, welke uitgevoerd zijn als in Fig. 5 en verbonden zijn met de bestemmingsadresbus 20, en die besturingssignalen EWR, ERD en ECOMP ontvangen. De paren bitlijnen zijn eveneens verbonden met een lees/schrijflogika 64, die ketens omvat, welke uitgevoerd zijn als in Fig. 4 en verbonden zijn met de databus 22, en die besturingssignalen EDWR en EDRD ontvangen. De vergelijkingsuitgangs COMPT OUT lijnen van de CAM cellen zijn verbonden met een vergelijkingslijn 242, die met een ingang van een EN-poort 244 verbonden is.

   De EN-poort 244 heeft een andere ingang verbonden met het kloksignaal CLK en verschaft aan zijn uitgang het RWL signaal. Een transistor 246 is tussen de vergelijkingslijn 242 en VDD verbonden en reageert op het signaal TDSG om de vergelijkingslijn 242 voor te laden. 

 <Desc/Clms Page number 27> 

 



   Aldus, wanneer in de antwoord CAM 60 een vergelijkingsbewerking uitgevoerd wordt, tussen de adreslijnen en de opgeslagen data, wordt het resulterende vergelijkingssignaal gelegd aan de poort 244, die het RWL signaal toevoert aan het vergrendelgedeelte 30 waardoor de data in de vergrendelingsketen naar de databus 22 gelezen kan worden. Adressen kunnen naar en van het antwoord CAM gedeelte 60 via de lees/schrijflogika 62 en 64 geschreven en gelezen worden. 



   De uitvoeringsbit 68, de antwoordsorteerbit 72 en de sorteerbit 70 zijn gevormd door CAM cellen, waarbij er één van elk in ieder bevelregister 26 aanwezig is. Elke bit is verbonden met de woordlijn 202 en wordt door deze gemachtigd als de woordlijn op een logisch niveau 1 is. De sorteer CAM heeft een paar bitlijnen, die aan één uiteinde met een schrijfketen 75 en aan het andere uiteinde met een vergelijkings/schrijfketen 76 verbonden zijn. De schrijfketen 75 omvat de transistors 246 en 248, die respektievelijk met grond en VDD verbonden zijn en reageren op een signaal STWR1 om een logisch niveau 1 in de sorteer CAM 70 te schrijven. De vergelijkings/schrijfketen 70 omvat de transistors 250 en 252, die de bitlijnen BL en BL respektievelijk met VDD en grond verbinden. 



  De transistors 250 en 252 reageren op een signaal SWTRO om een logisch niveau   0   in de sorteer CAM 70 te schrijven. De vergelijkings/schrijfketen 76 omvat ook de transistors 254 en 256, die de adreslijnen AL en AL respektievelijk met grond en VDD verbinden en reageren op een signaal C COMP, waardoor de sorteer CAM er toe gebracht wordt een vergelijkingsbewerking met een signaal op logisch niveau 1 uit te voeren. De sorteer CAM 70 heeft een vergelijkingsuitgangslijn 258, die voorgeladen wordt door een transistor 260 welke reageert op het signaal C PRG. De vergelijkingsuitgangslijn 256 verschaft een signaal C COMP OUT. 



   Het paar bitlijnen en adreslijnen van de antwoordsorteer CAM zijn met een vergelijkings/schrijfketen 78 verbonden. De bitlijnen van de antwoordsorteer CAM cellen 72 zijn verbonden 

 <Desc/Clms Page number 28> 

 met de schrijfketen 77, die de transistors 262 en 264 omvat om de bitlijnen BL en BL respektievelijk met grond en VDD te verbinden, waarbij deze transistors reageren op een signaal   RSWRl   om de antwoordsorteer CAM cellen op een logisch niveau 1 te brengen. De bitlijnen zijn ook met transistors 266 en 268 in de vergelijkings/schrijfketen 78 verbonden om de bitlijnen BL en BL respektievelijk met VDD en grond te verbinden, waarbij deze transistors reageren op een signaal RSWRO om de antwoordsorteer CAMs op een logisch niveau   0   te brengen.

   De adreslijnen AL en AL zijn respektievelijk verbonden met de transistors 270 en 272 om de adreslijnen AL en AL respektievelijk met grond en VDD te verbinden in antwoord op het signaal CCOMP, dat een vergelijkingsbewerking met een logisch niveau 1 inleidt. De antwoordsorteer CAM 72 heeft een vergelijkingsuitgangslijn 274, die op een logisch niveau 1 door de transistor 276 is voorgeladen in antwoord op het signaal CPRG. De vergelijkingsuitgangslijn 274 verschaft een C COMP OUT signaal. 



   De uitvoerings CAM 68 heeft een paar bitlijnen, verbonden aan één einde met een vergelijkings/schrijfketen 74 en met een schrijfketen 75 aan een ander einde. De schrijfketen 75 omvat transistors 278 en 280 om de bitlijnen BL en BL respektievelijk met grond en VDD te verbinden. Transistors 278 en 280 reageren op een signaal EXWR1 om de uitvoerings CAM cellen op logisch niveau 1 te brengen. De vergelijkings/schrijfketen 74 omvat transistors 282 en 284 om de bitlijnen EL en BL respektievelijk met VDD in grond te verbinden. De transistors 282 en 284 reageren op een signaal EXWRO om de uitvoerings CAM cellen op een logisch niveau   0   te brengen. De adreslijnen AL en AL zijn respektievelijk verbonden met de transistors 286 en 288, die de adreslijnen respektievelijk met grond en VDD verbinden. 



  De transistors 286 en 288 reageren op het signaal C COMP om een vergelijkingsbewerking te beginnen waarin de uitvoerings CAM cellen met een signaal op logisch niveau 1 vergeleken worden. 



  De uitvoerings CAM 68 heeft een vergelijkingsuitgangslijn 290, die op een logisch niveau 1 voorgeladen wordt door een tran- 

 <Desc/Clms Page number 29> 

 sistor 292 welke op het signaal CPRG reageert. De vergelijkingsuitgangslijn 290 verschaft een C COMP OUT signaal. 



   De vergelijkingsuitgangslijnen 290,274 en 258 zijn respektievelijk met de ingangen van de buffers 296,298 en 300 verbonden via de transistors 294, die reageren op het signaal C COMP. De buffers 296,298 en 300 stellen in detail de buffer 96 getoond in het blokdiagram van Fig.   l voor   en verbinden de vergelijkingsuitgangslijnen met de prioriteitsbesturingslogika 94. 



   Zoals hierboven vermeld stelt de prioriteitsbesturingsketen 94 de prioriteit vast, eerst van de besturingsfunctie en daarna van de bevelregisterprioriteit. De besturingsfunctieprioriteit wordt vastgesteld met drie kolommen : 302 toegewezen aan de sorteerbesturingsfunctie, 304 toegewezen aan de antwoordsorteerbesturingsfunctie en 306 toegewezen aan de uitvoeringsbesturingsfunctie. De kolommen strekken zich over alle vijf de bevelregisters uit en worden op een logisch niveau 1 gehouden door het gebruik van VDD en uitputtingstransistors als de transistors 326 en 328 geblokkeerd zijn.

   De transistors 308,310 en 312 zijn respektievelijk met de kolommen 302,304, 306 verbonden en brengen de kolommen op een logisch niveau   0   door ze met grond te verbinden in antwoord op een vergelijkingsuitgangssignaal, C COMP OUT, met logisch niveau 1 op respektievelijk de vergelijkingsuitgangslijnen 258,274 en 290. 



  De kolommen zullen aldus op een logisch niveau   0   gebracht worden indien hun respektievelijk bevel CAMs een vergelijkingsuitgang met logisch niveau 1 verschaffen. 



   De kolommen zijn aan één einde verbonden met de besturingsfunctie logische keten, die een inverter 301, een NOF-poort 303 en een NOF-poort 305 omvat. De kolom 306 die aan de uitvoeringsfunctie is toegewezen, is verbonden met de inverter 301 die een EXECUTE uitgang op logisch niveau 1 verschaft als om het even welke uitvoerings CAM 68 een vergelijkingsuitgang verschaft. De NOF-poort 303 heeft ingangen verbonden met kolom 304 en de uitgang van de inverter 301 en verschaft een REPLY 

 <Desc/Clms Page number 30> 

 SORT uitgang op logisch niveau 1 enkel als een antwoordsorteer CAM vergelijkt en de uitvoeringsbeveluitgang zich op een logisch niveau   0   bevindt.

   De NOF-poort 305 heeft drie ingangen, namelijk kolom 302, de uitgang van inverter 301 en de uitgang van NOF-poort 303 en verschaft een uitgang SORT op logisch niveau 1 als voor een sorteer CAM de vergelijking opgaat en de antwoordsorteeruitgang en de uitvoeringsuitgang zich beiden op een logisch niveau   0   bevinden. 



   Een EN-poort 314 heeft ingangen, die verbonden zijn met de buffer 300 en de kolommen 304 en 306 en verschaft een uitgang naar een ingang van een NOF-poort 318. Een EN-poort 316 heeft ingangen verbonden met een buffer 298 en kolom 306 en heeft een uitgang verbonden met een ingang van NOF-poort 318. 



  De NOF-poort 318 heeft een bijkomende ingang verbonden met de buffer 296. De NOF-poort 318 heeft een uitgang verbonden met de inverter 320. Het bevelregisterprioriteitsgedeelte van de prioriteitsbesturingslogika 94 omvat een veld van vijf kolommen en vijf rijen, die met het aantal bevelregisters 26 overeenkomen. Het veld omvat een aantal kolommen 322 en 324, waarbij de kolom 322 met het bevelregister van de hoogste prioriteit en de kolommen 324 met de bevelregisters van de lagere prioriteit overeenkomen. Door het gebruik van VDD en uitputtingstransistors aan één einde van elke kolom worden de kolommen op een logisch niveau 1 gehouden als ze niet op een logisch niveau   0   gebracht worden door transistors van het veld.

   De rijen zijn toegevoegd aan de bevelregisters en elke rij omvat een transistor 326, die verbonden is met een kolom toegevoegd aan het bevelregister van de rij, terwijl de transistors 328 verbonden zijn met de kolommen toegevoegd aan de bevelregisters van lagere prioriteit. Transistor 326 reageert op een signaal met logisch niveau 1 van de NOF-poort 318 om de kolom die aan zijn bevelregister is toegevoegd op een logisch niveau   0   te brengen, terwijl de transistors 328 door de uitgang van een inverter 320 bestuurd worden en reageren op een logisch niveau 1 daarvan om de kolommen toegevoegd aan al de bevelregisters van lagere 

 <Desc/Clms Page number 31> 

 prioriteit op het logisch niveau   0   te brengen.

   Voor besturingsdoeleinden zal de kolom van het bevelregister met de hoogste prioriteit, die een signaal op logisch niveau aan de uitgang van de inverter 320 heeft, zich dus op een logisch niveau   l   bevinden. 



   De EN-poort 98 heeft een ingang verbonden met de kolom toegevoegd aan zijn besturingsregister en bijkomende ingangen verbonden om een C TIME signaal en een kloksignaal CLK te ontvangen. De uitgang van de poort 98 is met een woordlijn 202 verbonden. Als de kolom toegevoegd aan om het even welk bevelregister zich op een logisch niveau   l   bevindt gedurende zowel C TIME als CLK, zal de poort 98 aldus een signaal op logisch niveau   l   aan de woordlijn 202 toevoeren en hierdoor de CAMs en RAMs van het bevelregister machtigen. 



   Er wordt nu verwezen naar Fig. 8 waarin een monster van de keten getoond wordt, welke in de sorteer PLA 104 en de beveltimerketen 97 omvat kan zijn. 



   Zoals hierboven vermeld is de sorteer PLA 104 verbonden met de databus 22 voor de ontvangst van de bits 8 tot D van het datawoord, waarbij deze bits de operatiecode omvatten welke het bevel aanduidt dat door de schakelaarbestuurder wordt uitgestuurd. De sorteer PLA omvat een vergrendelketen 330 met een poort 331 voor de ontvangst van het SORT signaal en een tijdsleuf 13 signaal. De bits worden in een vergrendelketen 330 vergrendeld tijdens de tijdsleuf 13, indien een sortering uitgevoerd wordt, en worden daarin opgeslagen. Elk van de operatiecode bits verschijnt aan een uitgang van de vergrendelketen 330 als de bit en een omgekeerde bit. De vergrendelketen 330 heeft dus 12 uitgangslijnen 332. De lijnen 332 worden door een aantal kolommen gekruist om een matrix te vormen.

   Het aantal kolommen 334 komt overeen met het aantal bevelen, dat door de schakelaarbestuurder uitgevoerd kan worden. De kolommen worden op een logisch niveau 1 gehouden door VDD en de uitputtingstransistors die aan één uiteinde van de kolommen gevormd worden als de kolommen door de transistors 

 <Desc/Clms Page number 32> 

 in de matrix niet op een logisch niveau   0   gebracht worden. De transistors aangeduid door een diagonale lijn zijn in de matrix op gekozen snijdingen van rijen en kolommen aangebracht met het doel de gecodeerde operatiebevelen verschaft door de bits 8 tot en met D te decoderen. Voor elk bevel dat aan de sorteer PLA aangeboden wordt zal dus enkel de kolom 334 op een logisch niveau 1 blijven om hierdoor de identiteit van het uit te voeren bevel vast te stellen. 



   De kolommen 334 strekken zich over een ander stel rijen 338 uit en vormen daarmee een andere matrix. De rijen 338 komen elk overeen met een lees-of schrijfsignaal, dat in de schakelaarbestuurder en schakelaar gebruikt wordt om een bevel uit te voeren. Er zijn zes bijkomende kolommen 340, 341,342, 343,344 een 345 aanwezig. De kolommen 340,341 en 342 zijn respektievelijk verbonden met de functie-uitgangen SORT, REPLY SORT en EXECUTE van Fig. 7, die op een logisch niveau 1 gebracht worden indien een vergelijkingsuitgang C COMP OUT op de hun toegevoegde CAM cellen gebracht wordt. De kolommen 343, 344 en 345 zijn respektievelijk met de tijdsleufsignalen TS13, TS14 en TS15 verbonden. De rijen 338 worden op een logisch niveau 1 geladen door VDD en de uitputtingstransistors, die daarmee verbonden worden als de transistors 346 geblokkeerd zijn.

   De transistors 346 zijn over de matrix verdeeld, zodat de geselecteerde rijen 338 op een logisch niveau   0   gebracht zullen worden afhankelijk van welk bevel er gedecodeerd wordt. 



  Een inverter 348 is in elke rij 338 aangebracht om het logisch niveau   0   in een logisch niveau 1 om te vormen in de geselekteerde rijen. De kolommen 340 tot 345 snijden de rijen om een andere matrix te vormen voor de besturing van de verscheidene lees-en schrijfsignalen vereist voor de uitvoering van de gedecodeerde bevelen. De inverters 350 zijn tussen de ingangen van de kolommen 340 tot 345 en de matrix aangebracht. De transistors 352 zijn op de kruispunten van de matrix aangebracht om de timering van elk lees-en schrijfsignaal te bepalen. Bijvoorbeeld zal een uitgang 354 een signaal op 

 <Desc/Clms Page number 33> 

 logisch niveau 1 verschaffen gedurende de tijdsleuf 13 als een sorteerfunctie uitgevoerd wordt. De uitgang 356 zal gedurende de tijdsleuf 14 een signaal op logisch niveau 1 verschaffen als een antwoordsorteerfunctie uitgevoerd wordt.

   Op gelijkaardige wijze zal de uitgang 358 een signaal op logisch niveau 1 verschaffen gedurende de tijdsleuf 14 als een uitvoeringsfunctie wordt uitgevoerd. De verscheidene uitgangen van de beveltimeringsketen 97 verschaffen dus al de hierboven vermelde lees-en schrijfbesturingssignalen gedurende de passende tijdsleuven als de aangeduide besturingsfuncties worden uitgevoerd. 



   In de hierboven vermelde USA oktrooiaanvraag   n  682033   is er getoond hoe de schakelaar 10 in cyclussen van 16 tijdsleuven, TS, genummerd van   0   tot 15 kan werken. De onderhavige uitvinding werkt ook in cyclussen van 16 tijdsleuven, die bestuurd worden door de teller 101 welke een kloksignaal CLK van het gebruikersysteem ontvangt. De 16 tijdsleuven vullen één enkel tijdskanaal en er zijn 32 kanalen per freem, zoals hierboven besproken. 



   Er wordt nu verwezen naar Fig. 9 waarin de relatieve timering getoond is van de verscheidene signalen gebruikt om de schakelaarbestuurder te besturen. De timeerinrichting, zoals getoond in Fig. 9, maakt de verbinding mogelijk met vijf bronnen 51 tot 55 en zes bestemmingen Dl tot D6, waarbij deze bronnen en bestemmingen fysische ingangs-/uitgangspoorten kunnen zijn, zoals de poorten 80 getoond in Fig. 1, of poorten en kanalen als in een PCM verbindingslijn kunnen zijn. Gedurende een kanaaltijd van 16 tijdsleuven, zoals getoond in Fig. 9, wordt de TDM databus door de bronnen en bestemmingen aangesproken gedurende de tijdsleuven 2 tot 12. Gedurende deze tijdsleuven worden de ingangs-/uitgangspoorten 80 afgetast door het TSS signaal om te bewerkstelligen dat data naar of van de databus overgedragen of ontvangen wordt.

   Het is gedurende één van de tijdsleuven, als een bron de databus aanspreekt, dat het unieke codewoord waarmee er gevraagd wordt dat een bron een 

 <Desc/Clms Page number 34> 

 bevelbron wordt, wordt aangeboden aan de poort 82. Deze verschaft in antwoord daarop een SOP signaal dat in Fig. 9 gearceerd is voorgesteld. Hierdoor wordt aangegeven dat dit signaal al of niet aanwezig kan zijn afhankelijk of de unieke code in één van de brontijdsleuven al of niet herkend wordt. 



   Vooraleer een bron met de TDM data bus verbonden wordt, wordt de toewijzingsbit vergeleken met een signaal op logisch 
 EMI34.1 
 niveau 1, waarbij de vergelijking door een CFWR signaal ingeleid wordt. Deze vergelijkingsbewerking zal de prioriteit- toewijzings logische keten opdateren en kan tot een CR FULL signaal aanleiding geven. Het CR FULL signaal is in de Fig. 9 gearceerd weergegeven om aan te geven dat het signaal al of niet op een logisch niveau 1 kan zijn, afhankelijk of al de bevelregisters al of niet toegewezen zijn. Indien het CR FULL signaal op een logisch niveau 1 wordt gebracht zullen het navolgende SOP signaal en een kloksignaal CLK in de tijdsleuf 3 aanleiding geven tot een SOP rejectiesignaal. 



   Een tijdsleuf v66r een bron met de TDM databus verbonden wordt, wordt het bronadres door de bronadresbus verschaft en zal dit adres aan de lees/schrijflogika verschijnen. Een ASWR signaal verschijnt terzelfdertijd als het mogelijk. SOP REJECT signaal en schrijft daarom het bronadres van de bronadresbus in de bitlijnen van de toewijzings CAM 40. 



  De signalen op de bitlijnen worden dan naar de 8-bit bus gelezen als een gevolg van het SOP REJECT signaal op de transistor 230. 



   Indien de bevelregisters niet alle toegewezen zijn en er geen SOP REJECT signaal opgewekt wordt, zullen het SOP signaal en het kloksignaal terzelfdertijd voorkomen en een woordlijn signaal, WL, met logisch niveau 1 opwekken op de woordlijn 202 van het niet-toegewezen bevelregister van hoogste prioriteit. 



  Deze woordlijn zal alle CAMs en RAMs voor het bepaald besturingsregister machtigen. Tegelijkertijd met het woordlijnsignaal, WL, wordt een ASWR signaal samen met een CIWR signaal verschaft. Deze signalen bewerkstelligen dat de toewijzings CAM 40 vanuit de bronadresbus het adres schrijft, welke de bron 

 <Desc/Clms Page number 35> 

 aangeeft waaraan het bevelregister toegewezen wordt. Het CIWR signaal heeft voor gevolg dat een logisch niveau 1 in de toewijzingsbit 48 geschreven wordt en daarbij de toewijzing van het bevelregister aan een bron aangeeft. In hetgeen voorafgaat wordt de timering van de signalen beschreven nodig om een bevelregister aan een bepaalde bron toe te wijzen en om het bronadres in de toewijzings CAM 40 te schrijven. 



   Indien er bijvoorbeeld aangenomen wordt dat een bevelregister aan de bron 51 was toegewezen kan het adres van de bron 51 in de toewijzings CAM 40 geschreven worden. Gedurende de tijdsleuven 2 en 3 zal het bronadres 51 aangeboden worden en gedurende de tweede helft van de tijdsleuf 2 wordt een ASCOMP signaal toegevoerd aan de lees/schrijflogika 42, die een vergelijkingsbewerking in de toewijzings CAM 40 begint. Gezien het bronadres 51 voordien in de toewijzings CAM werd geschreven, zal een vergelijkingsuitgang op logisch niveau 1 op de lijn 224 gebracht worden, hetgeen zal leiden tot het opwekken van een woordlijnsignaal, WL, op de woordlijn 202 via de poort 236. Aldus zullen alle CAMs en RAMs in het bevelregister gemachtigd worden.

   Terwijl de CAMs en RAMs gemachtigd zijn, en in het bijzonder gedurende de tweede helft van de tijdsleuf 3, wordt een DWR signaal toegevoerd aan de lees/schrijflogika 32, die toegevoegd is aan de data RAM waardoor informatie op de TDM databus en de data RAM 28 geschreven kan worden. Deze data zullen verwerkt worden op een wijze, die hierna wordt beschreven. Er dient ook aangestipt dat tegelijkertijd, namelijk gedurende de tweede helft van de tijdsleuf 3, een STWRl signaal voortgebracht wordt waardoor aan de sorteer CAM 70 een logisch niveau 1 wordt aangelegd die aangeeft dat er een sorteerbesturingsfunctie dient plaats te grijpen om op de data opgeslagen in de data RAM in te werken. 



   Om de functie van het antwoordvergrendelgedeelte 30 en van de antwoord CAM 60 te illustreren, dient er opgemerkt dat gedurende de tweede helft van de tijdsleuf 2 een ASCOMP signaal aan de lees/schrijflogika 42 werd gelegd ten einde een verge- 

 <Desc/Clms Page number 36> 

 lijkingsbewerking in te leiden. Deze heeft als gevolg dat een logisch niveau   l   gebracht wordt op de vergelijkingsuitgangslijn 224 van de toewijzings CAM 40. Dit logisch niveau 1, samen met een kloksignaal gedurende de tijdsleuf 3, gaf aanleiding tot een woordlijnsignaal, WL, op de woordlijn 202.   V66r   de tweede helft van de tijdsleuf 3 zal echter door de poort 238 een RPLWL signaal opgewekt worden, als gevolg van het vergelijkingsuitgangslijnsignaal 224 en het kloksignaal die op de poort 238 verschijnen.

   De RPLWL en RPLWL signalen worden dus aan het vergrendelgedeelte 30 aangeboden gedurende de eerste helft van de tijdsleuf 3, juist v66r het opwekken van de woordlijn, WL. 
 EMI36.1 
 



  De RPLWL en RPLWL signalen maken het mogelijk dat de data bevat in het data RAM gedeelte 28 naar het vergrendelgedeelte 3à overgedragen worden, v66r ze door het schrijven van nieuwe data vanaf de databus vernietigd worden. Dit gebeurt gedurende de tweede helft van de tijdsleuf 3 als WL opgewekt wordt. De data opgeslagen in het vergrendelgedeelte 30 kunnen naar een bestemming uitgelezen worden door op het antwoord CAM gedeelte 60 een vergelijkingsbewerking te beginnen. Een bestemmingsadres wordt op de bestemmingsadresbus 20 verschaft terzelfdertijd als een ECOMP signaal voortgebracht wordt om te bewerkstelligen, dat het bestemmingsadres met de adressen opgeslagen in het antwoord CAM gedeelte 60 vergeleken wordt.

   Indien een overeenkomst gevonden wordt, zal de lijn 242 gebracht worden op een logisch niveau   1,   dat aan een ingang van de poort 244 wordt aangeboden. 



  Als het kloksignaal in de tijdsleuf 2 de poort 244 bereikt wordt het RWL signaal verschaft, waardoor de data in het vergrendelgedeelte 30 naar de data RAM bitlijn BL gelezen worden. Tegelijkertijd met de opwekking van het RWL signaal wordt een DRD signaal aangeboden aan de lees/schrijflogika 32, waardoor het signaal op de data RAM bitlijn BL op de databus 22 gebracht wordt. 



   De bevelen geschreven in de data RAM en in het bijzonder de operatie kode, OP CODE, bits 8 tot en met D worden gedurende de tijdsleuven 13 tot en met 15 van de verscheidene 

 <Desc/Clms Page number 37> 

 opeenvolgende kanalen uitgevoerd. In verband met de Fig 9 dient er opgemerkt dat een signaal C TIME gedurende de tijdsleuven 13 tot en met 15 wordt opgewekt en dit signaal wordt aan de poort 98 gelegd om het opwekken mogelijk te maken van een woordlijn voor het bevelregister met hoogste prioriteit, dat de functie van hoogste prioriteit moet uitvoeren. Gedurende de eerste helft van de tijdsleuf 13 wordt een CPRG signaal voortgebracht om de vergelijkinguitgangslijnen van de drie besturings CAMs voor te laden, nl. de uitvoerings CAM, de antwoordsorteer CAM, en de sorteer CAM.

   Na de voorlading wordt er gedurende de tweede helft van de tijdsleuf 13 een C COMP signaal aan elk van de besturings CAMs gelegd, teneinde een vergelijkingsbewerking met een signaal op logisch niveau uit te voeren met het doel te bepalen welke CAMs op een logisch niveau 1 werden gebracht. De vergelijkingsuitgangslijnen zullen een C COMP OUT signaal op het logisch niveau 1 voortbrengen indien de bijbehorende CAM op een logisch niveau 1 werd gebracht. Als een gevolg van deze vergelijkingsbewerking zal de prioriteitsbesturingsketen 94 een SORT, REPLY SORT of EXECUTE functie uitgang verschaffen de hoogste prioriteitsfunctie voor dewelke een besturings CAM op logisch niveau 1 werd gebracht voor een willekeurige van de vijf bevelregisters. 



  De poorten 98 zullen een uitgang op logisch niveau 1 leggen op de woordlijn 202 van het bevelregister met hoogste prioriteit, dat wacht op de besturingsfunctiewerking van de hoogste prioriteit. 



   Fig. 10 illustreert de timering van de uitvoering van een sorteerfunctie of van een antwoordsorteerfunctie. V66r de vergelijkingsbewerking bewerkstelligt het CPRG signaal dat de vergelijkingsuitgangslijn gedurende de eerste helft van de tijdsleuf 13 op een logisch niveau 1 wordt gebracht. Gedurende de 2e helft van de tijdsleuf 13 grijpt de vergelijkingsbewerking plaats en indien er een overeenkomst gevonden wordt blijft de vergelijkingsuitgangslijn op een logisch niveau   1,   terwijl als er geen overeenkomst gevonden wordt, deze lijn tot op het 

 <Desc/Clms Page number 38> 

 logisch niveau   0   daalt, zoals aangeduid door het schuin gearceerde gedeelte van het C COMP OUT signaal in de Fig. 10.

   Het C COMP OUT signaal wordt door de prioriteitsbesturingslogika 94 verwerkt en geeft aanleiding tot een geklokt woordlijnsignaal, WL, gedurende de tweede helft van de tijdsleuven 13 tot 15. 



  Gedurende de tweede helft van de tijdsleuf 13 wordt een DRD signaal voortgebracht, welke samenvalt met de eerste woordlijn 28 vanuit de poort 98 om hierdoor data van het data RAM gedeelte 28 naar de TDM databus te lezen. De vergrendelketen 330 wordt in de tijdsleuf 13 afgetast voor de ontvangst van de OP CODE bits 8 tot en met D, die door de sorteer PLA verwerkt en gedecodeerd worden en tot getimeerde lees-en schrijfbesturingssignalen aanleiding geven. Gedurende de tweede helft van de tijdsleuf 14 wordt een zeker gedeelte van het bevelregister gelezen in antwoord op een leessignaal, afhankelijk van het bevel gedecodeerd door de sorteer PLA. De leessignalen die op dat ogenblik verschaft kunnen worden zijn : ADRD, SDRD, DRD, RDRD en EDRD, welke aanleiding zullen geven tot het lezen van data naar de databus vanuit één van de vijf CAM of RAM gedeelten van de bevelregisters.

   Tegelijkertijd zouden in de tweede helft van een tijdsleuf 14 één of meer schrijfbesturingssignalen verschaft kunnen worden, afhankelijk van het gedecodeerde bevel om vanaf de databus een schrijfbewerking uit te voeren in een zeker gedeelte van het bevelregister en om eventueel len of Oen in de besturings CAMs te schrijven. De schrijfbesturingssignalen die op het ogenblik verschaft zouden kunnen worden zijn : ADWR, SDWR, DWR, RDWR, EDWR,   EXWR1,   STWRO, RSWRO of ICAWR. In antwoord op deze schrijfsignalen kan een adres in de toewijzings CAM, de bron RAM, de data RAM, de bestemmings RAM, of de antwoord CAM geschreven worden.

   Ook het volgende zou kunnen geschreven worden : een logisch niveau 1 in de uitvoerings CAM om de behoefte aan een uitvoeringsfunctie aan te duiden, een logisch niveau   0   in de sorteer CAM om aan te duiden dat de sorteerfunctie werd beëindigd, een logisch niveau   0   in de antwoordsorteer CAM om aan te duiden dat een 

 <Desc/Clms Page number 39> 

 antwoordsorteerfunctie werd beëindigd, of een logisch niveau   0   in de toewijzingsbit om de toewijzing van een bevelregister te beëindigen. 



   Er wordt nu verwezen naar Fig. 11 waarin de timering getoond is van een uitvoeringsfunctie, die zal uitgevoerd worden indien de uitvoerings CAM 68 op een logisch niveau 1 gebracht wordt, zoals tijdens een vorige sorteerfunctie kan gebeuren. Indien een sorteerfunctie de uitvoerings CAM op het logisch niveau 1 brengt gedurende de tijdsleuven 13 tot 15 van het volgende kanaal zal de uitvoeringsfunctie verwezenlijkt worden. De uitvoeringsfunctie wordt evenals de sorteerfunctie ingeleid door gedurende de eerste helft van de tijdsleuf 13 de voorlading te doen met het signaal CPRG van de besturings CAMs. 



  Daarna wordt in de tweede helft van de tijdsleuf 13 een C COMP signaal verschaft om de vergelijkingsbewerking in te leiden. 



  Indien een uitvoerings CAM op het logisch niveau 1 wordt gebracht, zal het C COMP OUT signaal op een logisch niveau 1 blijven, in tegenstelling met de daling tot een logisch niveau   0   die aangeduid is door het schuin gearceerde gedeelte dat in de tweede helft van de tijdsleuf 13 begint. Dit zal aanleiding geven tot het opwekken van een woordlijnsignaal, WL, gedurende de tweede helft van elk van de tijdsleuven 13 tot 15 voor het bevelregister met hoogste prioriteit dat een uitvoeringsfunctie vereist. Gedurende de tweede helft van de tijdsleuf 14 wordt een leesbesturingssignaal aan één of meer gedeelten van het bevelregister gelegd om delen van het bevelregister te lezen naar de bronadresbus, de bestemmingsadresbus, of de databus afhankelijk van het bevel dat door de sorteer PLA gedurende de vorige kanaaltijd werd gedecodeerd. 



  De leessignalen die gedurende de tweede helft van de tijdsleuf 14 kunnen verschaft worden zijn ASRD, SRD, DRD, RRD of ERD. 



  Indien er gedurende de tweede helft van de tijdsleuf 14 adressen vanuit het bevelregister gelezen worden naar ofwel de bronof bestemmingsadresbussen, kan de schakelaar in één van zijn CAM gedeelten een vergelijkingsfunctie uitvoeren, zoals is 

 <Desc/Clms Page number 40> 

 geïllustreerd door het SW COMP OUT signaal en indien er een overeenkomst gevonden wordt zal er over het toepasselijke woord van de schakelaar een woordlijn opgewekt worden gedurende de tweede helft van de tijdsleuf 15, waardoor de CAMs en RAMs van de schakelaar gemachtigd zullen worden. Afhankelijk van het gedecodeerde bevelsignaal van de sorteer PLA kunnen data of adressen gelezen worden van het bevelregister naar de schakelaar of van de schakelaar naar het bevelregister gedurende de tweede helft van de tijdsleuf 15.

   Indien data van het bevelregister naar de schakelaar gelezen moeten worden zal het bevelregister een leesbesturingssignaal ontvangen, zoals ASRD, SRD, DRD, RRD, of ERD gedurende de tweede helft van de tijdsleuf 15, terwijl de schakelaar een schrijfsignaal op de betreffende CAMs of RAM zal ontvangen. Indien data van de schakelaar naar het bevelregister gelezen moeten worden, zullen de betreffende gedeelten van de schakelaar een leessignaal ontvangen in de tweede helft van de tijdsleuf 15, terwijl het bevelregister één van de volgende schrijfbesturingssignalen ASWR, SWR, RWR, EWR of DWR zal ontvangen, afhankelijk van het gedeelte van het bevelregister waarin geschreven moet worden. 



  Indien het adres dat gedurende de tweede helft van de tijdsleuf 14 in de schakelaar gelezen wordt gedurende de vergelijkingsbewerking, niet in de schakelaar gevonden wordt, wordt een COMMAND REJECT signaal opgewekt gedurende de tweede helft van de tijdsleuf 15. Indien de uitvoeringsfunctie beëindigd is kan een EXWRO signaal opgewekt worden om de uitvoerings CAM op een 
 EMI40.1 
 logisch niveau 0 te brengen, en indien een antwoordsorteerfunctie vereist is kan een RSWRl signaal aan de antwoordsorteer CAM gelegd worden om de CAM op een logisch niveau 1 te brengen. 



   Samenvattend, een bevelbewerking wordt eerst gestart tijdens de tijdsleuven 3 tot 12 van een kanaal als een bepaalde poort-en kanaalbron een aanvraag uitstuurt om een bevelbron te worden. Indien een bevelregister beschikbaar is wordt het niet-toegewezen bevelregister van hoogste prioriteit aan de poort-en kanaalbron toegewezen, terwijl het poort-en kanaal- 

 <Desc/Clms Page number 41> 

 adres in de toewijzings CAM geschreven wordt en de toewijzingsbit op een logisch niveau 1 gebracht wordt. Gedurende het volgende freem, als het poort-en kanaaladres op de bronadresbus verschijnt en een vergelijkingsbewerking in de toewijzings CAM plaats grijpt, wordt een woordlijn opgewekt en het 16-bit woord dat op de TDM databus gedurende de bronpoort-en kanaaladrestijd verschijnt wordt in dit data RAM gedeelte 28 geschreven en de sorteerbit 70 wordt op een logisch niveau 1 gebracht. 



  Dit wordt verwezenlijkt gedurende de tijdsleuven 2 tot 12. 



  Gedurende de tijdsleuf 13 heeft een vergelijkingsbewerking op de besturings CAMs voor gevolg dat de sorteerbit gedurende de tijdsleuven 13 tot 15 in elk kanaal een C COMP OUT signaal op logisch niveau 1 opwekt als de sorteerbit op een logisch niveau 1 gebracht wordt. 



   Een woordlijn, WL, zal gedurende de tijdsleuven 13 tot 15 opgewekt worden voor het bevelregister van hoogste prioriteit, dat de hoogste prioriteitsfunctie heeft die wacht om uitgevoerd te worden. Gedurende de volgende kanaaltijden in de tijdsleuven 13 tot en met 15 zullen besturingsfuncties uitgevoerd worden in overeenstemming met een prioriteit die gesteund is eerst op de functieprioriteit en dan op de bevelregisterprioriteit. Dit zal voortgaan tot de prioriteit van de sorteerfunctie en bevelregister bereikt is, en dan zal een woordlijn, WL, opgewekt worden in het bevelregister waarvan de sorteerbit op 1 is gebracht. De OP CODE data in de data RAM worden van de data RAM gelezen naar de sorteer PLA, welke het bevel decodeert en de noodzakelijke schrijf-en leesbesturingssignalen opwekt. 



  Deze zullen als gevolg hebben dat de data binnen het bevelregister verschoven zal worden, zoals door het lezen van de data RAM en het tegelijkertijd schrijven in de bron CAM. Als de sorteerfunctie beëindigd is zal de sorteerbit op logisch niveau   0   gebracht worden en indien de uitvoeringsfunctie vereist is zal de uitvoeringsbit op logisch niveau 1 gebracht worden. 



   Gedurende de volgende kanaaltijd in de tijdsleuven 13 

 <Desc/Clms Page number 42> 

 tot en met 15 zal de uitvoeringsbit bewerkstelligen dat een woordlijn opgewekt wordt als hij vergeleken wordt en lees-en schrijfsignalen zullen opgewekt worden om data tussen het bevelregister en de schakelaar te verschuiven. Nadat de uitvoeringsfunctie werd beëindigd zal de uitvoeringsbit op een logisch niveau   0   gebracht worden, en indien een antwoordsorteerfunctie vereist is zal de antwoordsorteerbit op een logisch niveau 1 gebracht worden. 



   Gedurende de volgende kanaaltijd en tijdens de tijdsleuven 13 tot 15 zal de antwoordsorteerfunctie uitgevoerd worden. Data wordt dan uit een gedeelte van het bevelregister gelezen, d. w. z. uit de bron-of bestemmings RAM, en in de data RAM geschreven voor overdracht naar een bestemming via de vergrendelketen 30. Als de antwoordsorteerfunctie beëindigd is wordt de antwoordsorteer CAM op een logisch niveau   0   gebracht, waardoor het volledige bevel ontvangen door de data RAM beëindigd wordt. 



   Gedurende het volgende freem in de eerste helft van de tijdsleuf waarin een woordlijn voortgebracht zou worden als gevolg van een vergelijking, door de toewijzings CAM, tussen het bronadresbusadres en een opgeslagen adres, wordt het RPLWL signaal voortgebracht. Dit heeft als gevolg dat de antwoordvergrendelketen de data inlaadt welke in het data RAM gedeelte 22 aanwezig zijn, waarna de volledige bewerking van het schrijven van data op de databus naar de data RAM herhaald wordt en de bevelfuncties uitgevoerd worden. Nadat de laatste bevelen vereist om op de juiste wijze een schakelpad op te stellen door de bevelbron zijn verschaft, wordt de toewijzingsbit op een logisch niveau   0   gebracht waardoor de toewijzing van het bevelregister beëindigd wordt en de poort en het kanaal niet langer door een bevelbron bestuurd zullen worden. 



   Om via een schakelaar 10 een schakelpad op te stellen tussen een bepaalde poort en kanaal als een bron, en een bepaalde poort en kanaal als een bestemming, wordt een poort en kanaal een bevelbron en wordt daaraan een bevelregister toege- 

 <Desc/Clms Page number 43> 

 wezen als gevolg van een SOP. Het poort-en het kanaaladres wordt in de toewijzings CAM geschreven. Gedurende het volgende freem wordt een bevelwoord in de data RAM geschreven en de sorteerbit wordt op een logisch niveau   l   gebracht.

   Het bevel wordt gedecodeerd en kan vereisen dat de lagere byte van de data RAM, die een 8-bit adres zou omvatten, naar de databus gelezen wordt terwijl de bron RAM tegelijkertijd een schrijfbesturingssignaal ontvangt om het adres van de databus te schrijven, waardoor een sorteerfunctie beëindigd wordt, en de uit-   vqeringsbit   op het logisch niveau 1 brengt. 



   Gedurende de volgende kanaaltijd wordt de uitvoeringsfunctie verwezenlijkt door de bron RAM naar de bronadresbus te lezen en tegelijkertijd het adres van de bronadresbus naar de bron CAM 12 van de schakelaar te schrijven, waarbij de uitvoeringsbit ook op een logisch niveau   0   gebracht kan worden. 



  Gedurende het volgende freem wordt het bevelwoord naar de data RAM gelezen en de sorteerbit wordt op een logisch niveau 1 gebracht. De sorteerfunctie kan vereisen dat de lagere byte van de data RAM naar de databus gelezen wordt en terzelfdertijd naar de bestemmings RAM geschreven wordt. Daarna kan een uitvoeringsfunctie verwezenlijkt worden waarin de bron RAM naar de bronadresbus gelezen wordt, terwijl een vergelijking gedaan wordt door de bron CAM 12 teneinde het schakelwoord welke het bronadres heeft te machtigen. De bestemmings CAM wordt naar de bestemmingsadresbus gelezen en wordt in de beschermings CAM 16 van de schakelaar geschreven, waardoor een pad over de schakelaar wordt vervolledigd. 



   Indien het gewest is dat een bepaalde besteming de bevelen nagaat die worden uitgevoerd, kan een echopad opgesteld worden welke van de antwoord CAM 60 gebruik maakt. Om een echopad op te stellen wordt een bevelwoord in de data RAM geschreven. Het bevelwoord zou dan een OP CODE bevel, om een echopad op te stellen, alsook het bestemmingsadres van het echopad bevatten. 



  Gedurende een sorteerfunktie wordt het bestemmingsadres in de antwoord CAM geschreven. In navolgende freems, als het bestem- 

 <Desc/Clms Page number 44> 

 mingsadres op de bestemmingsadresbus verschijnt, zal de antwoord CAM een vergelijkingsbewerking uitvoeren en zal een RWL signaal opgewekt worden. Dit zal voor gevolg hebben dat het vergrendelgedeelte 30 naar de TDM databus het bevelwoord leest, welke gedurende het vorige freem in de data RAM was opgeslagen. 



  In dezelfde tijd dat het vergrendelgedeelte 30 naar de TDM data bus leest zal de TDM databus naar de geadresseerde bestemming lezen. Aldus kan de bestemming het uitgevoerde bevel nagaan. In het geval dat een COMMAND REJECT zou hebben plaats gegrepen zou de rejectiecode naar de bestemming gelezen worden. 



   Uit hetgeen voorafgaat volgt dat veel verschillende soorten bevelen verschaft kunnen worden om de adressen op verscheidene manieren te verschuiven teneinde paden in de schakelaar 10 op te stellen en af te breken. Een antwoord of echopad kan opgesteld worden om vast te stellen of een bevel al of niet juist werd uitgevoerd. Veel verscheidene functies kunnen uitgevoerd worden door de schakelaarbestuurder, die een grote soepelheid heeft zodat het volledige voordeel van een dynamische schakelaar verwezenlijkt kan worden. 



   Hoewel de uitvinding als een schakelaarbestuurder werd beschreven is het voor een deskundige in de techniek duidelijk dat deze gebruikt kan worden als een bevelprocessor om bevelen uit te voeren en instructies aan plaatsen aangeduid door de bevelen toe te voeren. De adressen die verschoven worden door de huidige uitvinding zijn in werkelijkheid instrukties. De uitvinding kan dus gebruikt worden om instrukties aan verwijderde plaatsen toe te voeren. 



   De draagwijdte van de uitvinding dient dus enkel door de   hierbij gevoegde   conclusies en niet door de hierboven gegeven beschrijving van een bepaalde uitvoering beperkt te worden.

Claims (60)

1. CONCLUSIES 1. Bevelprocessor welke omvat : - middelen voor de ontvangst van een bevelwoord van elk van een aantal bronnen, waarbij dit bevelwoord een bevelgedeelte en een instructiegedeelte omvat ; - middelen om besturingssignalen op te wekken in antwoord op dit bevelgedeelte ; en - middelen, die reageren op deze besturingssignalen, om dit bevelgedeelt uit te voeren.
2. 2. Bevelprocessor volgens conclusie 1, waarin de middelen voor de uitvoering van dit bevelgedeelte ook middelen omvatten om dit instructiegedeelte over te dragen naar een locatie zoals door dit bevelgedeelte is bepaald.
3. 3. Bevelregister volgens conclusie 2, waarin deze overdrachtmiddelen middelen omvatten om dit instructiegedeelte naar meer dan één locatie binnen en/of buiten deze bevelprocessor over te dragen.
4. 4. Bevelregister volgens conclusie 3, welke bovendien minstens één opslagmiddel in één van deze locaties omvat.
5. 5. Bevelregister volgens conclusie 1, waarin deze bronnen tijdskanalen van een databus omvatten.
6. 6. Bevelprocessor volgens conclusie 1, waarin deze bronnen een aantal ruimtelijke poorten en tijdskanalen omvatten.
7. 7. Bevelprocessor volgens conclusie 1, waarin deze bronnen gedeelten van een multiplexbus omvatten. <Desc/Clms Page number 46>
8. 8. Bevelprocessor volgens conclusie 7, waarin deze multiplexbus een TDM bus is.
9. 9. Bevelprocessor volgens conclusie 1, waarin dit instructiegedeelte een adres omvat.
10. 10. Bevelprocessor volgens conclusie 1, welke bovendien middelen voor het opslaan van dit bevelwoord omvat.
11. 11. Bevelprocessor volgens conclusie 10, waarin deze opslagmiddelen een aantal RAM cellen omvatten.
12. 12. Bevelprocessor volgens conclusie 1, welke bovendien middelen omvat om het bevelwoord naar elk van een aantal bestemmingen over te dragen nadat het bevel volledig werd uitgevoerd.
13. 13. Bevelprocessor volgens conclusie 1, waarin dit bevelgedeelte de uitvoering van verschillende soorten besturingsfuncties in een volgorde bepaald door het bevelgedeelte kan vereisen, waarbij deze opwekkingsmiddelen bovendien middelen omvatten om deze besturingssignalen op te wekken in de volgorde waarin de besturingsfuncties uitgevoerd moeten worden.
14. 14. Bevelprocessor volgens conclusie 1, waarin deze processor een aantal ontvangstmiddelen omvat, zodanig dat een aantal bevelwoorden van verschillende van deze bronnen ontvangen kunnen worden, en deze ontvangstmiddelen bovendien elk opslagmiddelen omvatten.
15. 15. Bevelprocessor volgens conclusie 19, waarin aan elk van deze opslagmiddelen een prioriteit toegewezen is en deze processor bovendien middelen omvat om de bevelgedeelten van bevelwoorden aan deze opwekmiddelen toe te voeren in de volgorde van de toegewezen prioriteit van de opslagmiddelen waarin de bevelwoorden zijn opgeslagen.
16. 16. Bevelprocessor volgens conclusie 15, waarin het bevelgedeelte de uitvoering kan vereisen van een aantal verschillende soorten besturingsfuncties in een volgorde bepaald door het bevelgedeelte, waarbij deze opwekkingsmiddelen bovendien middelen omvatten om besturingssignalen op te wekken in de volgorde waarin de besturingsfuncties uitgevoerd moeten worden. <Desc/Clms Page number 47>
17. 17. Bevelprocessor volgens conclusie 16, welke bovendien middelen omvat om de werking van de middelen voor het verschaffen van de bevelgedeelten van de bevelwoorden aan de opwekkingsmiddelen te beletten tot al de besturingsfuncties van het vorige bevelgedeelte dat aan de opwekmiddelen werd verschaft zijn uitgevoerd.
18. 18. Bevelprocessor volgens conclusie 14, waarin aan elk van deze ontvangstmiddelen een prioriteit is toegewezen en deze processor bovendien middelen omvat om de bevelwoorden toe te voeren aan de ontvangstmiddelen van hoogste prioriteit die vrij zijn.
19. 19. Bevelregister volgens conclusie 14, welke bovendien middelen omvat om een bevelrejectiesignaal te verschaffen als in alle opslagmiddelen bevelwoorden zijn opgeslagen en een bevelwoord ontvangen wordt.
20. 20. Bevelregister voor gebruik in een systeem van de soort welke een aantal informatiebronnen, informatiebestemmingen, informatieverwerkers, en een informatiebus omvat die al deze bronnen, bestemmingen en verwerkers verbindt, waarbij deze bevelprocessor omvat : - een bevelregister dat met deze bus verbonden is voor de ontvangst en het opslaan van een bevelwoord ontvangen van om het even welke bron, waarbij dat woord een gecodeerd bevel- gedeelte en een instructiegedeelte omvat ; - middelen, verbonden met deze bus, om dit gecodeerd bevelge- deelte van het opgeslagen bevelwoord te decoderen en om besturingssignalen in antwoord op dit gecodeerd bevelge- deelte op te wekken ; - middelen, die reageren op de besturingssignalen, om het bevelgedeelte uit te voeren.
21. 21. Bevelregister volgens conclusie 20, waarin de uitvoeringsmiddelen omvatten : - middelen, die reageren op de besturingssignalen, om het instructiegedeelte van het bevelregister naar de bus te lezen ; en <Desc/Clms Page number 48> - middelen, die reageren op de besturingssignalen, om het instructiegedeelte van de bus naar minstens één van deze bestemmingen en informatieverwerkers te schrijven, zodanig dat het instructiegedeelte naar bestemmingen en informatie- verwerkers zoals bepaald door het bevelgedeelte overgedragen kan worden.
22. 22. Bevelregister welke omvat : - middelen voor het aanvaarden van bevelen van elke bron die in staat is bevelen te verschaffen ; - middelen om een instructiestel uit deze bevelen te halen ; en - middelen om funkties in overeenstemming met dit instructie- stel uit te voeren.
23. 23. Bevelprocessor volgens conclusie 22, welke bovendien middelen omvat om het bevel naar een bestemming over te dragen nadat de functies werden uitgevoerd.
24. 24. Bevelprocessor volgens conclusie 22, welke bovendien middelen omvat om in antwoord op dit instructiestel besturingssignalen op te wekken.
25. 25. Bevelprocessor volgens conclusie 24, waarin de uit te voeren functies een aantal verschillende soorten functies kunnen omvatten, waarbij elke soort een vooraf toegewezen prioriteit heeft en deze processor bovendien middelen omvat om deze functies uit te voeren in de volgorde van prioriteit van de functiesoort.
26. 26. Bevelprocessor volgens conclusie 25, waarin de middelen voor de uitvoering van deze functies in de volgorde van prioriteit van de functiesoort, CAM opslagmiddelen omvatten om de uit te voeren functiesoort aan te duiden en logische middelen om een uitgang te verschaffen voor de besturing van de uitvoering van de functies in de volgorde van prioriteit van de functiesoort.
27. 27. Bevelprocessor volgens conclusie 22, waarin deze processor een aantal aanvaardingsmiddelen omvat, waardoor een aantal bevelen van verschillende van deze bronnen aanvaard kan worden. <Desc/Clms Page number 49>
28. 28. Bevelprocessor volgens conclusie 22, waarin aan elk van deze aanvaardingsmiddelen een verschillende prioriteit is toegewezen en deze processor bovendien middelen omvat om bevelen toe te voeren aan het aanvaardingsmiddel met hoogste prioriteit dat vrij is.
29. 29. Bevelprocessor volgens conclusie 28, welke bovendien middelen omvat om de bevelen achtereenvolgens uit te voeren in overeenstemming met de prioriteit die aan het aanvaardingsmiddel dat het bevel aanvaardde is toegewezen.
30. 30. Bevelprocessor volgens conclusie 29, waarin aan de uit te voeren functies verschillende prioriteiten zijn toegewezen en de processor bovendien middelen omvat om deze functies in de volgorde van prioriteit van de functieprioriteit uit te voeren.
31. 31. Bevelprocessor volgens conclusie 30, welke bovendien middelen omvat om de werking van de middelen voor de achtereenvolgende uitvoering te beletten tot alle functies van het vorige bevel zijn uitgevoerd.
32. 32. Inrichting voor de besturing van een communicatieschakelaar van het type welk ingericht is voor de opstelling en afbraak van communicatiepaden tussen een aantal bronnen en bestemmingen in antwoord op instructies bevat in bevelwoorden met een bevelgedeelte en een instructiegedeelte, waarbij deze bevelwoorden aan deze schakelaar toegevoegd worden vanuit om het even welke van deze bronnen die in staat is een bevelwoord te verschaffen, waarbij deze inrichting bevat : - middelen voor de ontvangst van een bevelwoord van elke bron ; - middelen om besturingssignalen op te wekken in antwoord op dit bevelgedeelte van het bevelwoord ; en - middelen, die reageren op deze besturingssignalen, om dit bevelgedeelte uit te voeren.
33. 33. Inrichting volgens conclusie 32, waarin de uitvoeringsmiddelen bovendien middelen omvatten om dit instructiegedeelte naar deze communicatieschakelaar over te dragen, waardoor deze communicatieschakelaar dit instructiegedeelte uit- <Desc/Clms Page number 50> voert om een communicatiepad tussen een bron en een bestemming op te stellen of af te breken.
34. 34. Inrichting volgens conclusie 32, waarin deze bronnen en bestemmingen tijdskanalen van een databus zijn.
35. 35. Inrichting volgens conclusie 32, waarin deze bronnen een aantal ruimtelijke poorten en tijdskanalen omvatten.
36. 36. Inrichting volgens conclusie 32, waarin deze bronnen gedeelten van een multiplexbus omvatten.
37. 37. Inrichting volgens conclusie 36, waarin deze multiplexbus een TDM bus is.
38. 38. Inrichting volgens conclusie 32, waarin dit instructiegedeelte een bron-of bestemmingsadres omvat.
39. 39. Inrichting volgens conclusie 32, waarin deze middelen voor ontvangst van een bevelwoord bovendien middelen voor het opslaan van dit bevelwoord omvatten.
40. 40. Inrichting volgens conclusie 39, waarin deze opslagmiddelen een aantal RAM opslagmiddelen omvatten.
41. 41. Inrichting volgens conclusie 32, welke bovendien middelen omvat om deze bevelwoorden naar elke bestemming over te dragen nadat het bevel werd uitgevoerd.
42. 42. Inrichting volgens conclusie 32, waarin deze inrichting een aantal ontvangstmiddelen omvat, waarbij elk ontvangstmiddel een opslagmiddel omvat zodanig dat een aantal bevelwoorden van verschillende van deze bronnen ontvangen en opgeslagen kan worden.
43. 43. Inrichting volgens conclusie 42, waarin aan elk van deze ontvangsmiddelen en opslagmiddelen een prioriteit is toegewezen en deze inrichting bovendien middelen omvat om deze bevelgedeelten van de bevelwoorden aan deze middelen voor de opwekking van besturingssignalen toe te voeren in een volgorde van de toegewezen prioriteit van deze ontvangst-en opslagmiddelen waarin de bevelwoorden zijn opgeslagen.
44. 44. Inrichting volgens conclusie 43, waarin dit bevelgedeelte de uitvoering van een aantal verschillende soorten besturingsfuncties kan vereisen in een volgorde bepaald door <Desc/Clms Page number 51> het bevelgedeelte, waarbij deze opwekkingsmiddelen bovendien middelen omvatten om deze besturingssignalen op te wekken in de volgorde waarin de besturingsfuncties moeten worden uitgevoerd.
45. 45. Inrichting volgens conclusie 44, welke bovendien middelen omvat om de werking van middelen voor het verschaffen van de bevelgedeelten van bevelwoorden aan de opwekkingsmiddelen te beletten tot al de besturingsfunkties van dit vorige bevelgedeelte, dat aan de opwekkingsmiddelen werd verschaft, zijn uitgevoerd.
46. 46. Inrichting volgens conclusie 42, waarin aan elk van de middelen voor de ontvangst en het opslaan van bevelwoorden een prioriteit is toegewezen en dat deze inrichting bovendien middelen omvat om bevelwoorden aan de middelen voor de ontvangst en het opslaan van hoogste prioriteit, waarin geen bevelwoord is opgeslagen, toe te voeren.
47. 47. Inrichting volgens conclusie 46, welke bovendien middelen omvat om een bevelrejectiesignaal te verschaffen als in alle opslagmiddelen bevelwoorden zijn opgeslagen en een bevelwoord wordt ontvangen.
48. 48. Inrichting volgens conclusie 32, welke bovendien omvat : - middelen voor het opslaan van een bevelwoord ontvangen door deze middelen voor de ontvangst van een bevelwoord ; - vergrendelmiddelen, toegevoegd aan deze opslagmiddelen, voor de ontvangst en het opslaan van het bevelwoord opgeslagen in deze opslagmiddelen als een nieuwe bevelwoord ontvangen wordt ; en - middelen om het bevelwoord van de vergrendelmiddelen naar om het even welk van de bestemmingen over te dragen.
49. 49. Inrichting volgens conclusie 48, waarin de middelen voor de overdracht van het bevelwoord een CAM omvatten waarin een bestemmingsadres is opgeslagen.
50. 50. Inrichting voor de besturing van een communicatieschakelaar van de soort, die een aantal poorten voor de ontvangst en overdracht van informatie in kanalen omvat en scha- <Desc/Clms Page number 52> kelmiddelen omvat voor de opstelling van verbindingen tussen informatie bronkanalen en informatiebestemmingskanalen in antwoord op besturingssignalen, waarbij deze inrichting middelen omvat voor de ontvangst van een bevel van om het even welk kanaal en om in antwoord daarop besturingssignalen te verschaffen, waardoor de schakelmiddelen in overeenstemming met het bevel een verbinding tussen willekeurige kanalen kunnen opstellen.
51. 51. Inrichting voor de besturing van een communicatieschakelaar van de soort die omvat : een aantal poorten voor de ontvangst en overdracht van informatie in kanalen, waarbij elk van deze kanalen een bepaald adres heeft, een databus die deze poorten verbindt met schakelmiddelen voor de opstelling van verbindingen tussen kanalen waarvan de adressen in de schakelmiddelen zijn opgeslagen, waarbij bevelen voor de opstelling en het afbreken van verbindingen tussen kanalen in om het even, welk kanaal van de communicatieschakelaar worden ontvangen, waarbij deze bevelen in een reeks van afzonderlijke bevelwoorden verschaft worden, waarbij deze reeks een eerste bevelwoord omvat om te vragen dat het kanaal een bevelbron wordt en waarbij navolgende bevelwoorden elk een gekodeerd bevelgedeelte en een adresgedeelte omvatten, en waarbij deze richting omvat :

    - een bevelregister welke een data RAM, een toewijzings CAM, een bron RAM en een bestemmings RAM omvat, die elk met de databus verbonden zijn ; - middelen, die reageren op een eerste bevelwoord ontvangen van om het even welk kanaal om te vragen dat het kanaal een bevelbron wordt, om het bevelregister aan dit kanaal toe te wijzen, om het kanaaladres in de toewijzings CAM te schrij- ven en om het eerste bevelwoord in de data RAM te schrijven ; - eerste middelen om kanaaladressen na elkaar voor te brengen ;

    - bronadresbusmiddelen die deze toewijzings CAM, deze bron RAM, deze schakelmiddelen en deze kanaaladresopwekkingsmid- delen verbindt, waarbij deze kanaaladressen opgewekt worden <Desc/Clms Page number 53> in tijdsverwantschap met het aanspreken van het kanaal naar de databus, waarbij deze toewijzings CAM het opgeslagen ka- naaladres vergelijkt met het adres ontvangen van de bronadres- bus en in antwoord op een overeenkomst de data RAM machtigt om het volgende bevelwoord te schrijven van het kanaal waar- van het adres is opgeslagen ; - middelen om dit gecodeerd bevelgedeelte van het bevelwoord opgeslagen in de data RAM te decoderen, waarbij deze deco- deermiddelen besturingssignalen opwekken in antwoord op dit gedecodeerde bevelgedeelte ; en -'middelen, die reageren op deze besturingssignalen, om dit gedecodeerd bevelgedeelte uit te voeren.
52. 52. Inrichting volgens conclusie 51, waarin deze uitvoeringsmiddelen middelen voor de overdracht van adressen omvatten.
53. 53. Inrichting volgens conclusie 52, waarin deze adressen binnen het bevelregister en/of naar of van de schakelmiddelen overgedragen kunnen worden.
54. 54. Inrichting volgens conclusie 51, welke bovendien omvat : - een aantal bevelregisters aan elk waaraan een prioriteit is toegewezen ; en - middelen om het beschikbaar bevelregister met hoogste prioriteit toe te wijzen aan een kanaal dat een bevelbron tracht te worden.
55. 55. Inrichting volgens conclusie 54, waarin de decoderingsmiddelen middelen omvatten om bevelwoorden in deze bevelregisters achtereenvolgens te decoderen in de volgorde van prioriteit van het bevelregister waarin het woord is opgeslagen.
56. 56. Inrichting volgens conclusie 55, welke bovendien middelen omvat om te beletten dat de decodeermiddelen een nieuwe bevelgedeelte decoderen vooraleer het vorig gedecodeerd bevelgedeelte volledig werd uitgevoerd.
57. 57. Inrichting volgens conclusie 51, waarin dit geco- <Desc/Clms Page number 54> deerd bevelgedeelte de uitvoering kan vereisen van een aantal verschillende soorten besturingsfuncties in een volgorde bepaald door het bevelgedeelte, waarbij deze decodeerdmiddelen bovendien middelen omvatten om deze besturingssignalen op te wekken in de volgorde waarin de besturingsfuncties uitgevoerd moeten worden.
58. 58. Inrichting volgens conclusie 57, welke bovendien middelen omvat om te beletten dat de decodeermiddelen een nieuw bevelgedeelte decoderen vooraleer het vorig gedecodeerde bevelgedeelte volledig werd uitgevoerd.
59. 59. Inrichting volgens conclusie 57, waarin de middelen voor het opwekken van besturingssignalen in de volgorde waarin de besturingsfunctie uitgevoerd moet worden een CAM voor elke soort besturingsfunctie omvatten, en logische ketens omvatten om deze besturingssignalen voor de uit te voeren functiesoort te poorten.
60. 60. Inrichting volgens conclusie 51, welke bovendien omvat : - een antwoord CAM die deel uitmaakt van dit bevelregister, waarbij deze antwoord CAM in staat is om een kanaaladres op te slaan naar waar een vooraf uitgevoerd bestelwoord ge- stuurd moet worden ; - tweede middelen om kanaaladressen na elkaar op te wekken ; - bestemmingsadresbusmiddelen die deze antwoord CAM, deze bestemmings RAM, deze schakelmiddelen en deze tweede kanaal- adresoprichtingsmiddelen verbinden, waarbij deze kanaal- adressen opgewekt worden in tijdsverband met het aanspreken van dit kanaal naar de databus ; - vergrendelmiddelen toegevoegd aan de data RAM voor het opslaan van data in de data RAM ;

    - middelen, die reageren op een uitgang van deze toewijzings CAM welke aanduidt dat een nieuw bevelwoord ontvangen zal worden, voor het lezen van het bevelwoord in de data RAM naar de vergrendelmiddelen zodat het vorig uitgevoerde bevelwoord is opgeslagen in de vergrendelmiddelen, waarbij <Desc/Clms Page number 55> de antwoord CAM reageert op een overeenkomst tussen een adres opgewekt door de tweede adresopwekkingsmiddelen en een opgeslagen kanaaladres om een uitgang aan de vergrendelmiddelen te verschaffen, waardoor de vergrendelmiddelen het daarin opgeslagen bevelwoord lezen naar de TDM databus die het bevelwoord leest naar het kanaaladres opgeslagen in de antwoord CAM.