NO152431B - Fremgangsmaate og apparat for behandling av informasjon og for feillokalisering i et prinsipalt apparat - Google Patents

Description

.Den foreliggende oppfinnelse vedrører en fremgangsmåte for behandling av informasjon og for feillokalisering i et prinsipalt apparat som har et flertall prinsipale kretspunkter' som hver er energisert til en faktisk tilstand under operasjonen av nevnte prinsipale apparat og inn-

befatter et sekundært apparat tilkoblet det prinsipale apparat for behandling av informasjon uavhengig av

.nevnte prinsipale apparat.

Videre vedrører oppfinnelsen en anordning for behandling

av informasjon og for feillokalisering i et prinsipalt apparat som har et flertall prinsipale kretspunkter som hver har en forventet tilstand og en faktisk til-

stand ved ethvert tidspunkt under operasjonen av nevnte prinsipale apparat, hvor hvert kretspunkt er feilfritt hvis korresponderende faktiske tilstand er den samme

som den forventede tilstand, innbefattende et sekun-

dært apparat tilkoblet det prinsipale apparat for behandling av informasjon uavhengig av nevnte prinsipale apparat.

I høyhastighets store databehandlingssystemer er det

ønskelig å ha mulighet til å detektere tilstanden av hvilken som helst holdekrets eller annen krets innenfor databehandlingssystemet for å være istand til å detek-

tere og analysere feiltilstander. Tidligere kjente sys-

temer har ofte direkte koblet nøkkelpunkter i data-

systemet til et styrepanel eller konsoll for å tenne konsoll-lamper og for derved å gi en indikasjon av status i lagerkretser innenfor systemet. Den direkte ,'

koblede løsning blir imidlertid besværlig for store databehandlingssystemer på grunn av at antallet be-lysningslamper på system-konsollen blir for stort til nyttig eller hensiktsmessig operatøranalyse.

Andre tidligere kjente systemer har anvendt beregnings-

evnen i selve databehandlingssystemet for å logge ut data som indikerer kretsenes tilstand. For å logge ut

data, anvendes vanlige databaner i databehandlingssystemet

. for å lagre de utloggede dataene i bestemte lagersteder i systemlager. En slik bruk av vanlige databaner i databehandlingssystemet har det problem at, hvis databanene eller styrekretsene tilknyttet disse oppviser feil, blir informasjonen som logges ut feil slik at feillokalisering blir både vanskelig og tidskrevende. For å overvinne disse problemer tilveiebragte det som er beskrevet i DE-OS 27 25 504 et forbedret system for feildeteksjoner og analyse. Databehandlingssystemet som er omhandlet i nevnte søknad innbefatter et primærapparat for å utføre instruksjonsstyrte datamanipulasjoner og innbefatter et andre apparat for uavhengig å adressere lagersteder og andre punkter i det prinsipale apparat. Det sekundære apparatet innbefatter en instruksjonsstyrt digitaldata-maskin som har evnen til å hente informasjon fra primærapparatet og evnen til å analysere den hentede informasjon for å identifisere feil eller utføre andre oppgaver. I det nevnte system er primærapparatet f.eks. et stort databehandlingssystem, slik som systemet AMDAHL 470V/6.

Identifikasjonen av feil i databehandlingssystemet i ovennevnte søknad eller mer generelt i hvilket som helst system, krever sammenligning av forventede informasjonsverdier med faktiske informasjonsverdier. Nærværet av forskjeller mellom forventede og faktiske verdier indikerer at e"n feil har inntruffet. Punktene som bevirker forskjellen anvendes til å identifisere feilen. For å øke sannsynligheten for å detektere en feil, er det ønskelig å kontrollere et stort antall punkter i systemet. I et stort databehandlingssystem, kreves typisk en sammenligning av tusenvis av punkter for adekvat feildeteksjon og analyse. Videre er adresseplass som anvendes for å spesifisere punktene vanligvis ennu langt større enn antallet punkter som faktisk anvendes for feildeteksjon eller analyse. Jo større antallet punkter er som skal sammenlignes, desto mer tidskrevende er sammenligningen og desto større er databasen av forventede verdier som kreves. Et større tidsforbruk for å detektere feil, er selvfølgelig uønsket ettersom slik større tid reduserer virkningsgraden av databehandlingssystemet og dets til-gjengelighet for mer nyttige oppgaver. Kravet om en større database er også uønsket ettersom det krever større lager for å lagre databasen.

Selv om nevnte DE-OS 27 25 504 omhandler betydelig for-bedring ved feildeteksjon og analyse, eksisterer' prob-lemet fremdeles når et stort antall punkter skal granskes for feildeteksjon. Det eksisterer et behov for forbedrede fremgangsmåter og apparater for detektering av feil for et stort antall punkter i et databehandlingssystem.

Den innledningsvis nevnte fremgangsmåte kjennetegnes ifølge oppfinnelsen primært ved aksessering av informasjon som indikerer de faktiske tilstander i nevnte prinsipale kretspunkter ved et gitt tidspunkt uavhengig av operasjonen i nevnte prinsipale apparat, generering av

en faktisk kontrollsum som har en verdi avhengig av informasjon som indikerer de faktiske tilstander i nevnte " prinsipale kretspunkter, og sammenligning av den faktiske kontrollsum med en forventet kontrollsum ved det gitte tidspunkt for å detektere feil i det prinsipale apparatet.

Den innledningsvis nevnte anordning kjennetegnes ifølge oppfinnelsen primært ved at det sekundære apparatet innbefatter tilgangsmidler koblet til nevnte prinsipale kretspunkter, for å aksessere informasjonsbits som indikerer de faktiske tilstander for nevnte prinsipale kretspunkter ved et gitt tidspunkt uten å endre nevnte faktiske tilstander og innbefatter generatormidler for generering av en faktisk kontrollsum ved syklisk å kombinere nevnte informasjonsbits, hvorved nevnte faktiske kontrollsum har en verdi avhengig av de faktiske tilstander for nevnte prinsipale kretspunkter og har et færre antall bits enn antallet av prinsipale kretspunkter, og at nevnte sekundære apparat innbefatter midler for å lagre en forventet kontrollsum som har en verdi bestemt av de forventede tilstander for de prinsipale kretspunkter ved det gitte .tidspunkt, hvorved den forventede kontrollsum kan sammenlignes med den faktiske kontrollsum for detektering av feil i det prinsipale apparatet.

Ettersom settet av punkter som kombineres for å danne

en kontrollsum kan utgjøre et tusentall, og ettersom hver kontrollsum inneholder et meget mindre antall bits, oppnås en vesentlig reduksjon i antallet sammenligninger av forventede og faktiske verdier. Denne reduksjon i antallet sammenligninger muliggjør at en langt hurtigere deteksjon av feil kan skje. Hvis ingen feil indikeres ved sammenligning av kontrollsummene for et første sett av punkter, kreves det ingen ytterligere analyse av dette første sett av punkter. En ny sammenligning av kontrollsummer, for et annet sett av punkter eller det samme , sett av punkter ved et annet tidspunkt i det prinsipale apparat, utføres uten behov for å degradere systemyte-evne ved ytterligere analyse av det første sett av punkter.

Så snart en feil er blitt detektert ved sammenligninger av faktiske og forventede kontrollsummer, er det mulig ytterligere å analysere settet av punkter som kom inn i kontrollsummen for å bestemme hvilken delmengde av punkter som er kilden til feilen. Ettersom settet av punkter eller delmengden av punkter som aksesses for å danne en kontrollsum kan styres av det sekundære apparatet, fortsetter analysen av sett og delmengder av punkter for å finne feil på en ordentlig og hurtig måte.

I overensstemmelse med et trekk ved den foreliggende oppfinnelse er det tilveiebragt en hukommelse for å identifisere en delmengde av punkter i det prinsipale apparat som skal anvendes for å danne en kontrollsum eller for feilanalyse. Kun de punkter som er hensiktsmessig identifisert i hukommelsen bidrar reelt til kontrollsummen eller til analysen. Alle punkter som ikke er hensiktsmessig identifisert ignoreres. Identifikasjon skjer, f.eks. ved å lagre logiske' 0'er i hukommelsestedene som korresponderer en for en med valgte punkter i det prinsi-

pale apparatet.

Når det er ønskelig å analysere dataverdiene av delmengden av punkter som er identifisert i hukommelsen, kan en komprimert avsøkning av de punktene utføres. Under en komprimert avsøking, for kun de punkter som er identifisert . i hukommelsen, de faktiske tilstander av deres dataverdier hentet og lagret for ytterligere analyse. De faktiske tilstander for en identifisert delmengde av punkter er så tilgjengelige for ytterligere analyse. De faktiske tilstander av den identifiserte delmengde av punkter kan sammenlignes med forventede tilstander av den delmengden av punkter for ytterligere feilidentifikasjon eller ytterligere analyse.

Hukommelsen som lagrer informasjonen for identifisering av en delmengde av punkter i det prinsipale apparat blir typisk lastet under styring av den sekundære datamaskinen. På denne måte blir identifikasjonen av en hvilket som helst delmengde av punkter i det prinsipale apparat styrt av den sekundære datamaskinen. Derfor blir større fleksi-bilitet o.g hastighet tilgjengelig ved analysen i det prinsipale apparatet.

Ifølge det ovenstående oppnås det ved oppfinnelsen det formål å tilveiebringe et forbedret system for feildeteksjon og analyse særlig i et databehandlingssystem som har et stort antall punkter for feildeteksjon og analyse.

Ytterligere formål og trekk ved den foreliggende oppfinnelse vil fremgå av de etterfølgende patentkrav samt av den etterfølgende beskrivelse hvor foretrukkede ut-førelsesformer av oppfinnelsen er blitt angitt i detalj i forbindelse med tegningene.

Fig. 1 viser et blokkdiagram av et helt databehandlingssystem som er hensiktsmessig for anvendelse av den foreliggende oppfinnelse. Fig. 2 viser en skjematisk fremstilling av konsollenheten i systemet i fig. 1. Fig. 3 viser en skjematisk fremstilling av grensesnitt-styreenheten og konsoll/CPU grensesnitt i prosessoren (CCIP) , hvilke til sammen danner del av konsollenheten i fig. 2. Fig. 4 viser en skjematisk fremstilling av ytterligere detaljer av CCIP prosessoren i fig. 3. Fig. 5 og 6 viser sammen en skjematisk fremstilling av den synkrone sekvenskrets som danner del av CCIP prosessoren i fig. 4. Fig. 7 viser ytterligere detaljer av kontrollsum- gene-rerings logikken som danner en del av kontrollsumgeneratoren i CCIP prosessoren i fig. 4. Fig. 8 viser en skjematisk fremstilling av en krets som tjener som et eksempel for punkter som skal granskes med hensyn til feildeteksjon innenfor instruksjonsenheten i systemet i fig. 1.

I fig. 1 er databehandlingssystemet ifølge den foreliggende oppfinnelse vist med et prinsipalt apparat innbefattende et hovedlager 2, en lagerstyreenhet 4, en in-struks johsenhet 8, en utføringsenhet 10, en kanalenhet 6 med tilhørende inngang/utgang (1/0) og en konsollen-het 12. Konsollenheten 12 innbefatter, i tillegg til å være en del av det prinsipale apparat, også en konsoll-datamaskin som danner del av et sekundært apparat, hvor det sekundære apparatet er uavhengig av det prinsipale apparatet. Selvfølgelig er plasseringen av og typen av datamaskinen som danner det sekundære apparatet ikke kritiske elementer i det foreliggende systemet.

Systemet i fig. 1, som et prinsipalt apparat, opererer under styring av et primært system av instruksjoner, hvor en organisert gruppe av disse instruksjoner danner et primært systemprogram. Primære systeminstruksjoner og data på hvilke instruksjonen opererer innføres fra I/O utstyret via kanalenheten 6, gjennom lagerkontrollenheten 4 og inn i hovedlageret 2. Fra hovedlageret 2 hentes systeminstruksjoner og dataene ved hjelp av instruksjonsenheten 8, gjennom lager-styreenheten 4 og behandles for å styre utføringen innenfor utføringsenheten 10. Det prinsipale apparatet i systemet i fig. 1 kan selvfølgelig være et hvilket som helst databehandlingssystem.

I et hvilket som helst slikt databehandlingssystem, er feil nødt til å inntreffe, hvilket bevirker feilaktige operasjon av det prinsipale apparat. Det er det sekundære apparatets funksjon å detektere slike feil og å hjelpe til å indenti-fisere punktene innenfor det prinsipale apparatet som bevirker feilene.

I fig. 2 er konsollenheten 12 i fig. 1 vist i ytterligere detalj. Konsollen 12 er et sekundært apparat for å utføre feildeteksjon og analyse for det prinsipale apparat. Konsollen 12 innbefatter en digital datamaskin 501 som er sammenkoblet med en konsollhukommelse 502 på en vanlig måte. Den digitale datamaskin 501 er koblet til et flertall styreenheter innbefattende en platestyrer 516, en kanalstyrer 411, en panel-styrer 513 og en grensesnitt-styrer 511. Ytterligere styreenheter kan kobles til datamaskinen 501 på en vanlig måte.

Konsolldatamaskinen 501 danner sammen med sine styreenheter

og hukommelse et programerbart sekundært apparat som opererer uavhengig av det prinsipale apparatet. Uavhengigheten er både med hensyn til behandling i og data og styrebanene i det prinsipale apparatet.

Anordningen mellom datamaskinen 501, hukommelsen 502.og styreenheten i fig. 2 er vanlig. Datamaskinen 501 er en hvilken som helst velkjent datamaskin slik som den datamaskin som er identifisert i den tidligere nevnte DE-OS 2 725 504. Likeledes er styreenhetene som forbindes med datamaskinen 501 vel-kjente anordninger. Platestyreren 516 danner grensesnitt mellom datamaskinen 501 og et platearkivsystem 528 på en vanlig måte. Styreenheten 411 ér en av kanalstyrerne som ér tilknyttet kanalenheten 6 i fig. 1. Panelstyreren 513 danner grensesnitt på en vanlig måte mellom den digitale datamaskinen 501 og kontrollpanelet 524.

Grensesnittstyreren 511 danner grensesnitt mellom konsoll/CPU grensesnitt prosessoren (CCIP) 525 og den digitale datamaskin 501. Grensesnittstyreren 511 er koblet til den digitale datamaskinen 501 over en 48-bit buss 535 og til CCIP prosessoren 525 ved hjelp av bussen 533. Prosessoren 525 er i sin tur koblet over bussen 436 til mange punkter, slik som registre og kontrollinjeholdekretser i hele databehandlingssystemet i fig. 1.

Det sekundære apparatet ifølge den foreliggende oppfinnelse innbefatter konsolldatamaskinen 501, grensesnittstyreren 511 og CCIP prosessoren 525. Det sekundære apparatet kommuniserer med det primære apparatet i fig. 1 for således å utføre feil-deteks jon, feilanalyse og andre oppgaver. Særlig aksesser det sekundære apparatet punkter innenfor det primære apparatet og bevirker at en faktisk kontrollsum genereres som reaksjon på datanivåene i punktene som aksesses av det skundære apparatet. Deretter sammenlignes det sekundære apparatet den faktiske kontrollsum som således oppnås med den forventede kontrollsum som befinner seg i det sekundære apparatets lager.

I fig. 3 er konsoll/CPU grensesnittprosessoren 525 og grensesnittstyreren 511 og deres sammenkoblinger vist i nærmere detalj. Funksjonen av prosessoren 525 er som reaksjon på datamaskinen 501 å aksesse dataverdier av adresserte punkter i det prinsipale apparatet, danne faktiske kontrollsummer på de aksessede dataverdier og tilveiebringe de faktiske kontrollsummer til datamaskinen 501 for sammenligning med forventede kontrollsummer. Overføring til og fra datamaskinen 501 og prosessoren 525 skjer gjennom styreenheten 511.

Grensesnittstyreren 511 er forbundet over 48-bit bussen 535 med konsolldatamaskinen 501 på en vanlig måte. Bussen 535 står i forbindelse med komponentene i styreenheten 511 gjennom vanlige inn- og ut-valgporter 576. (SEL). Nærmere bestemt er en 16-bit buss koblet til utgangsdataregisteret (ODR) 575. En 4-bit buss er forbundet med velgadresse-registeret (SAR) 574. En 3-bit buss er forbundet med E-registeret (ER) 578. En 4-bit buss er forbundet med inngangsmaskeregisteret (IMR) 579. LAST linjen 549, START linjen 550, og SLETTE linjen 551 er individuell utgangslinjer. UTFØRT linjen 585 og 8-bit bussen 588 er inngangs-linjer til portene 576. Innporten (TG) 572 tilveiebringer en 16-bit inngangsbuss til portene 576.

Funksjonen av ODR registeret 575 er, å bevirke at adresser som angir spesielle punkter i det primære apparatet i fig. 1, blir lastet fra det sekundære apparatet inn i CCIP prosessoren 525. I tj&legg anvendes ODR registeret 575 for å styre operasjonstilstanden av CCIP prosessoren 525.

Funksjonen av SAR registeret 574 er å styre hvilken del av prosessoren 525 som skal motta data fra grensesnittstyreren 511 eller hvilken del som skal returnere data til grensesnittstyreren 511. Funksjonen av IG portene 572 er å koble data fra et sett av 16-bit porter innenfor rekken av porter 508 til velgerportene 576. Funksjonen av ER registeret 578, og porten 583 og IMR registeret 579 er ikke anvendt direkte i den foreliggende oppfinnelse. Funksjonene og detaljene ved disse elementer er beskrevet i US-patent 4 149 244.

I fig. 3 er CCIP prosessoren 525 forbundet med grensesnittstyreren 511 over linjene 533. På tilsvarende måte har CCIP prosessoren 525 inngangs/utgangs-linjer 436 som står i for-

bindelse med det prinsipale apparatet i fig. 1 på en måte

som skal ytterligere forklares i det etterfølgende. I korte trekk adresserer 9-bit-av Søk nings-adresse bussen 590 et av 512 kretspunkter innenfor hver av 128 seksjoner, kalt MCC,

i det prinsipale apparatet i fig. 1. Dataverdien av.hvert av de 128 adresserte punkter returneres på 128-bit-avsøk-ningsdatabussen 591. De spesielle detaljer angående hvor-ledes det prinsipale systemet i fig. 1 er organisert for adressering og henting av informasjon, er beskrevet i den tidligere nevnte DE-OS 2 725 504.

I fig. 3 innbefatter prosessoren 525 en vanlig 4-bit dekoder (DEC) 597. Dekoderen 597 lastes ved hjelp av 4-bit bussen 580 fra SAR registeret 574 i grensesnittstyreren 511. Dekoderen 59 7 virker på en vanlig måte til å velge en av sine utganger, inntil 16, og derved bestemmer hvilken del eller deler av prosessoren 525 som skal åpnes for å motta informasjon fra eller sende informasjon til styreenheten 511.

En del av prosessoren 525 er 16-bit-avsøknings-adresse-registeret (SADR) 556. Registeret 556 lastes ved hjelp av 16-bit bussen 599 fra ODR-registeret 575 i styreenheten 511. Lastingen av registeret 556 skjer under styring av en av de dekodede utganger, utgangen 621-10 fra dekoderen 59 7 i kombinasjon med LAST signalet på linjen' 549. Disse signaler kombineres i OG porten 559 for å styre lastingen inn i et SADR register 556 på en vanlig måte.

En annen del av prosessoren 525 er 16-bit operasjonstilstands-registeret (OSR) 557. OSR registeret 557 lastes fra 16-bit bussen 599 fra ODR registeret 575 i styreenheten 511. Styring av lastingen skjer under den dekodede utgang 621-8 fra dekoderen 597 i kombinasjon med LAST-signalet fra linje 549. Disse styresignaler kombineres i OG-porten 558 for å styre lastingen av OSR registeret 557. Utgangen fra OSR registeret 557 er koblet som inngang til sekvensenheten 503 for å

styre denne.

En annen del av prosessoren 525 er bit velger/lageret 506.

Lageret 506 funksjonerer når det velges av OG-porten 560 til

å velge en av inngangslinjene på 128-bit bussen 593 og lagre internt den biten. Den spesielle av de 128 adresse bits som velges korresponderer med en av 12 8 MCC, bestemmes av 7-bit bussen 590-1 fra SADR registeret 556. Data på bussen 59 3 som velges av velger/lager 506 representerer data som fremkommer på 12 8 bit avsøknings-databussen 591 som modifisert, hvis i det hele tatt, i masken 505. OG-porten 560 som åpner bit velger/lageret 506 tilfredsstilles ved LAST signalet fra linjen 549 og den dekodede utgang 621-7 fra dekoderen 597. 16-bit utgangen fra velger/lager 506 er inngang til en av gruppene i velgerportene 50 8.

Gruppen av porter 50 3 innbefatter et flertall 16-bit porter 561 til og med 568 og 569-1 til og med 569-6. Hver av velgerportene i gruppen 508 åpnes av en dekodet utgang fra dekoderen 59 7. Kun en av 16-bit portene i gruppen av porter 508 åpnes ved et hvilket som helst tidspunkt. Den åpnede av portene tilveiebringer utmatning til 16-bit bussen 589 som.er koblet til innportene (IG) 572 i grensesnittstyreren 511.

I fig. 3 er forholdet mellom kilden av informasjon som skal styres ut (KILDE), 16-bit porten som anvendes (PORT NUMMER), og den dekodede utgang fra dekoderen 59 7 (DEK.UTGANG) vist i den etterfølgende tabell I.

I fig. 3 innbefatter prosessoren en konsoll/CPU grensesnitt-prosessor (CCIP) hukommelse 504. Hukommelsen 504 er en vanlig direkte aksess hukommelse som lagrer 512 128-bit ord. Lagerstedene i hukommelsen 504 korresponderer 1-til-l med punktene som er adresserbare og aksessbare innenfor det prinsipale apparatet i fig. 1. Hukommelsen 504 anvendes til å lagre enten en masket (logisk 1) eller ikke-masket (logisk 0) verdi for å indikere tilstanden av hvert av de 65 5 36 punkter som er adresserbare i og aksessbare fra det prinsipale . i ir apparatet. Verdien som aksesses fra hukommelsen 50 4 anvendes til å styre hvilken delmengde av punkter som er adressert og aksesset, skal være ikke-valgte (maskede verdier) og hvilken delmengde som skal velges (umaskede verdier). Hukommelsen 504 adresseres av 16-bit utgangsbuss 590-2 fra SADR registeret 556. De høyordens 9-bits angir et av 512 128-bit ord. De lavordens 7-bits angir bit posisjoner innenfor 128-bit ord. Innholdet i det adresserte ord i hukommelsen 50 4 fremkommer på 12 8-bit utgangsbussen 5 34. Ethvert sted innenfor 128-bit bussen 534 som har en logisk 1 bevirker den korresponderende bit fra 128-bit bussen 591 å bli masket i masken 505. Hvis alle bits på bussen 534 er 0, er informasjonen på bussen 59 3 for masken 505 identisk med den inverterte informasjon på bussen 591.

I fig. 3 virker den synkrone sekvensenheten (SS) 503 til å styre mange av "de andre delene i prosessoren 525. Sammen-koblingen av styresignaler på utgangsbussen 521 til den gjenværende del av delene i prosessoren 525 er beskrevet i det etterfølgende. I korte trekk mottar sekvensenheten 50 3 SLETTE, START og LAST linjene 551, 550 og 549 fra grensesnittstyreren 511 og mottar de dekodede utganger 621-6, 621-7

og 627-10 fra dekoderen 597. Sekvensenheten 503 fungerer, som reaksjon på disse signaler, til å tilveiebringe passende utgangssignaler på bussen 521 til å styre prosessorene 525 til å utføre sin feildeteksjon og andre funksjoner. Når feildeteksjonens operasjon utføres, vil sekvensenheten 503 tilveiebringe sekvenser 512 ganger, en for hver av de 512-bits pr. MCC som er aksessbare fra det prinsipale apparatet i fig. 1.

I fig. 3 mottar kontrollsumgeneratoren 507 128-bit bussen

59 3 som s£n inngang. Kontrollsumgeneratorene 507 fungerer til å danne en kontrollsum hver gang informasjon fra et nytt sett av punkter frekommer på bussen 59 3. For det prinsipale apparatet i fig. 1 skjer dette 512 forskjellige ganger for en full søkning av alle punkter. Derfor blir i en kontroll av det prinsipale apparatet, 511 forskjellige mellomliggende kontrollsummer og en endelig kontrollsum generert. Hver mellomliggende kontrollsum har en verdi som bestemmes både av informasjonsinnholdet på bussen 59 3 og verdien av den tidligere mellomliggende kontrollsummen. Når alle 512 iterasjoner i sekvensen er blitt fullført fremkommer den endelige kontrollsum på 16-bit utgangsbussen som er koblet til 16-bit porten 569-2 som befinner seg innenfor gruppen av porter 508.

I fig. 4 er ytterligere detaljer av CCIP prosessoren 525.i

fig. 3 vist.

SADR registeret innbefatter 7-bit avsøkningsadressetrinnet 556-1 og 9-bit avsøkningsadressetrinnet 556-2. Trinnene 556-1 og 556-2 er lastet henholdsvis med lavordens-7-bits og høyordens 9-bits fra 16-bit bussen 599. Begge trinnene 556-1 og 556-2 lastes under kommando av et signal på deres last- (L) innganger fra porten 559. Trinnet 556-1 inkrementeres av et signal på sin I-inngang via linjen 661 fra sekvensenheten 50 3 og trinnet 556-2 inkrementeres av et signal på sin I-inngang via linjen 662 fra sekvensenheten 503. Trinnene 556-1 og 556-2 slettes av signaler på deres CLR innganger via linjene 666 og 667, fra sekvensenheten 503. En mente-overføring inn (carry in) på CI inngangen skjer til trinnet 556-1 via linjen 66 7 fra sekvensenheten 50 3. Mente-overføringer ut (carry outs) på utgangene CO fremkommer fra trinnene 556-1 og 556-2 på linjene 663 og 664. Menteover-førings-utlinjene 663 og 664 danner innganger til sekvensenheten 503. De parallelle datautganger fra trinnene 556-1 og 556-2 er 7-bit bussen 590-1 og 9-bit bussen 590 som sammen danner 16-bit bussen 590-2 (fig. 3). 7-bit bussen 590-1 definerer en hvilken som helst av de 128 forskjellige MCC som anvendes i det prinsipale apparatet i fig. 1. 7-bit bussen 590-1 anvendes til å adressere multiplekseren 668 innenfor bit velger/lageret 506. Multiplekseren 668 er en vanlig velgeranordning for å motta 128-bit inngangsbussen 593 og velge en enkelt av de inngangene som en utgang på 1-bit linjen 669. Linjen 669 danner data inngang (DI) på et 16-bit skift-register 670. Data som presenteres på 1-bit linjen 669 forskyves gjennom skiftregisteret 6 70 under kommando fra skift (S) linjen 671 fra sekvensenheten 503. Likeledes blir informasjon på 16-bit bussen 599 lastet inn i skiftregisteret 670 under kommando av lastsignalet (L) fra OG-porten 560. En serieutgang (DO) fra skiftregisteret 60 fremkommer på linjen 6 72 som i sin tur danner datainngangen (DI) til hukommelsen 504. Den 16-bit parallelle utgang fra skiftregisteret 670 er koblet til utgangsportene 508 for å styre ut når de velges av dekoderen 597, på 16-bit utgangsbussen 589.

I fig. 4 innbefatter kontrollsumgeneratoren 507 et kontrollsumregister (CSR) 673 og en kretssum logikk 674-1 og 674-2 . CSR registeret 6 73 mottar en 16-bit parallelle innmatning på bussen 675 fra den logiske enheten 674-1 og 674-2. Registeret 673 tilveiebringer i sin tur en 16-bit utmatning på bussen 595 som står i forbindelse både med utportene 508 og logikken 674-1 og 674-2. SSR registeret 673 lastes med innholdet på bussen 675 under styring av lastlinjen 676 fra sekvensenheten 503. Registeret 673 slettes til en samtlige 0 tilstand med et signal på slettelinjen 677 fra sekvensenheten 50 3.

I fig. 4 innbefatter masken 505 128-portene 539 og 547.

Porten 539 er typisk dannet av 128 2-inngangs NELLER-porter

på en av inngangene av hver NELLER-port er en annen av linjene fra 12 8-bit databussen veien 591 og den andre inngangen, som er felles for alle portene, er en styrelinje 678 fra sekvensenheten 503. Når linjen 678 er en logisk 1, tvinges portene 5 39 alle til å frembringe en 0 utmatning til 128-bit porten 538. Når linjen 678 er en 0, har 128-bit utmatningen fra porten 5 39 de inverterte nivåer av 12 8-bit bussen 591.

Porten 539 tjener derfor til å slippe gjennom eller blokkere dataene på bussen 591.

128-bit porten 547 mottar 128-bit bussen 534 fra hukommelse 504. Porten 547 dannes typisk av 128 2-inngangsporter. En innmatning for hver port er en annen av bits'ene fra 128-bit bussen 534 og den andre inngangen, som er felles for alle portene, er styrelinjen 679 fra sekvensenheten 503. Når styrelinjen 679 er en logisk 0, fremkommer dataverdiene på bussen 534 som en utmatning fra porten 547. Når det logiske nivået på linjen 679 er 1, er dataverdiene fra porten 547 alle 0'er. 128-bit ELLER-porten 538 utfører logisk ELLER operasjon på dataene fra portene 547 og 539 til hukommelse/avsøknings-bussen 593. Det logisk sanne nivået for dataene på bussen 539 er 0. Derfor er effekten av at en hvilken som helst 1

i et bit-sted på bussen 534 er sammenfallende med at styrelinjen 679 er logisk 0, og tvinge en 1 til det korresponderende sted på bussen 593, dvs. til et logisk ikke-sant nivå. Den tvang av 1-bits har virkningen av å maskere de spesielle bits.

som tvinges. En hvilken som helst bit av dataene på bussen 59 3 kan velges av multiplekseren 668. Bussen 59 3 danner også inngang til kontrollsumlogikken 6 74 og kan velges i grupper på 16 bits gjennom gruppene av porter 508.

CCIP hukommelsen 50 4 mottar data en bit ad gangen på 1-bit linjen 672 fra skiftregisteret 670. Data som fremkommer på linjen 6 72 skrives inn i hukommelsen 504 med en skrive-kommando (W) som fremkommer på linjen 660 fra sekvensenheten 50 3. Lagerstedet som data skrives inn i hukommelsen 504 styres av 16-bit adresselinjene fra adressebussene 590-1 og 590.

I fig. 4 er vist ytterligere detaljer av styrekretsen 509. Denne styrekrets er imidlertid ikke direkte anvendt i den foreliggende oppfinnelse. Dens operasjon i forbindelse med CCIP prosessoren 5 25 er den samme som er beskrevet i US-patent 4 149 244 og krever således ingen ytterligere beskrivelse i forbindelse med foreliggende oppfinnelse bortsett fra at utgangen (AS) fra porten 582 åpnes av linjen 680 fra sekvensenheten 50 3.

I fig. 5 og 6 er ytterligere detaljer av sekvensenheten 503

i fig. 4 vist. Sekvensenheten 50 3, i sin foreliggende utførelsesform, styrer CCIP prosessoren 525 i figurene 3 og 4 ved utføring av en hvilken som helst valgt av tre operasjoner. De tre operasjonene er SKRIV HUKOMMELSE (TABELL V i det etterfølgende) , KONTROLLSUM (TABELL VI i- det etterfølgende) og KOMPRIMERT AVSØKNING (TABELL VII i det etterfølgende).

I fig. 5 er inngangslinken 621-6 fra dekoderen 597 i fig. 4 anvendt for å innstille sekvensenheten 503 til en kontrollsumoperasjon. Linjen 621-6 er koblet til OG-port 685-1 som åpnes av START-linjen 550 fra grensesnittstyreren 511 i fig.

3. Når porten 685-1 er tilfredsstillet innstiller den inn-stillings (S) /tilbakestillings (R) holdekretsen 686-1. Utgangen fra holdekretsen 6 36-1 er forbundet med punktene som overalt i figurene 5 og 6 er angitt som A. Et signal til A-punktene betegner at sekvensenheten 50 3 er innstillt for én

kontrollsumoperasjon.

I fig. 5 fungerer inngangslinjen 621-7 fra dekoderen 597 i fig. 4 gjennom OG-porten 685-2 til å innstille holdekretsen 686-2 og derfor sekvensenheten 503 for en skriv hukommelse operasjon. Porten 685-2 åpnes av lastlinjen 549 -fra grensesnittstyreren 511 i fig. 3. Utgangen fra holdekretsen 686-2 er koblet til B-punktene overalt i apparatet i fig. 5 og fig. 6. Et signal til B-punktene angir at sekvensenheten 503 innstilles for en skriv hukommelse operasjon.

I fig. 1 innstiller inngangslinjen 621-10 fra dekoderen 597

i fig. 4 sekvensenheten 503 for en komprimert avsøknings-operasjon gjennom OG-porten 685-3. Porten 685-3 åpnes av START-linjen 550 fra grensesnittstyreren 511 i fig. 3 og virker til å innstille holdekretsen 686-3.- Utgangen fra holdekretsen 686-3 er koblet til alle C-punktene i apparatet i fig. 5 og fig. 6. Et signal til C-punktene angir at sekvensenheten 50 3 er innstillt for en komprimert avsøknings-operasjon.

Når en hvilken som helst av portene 685-1, 685-2 eller 685-3 er tilfredsstillet til å signalere en operasjon, er to av ELLER-porfene 648-1, 648-2 eller 648-3 operative til å tilbakestille to av holdekretsene 686-1, 686-2 og 686-3, for å sikre at de andre to operasjonene ikke signaleres på det tidspunktet. Når dessuten en hvilken som helst av portene 685-1 til og med 685-3 er tilfredsstillet, genererer ELLER-porten 648-4 et TILBAKESTILLINGS-signal som forplantes gjennom kretsen i fig. 5 og 6 for å innstille eller tilbakestille holdekretsene og registertrinn i disse.

I fig. 5 blir modustilstandene for kontrollsum, skriv hukommelse og komprimert avsøkningsoperasjonene bestemt av vippe-trinnene 687-1 til og med 687-6. Trinnet 687-1 angir en TOMGANGS (IDLE) tilstand, trinnet 687-2 angir en IGANGSETT (GO) tilstand, trinnet 637-3 angir en iverksett (INIT) tilstand, trinnet 697-4 angir en avsøkningsprosedyre (SOP) tilstand, trinnet 685-5 angir en ikke-avsøkningsprosedyre

I

(NSOP) tilstand, og trinnet 687-6 angir en SLUTT-tilstand.

i

I

Etterat systemet i fig. 5 og 6 er blitt tilbakestillet, innstilles TOMGANGS-trinnet 687-1 og IGANGSETT-trinnet 687-2 til å tilveiebringe l'ere på sine utganger. Forutsatt at SLUTT-trinnet 687-6 er blitt riktig tilbakestillet med en

0 på sin utgang, forblir IGANGSETT-trinnet 687-2 innstillt og åpner IVERKSETT-trinnet 687-3 til å bli innstillt for å tilveiebringe en 1 på sin utgang.

Utgangen fra IGANGSETT-trinnet 687-3 åpner OG-portene 620-1 og |620 — 2 for å tilveiebringe CLR CSR signalet på linje 677 og CLR SADR signalene på linje 666 og 667 hvis en kontrollsum operasjon skal utføres som angitt ved A-utmatningen fra holdekretsen 686-1, IVERKSETT-trinnet (INIT) 637-3 tilbakestiller også utgangsholdekretsen 695. Utgangen fra holdekretsen 695 er AS7 linjen 680 som angir når operasjonen som styres av sekvensenheten 503 er fullført. INIT trinnet 687-3 åpner også porten 689-1 som tillater SOP trinnet 687-4 å bli innstillet til å iverksette en avsøkningsprosedyre. Utmatningen fra INIT trinnet 687-3 åpner også porten 689-2 som tillater NSOP trinnet 637-5 å bli innstillet når ingen av-søkningsprosedyre skal utføres. SOP trinnet 687-4, når det er åpnet, innstilles for enten kontrollsumoperasjonen angitt av holdekretsen 686-1 (A-utgang) eller den komprimerte av-søkriingsutmatning angitt av holdekretsen 686-3 (C-utgang) gjennom ELLER-porten 649. NSOP trinnet 687-5, når det er åpnet innstilles ved operasjonen av skriv hukommelse holdekretsen 686-2 (B-utgang). SOP trinnet 687-4 (hvis det er tidligere innstillt), NSOP trinnet 687-5 (hvis det er tidligere innstillet) og SLUTT-trinnet 687-6 bevirkes alle til å omveksle tilstander ved operasjon av et SLUTT-signal fra fig.i 6. SLUTT-signalet fra fig. 6 indikerer at operasjonen (dvs. kontrollsum, skriv hukommelse eller komprimert av-søkning) er slutt, og sletter således for å tilbakestille SOP itrinnet 687-4 og NSOP trinnet 687-5, mens slutt-trinnet 6 87-6 innstilles med en 1 på sin utgang. Den nevnte 1 innstiller utgangsholdekretsen 69 5 til å tilveiebringe AS7 signalet på linje 680 og tilbakestiller IGANGSETTING-trinnet.

(GO) 687-2. Tilbakestillingen av GO trinnet 687-2 bevirker at TOMGANGS- (IDLE) trinnet 687-1 innstilles. TILBAKESTILLE (RESET), INIT, SOP og NSOP signalene som er tilknyttet modus-tilstandstrinnene 687 er koblet som innganger til apparatet i fig. 6.

I fig. 6 er apparatet for å styre tidstilstanden av CCIP prosessoren 525 i fig. 3 og 4, vist. Apparatet i fig. 6 mottar INIT, SOP, NSOP-modustilstandssignalene og A, B og C operasjonssignalene fra apparatet i fig. 5. I tillegg mottar apparatet i fig. 6 TILBAKESTILL-signalet fra og returnerer SLUTT-signalet til apparatet i fig. 5.

I fig. 6 bestemmes tidstilstanden for sekvensenheten av tids-tilstandsskiftregisteret 696 som innbefatter skiftregister^ trinnene 696-0 til og med 696-5. Skiftregisteret 696 iverksettes ved å laste en 1 inn i trinnet 696-0 ved operasjon av INIT signalet fra fig. 5. INIT signalet tilfredstiller også OG-porten 607 hvis en komprimert avsøkningsoperasjon (C) utføres. Porten 607, innstiller gjennom ELLER-porten 605, holdekretsen 6 33 til å tilveiebringe et INAKTIVER AVSØKNING signal på linjen 678. Nevnte 1 som lastes inn i trinnet 696-0 åpner en OG inngang til holdekretsen 610 og overføres til trinnet 696-1. Hvis det under en komprimert avsøknings-operasjon (C) utleses en logisk 0 fra CCIP hukommelsen 504

i fig. 4, ved adressen som er valgt av multiplekseren 668,

og fremkommer på linjen 669, vil nevnte 0 hindre holdekretsen 610 i fig. 6 fra å bli innstillet. Hvis en logisk 1 fremkommer på linjen 669 under samme forhold, innstilles låsen 610 slik at forsinkelsestrinnet 696-6 forbigås. Utmatningen fra trinnet 696-1 lastes inn i trinnet 696-2. I tillegg bevirker utmatningen fra trinnet 696-1 et last (LD) signal til en 8-bit forsinkelse-teller 697. Lastsignalet fra trinnet 696-1 bevirker at BITS (0-7) i bussen 616 fra OSR registeret 557 i fig. 4 blir lastet gjennom datainngangen (DI) inn i telleren 697. Tellingen i telleren 697 anvendes til å bestemme lengden av forsinkelsen som bevirkes av trinnet 696-6 forutsatt at trinnet ikke forbigås.

Utgangen fra trinnet 696-2 er en OG-operasjon innmatning til

i

forsinkelsestrinnet 696-6. Den andre OG-operasjonsinnmatning utledes fra porten 649. Ved fravær av en komprimert avsøk-ningsoperas jon er utmatningen fra holdekretsen 610 en 0 som åpner porten 649. Under en komprimert avsøkningsoperasjon vil også utmatningen fra porten 610 bare forbli en 0 hvis maskébiten som aksesses fra hukommelsen 504 i fig. 4 ikke er en l;slik den fremkommer på linjen 669. Porten 649 frembringer derfor en logisk 1-utmatning når modustilstanden er SOP <p>g, under en komprimert avsøkningsoperasjon, avsøkningen ikke har detektert en logisk 0 fra et adressert datapunkt i CCIP\hukommelsen 504. En 1 fra porten 649 blir utatt for OG-operasjon med utmatningen fra trinnet 696-2 for å innstille forsinkelsestrinnet 696-6. Med trinnet 696-6 innstillet, åpner dens utgang, på DEC inngangen, forsinkelsestelleren 697 til å bli dekrementert. Når den er åpnet, dekrementeres telleren 697 inntil den produserer en logisk 1-utmatning som indikerer at telleren er blitt dekremenert til 6.

Den logiske 1-utmatning fra telleren 697 gjennomgår en 0G-operåsjon med utmatningen fra trinnet 696-6 for igjen å tilveiebringe en innmatning til trinnet 696-6 som virker til å omveksle utgangen fra trinnet 696-6 fra 1 til 0. 0-utgangen fra trinnet 696-6 utsettes for en OG-operasjon med utgangen fra porten 649 for å omveksle trinnet 696-3 til å tilveiebringe en logisk 1 på sin utgang. Det bør merkes at trinnet 696-3 også innstilles direkte av den OG-foretatte kombinasjon av en NSOP modustilstand eller en 1 fra holdekretsen 610 gjennom ELLER-porten 650 og den direkte utgang fra trinnet 696-2. Når følgelig ingen avsøkningsprosedyre ut-føres (NOSP) eller under en komprimert avsøkning når dataene som aksesses fra hukommelsen 504 er en 1, blir forsinkelsestrinnet 696-6 forbigått. Når. dessuten data som aksesses fra hukommelsen 504 er en 0 under en komprimert avsøkning (610 utgangen er 0), åpnes porten 609 for å tillate telleren 693

å bli inkrementert når utmatningen fra trinnet 6 9 6-4 inntreffer. Trinnet 696-3 åpner portene 647-1 til og med 647-4 og innstiller holdekretsen 633. Holdekretsen 633 tilbake-

stilles når en ny telling lastes inn i forsinkelsestelleren 697 ved utmatning fra trinnet 696-1. Holdekretsen 633 åpner i sin tur portene 632-1 og 632-2 som i sin tur gjennom portene 6 30 og 629-1 og 629-2 genererer inaktiver-hukommelse signalet på linje 679 og inaktiver avsøkningssignalet på linje 673 avhengig hvorvidt en kontrollsum operasjon utføres eller ikke.

På tilsvarende måte styrer portene 647-1 til og med 647-4 genereringen av skriv-hukommelse signalet på linje 679, skift-registersignalet på linje 671 og last CSR register signalet på linje 676. Utgangen fra trinnet 696-4 utsettes for en OG-operasjon med utgangen fra ELLER-porten 618 i OG-porten 6 35. Hvis utmatningen fra porten 618 er en 1, tilveiebringer porten 635 SLUTT-signalet som indikerer at slutten av en operasjon har inntruffet. Hvis utgangen fra porten 618 er en 0, inverteres nevnte 0 og utsettes for en OG-operasjon med utgangen fra trinnet 696-4 for å innstille trinnet 696-5. Trinnet 696-5 tilveiebringer så en innmatning tilbake til første trinnet 696-0 og trinnene i tids-tilstands-registeret 696 kommer påny i sekvens på den måte som er tidligere beskrevet. 1 eller 0 srutgangen fra ELLER-porten 618 bestemmer hvorvidt slutten av en operasjon har inntruffet eller ikke. Under en komprimert avsøkning eller en skriv hukommelse operasjon, åpnes portene 699-1 eller 699-2 og varigheten av operasjonen styres av 4-bit telleren 698 som teller totalt 16 tellinger. Etter 16 tellinger, åpnes portene 699-1 eller 699-2 for å tilveiebringe en 1-utmatning fra ELLER-porten 618 for å tilveiebringe SLUTT-signalet.

Under en kontrollsum operasjon, blir OG-porten 699-3 åpnet når en menteoverføring ut CO (carry out) på linje 664 fra 9-bit SADR trinnet 556-2 (BITS 0-8) har inntruffet. Utgangen fra SADR trinnet 556-2 (fig. 4) indikerer at totalt 512 repetisjoner i tidstilstandsregisteret 696 har inntruffet, og indikerer derved at SLUTT-signalet bør genereres.

I fig. 7 er kontrollsumgeneratoren 507 i fig. 4 vist i

nærmere detalj. Kontrollsumgeneratoren 50 7 er dannet av reduksjonslogikken 674-1, kontrollsumlogikken 674-2 og kontrollsumregisteret (CSR) 6 73. Kontrollsumgeneratorens 507j funksjon er å generere en faktisk kontrollsum på utgangsbussen 595 som har en verdi avhengig av de faktiske

i

tilstander av de prinsipale kretspunkter som de faktiske tilstander som er representert på inngangs- bussen 59 3'. Generatoren 50 7 genererer også den faktiske kontrollsum isom har en verdi avhengig av innholdet i kontrollsum-registeret 6 73 hvor innholdet vanligvis er en tidligere dannet mellomliggende kontrollsum.

I

Kontrollsumregisteret 6 73 er typisk et skiftregister som innbefatter de 16 trinnene 673-0, 673-1, 673-15. Ut-

i

garigene av trinnene 673-0 til og med 673-15 er koblet til de jrespektive EKSKLUSIV-ELLER portene 634-0 til- 684-15. Portene 684 er innbefattet i kontrollsum-logikken 674-2.

Disse utganger fra trinnene 6 73 danner også 16-bit bussen

595 hvilken, som vist i fig. 4, er koblet til utportene 508 for å returnere.r;en faktisk kontrollsum til det sekundære apparatets datamaskin 501 i fig. 2.

i

I fig. 7 er inngangene til trinnene 6 73-1, 6 73-2, 6 73-15, 6 73|-0 tilveiebragt ved henholdsvis utgangene fra EKSKLUSIV-ELLER portene 684-0, 684-1, 684-14, 684-15. Skift-regiister-trinnene 673-0 til og med 673-15 lastes med ut-mathinger fra EKSKLUSIV-ELLER portene 684 ved hjelp av et signal på LAST CSR linjen 676. På tilsvarende måte blir de trinnene 673 slettet av et signal på SLETTE CSR linjen 677. Styrelinjene 676 og 677 kommer fra sekvensenheten 503 i fig. 4.

i

I fig. 7 er reduksjonslogikken 6 74-1 en EKSKLUSIV-ELLER port tre krets dannet av tre nivåer av EKSKLUSIV-ELLER portene 681!, 682 og 683. Reduks jonslogikken er en binær tre krets ettersom bussen 593 har 2 Y innganger (128 hvor Y er like 7)

1 X

og jbussen 736 har 2 utganger (f.eks. 16 hvor X er lik 4).

Det: første nivået innbefatter 3- veis EKSKLUSIV-ELLER porter 681-0 , 631-1, 631-7. Hver av disse 8-veis portene 681 består av 8 2-inngangs EKSKLUSIV-ELLER porter (ikke uttrykkelig vist)• Hver av de 2-inngangs EKSKLUSIV-ELLER portene mottar en cforskjellig linje av inngangslinjene 0 til og med 7 og en forskjellig linje av inngangslinjene 8 til og med 15. Hver av de 2-inngangs EKSKLUSIV-ELLER portene tilveiebringer en utmatning slik at det er åtte utganger fra porten 681-0 og likeledes åtte utganger fra hver av de andre portene 6 81.

I fig. 7 innbefatter det andre nivået de fire 8-veis EKSKLUSIV-ELLER portene 682-0, 682-1, 632-2 og 682-3. Porten 682-0 mottar åtte par innganger, med en inngang for hvert par fra porten 681-0 og den andre inngangen fra hvert par fra porten 681-4. Porten 682-0 tilveiebringer derfor åtte EKSKLUSIV-ELLER utganger. På tilsvarende måte kombinerer porten 682-1 signaler fra portene 681-1 og 681-5 for å tilveiebringe åtte EKSKLUSIV-ELLER utganger. Porten 682-2 kombinerer utganger fra portene 681-6 og 681-2 for å tilveiebringe åtte EKSKLUSIV-ELLER utganger. Endelig kombinerer porten 682-3 utganger fra portene 681-3 og 681-7 for å tilveiebringe

åtte EKSKLUSIV-ELLER UTGANGER.

Det tredje nivået omfatter 4-veis EKSKLUSIV-ELLER portene 683-0, 683-1, 683-2 og 683-3. Portene 683 omfatter hver fire 2-inngangs EKSKLUSIV-ELLER porter. Porten 683-0 danner EKSKLUSIV-ELLER av fire par av utganger fra porten 682-0 for

å tilveiebringe fire EKSKLUSIV-ELLER utganger. På tilsvarende måte kombinerer portene 6 83-1, 683-2 og 683-3 henholdsvis utgangene fra portene 682-1, 682-2 og 682-3.

De 16 utgangene fra portene 683-0 til og med 683-3 er hver koblet til en forskjellig inngang til 2-inngangs EKSKLUSIV-ELLER portene 684-0, 634-1, 684-15 . Kontrollsumlogikken 674-2 innbefatter, i tillegg til portene 684, kretsmidler innbefattende en inverterer 784 for å omforme den nylig dannede faktiske kontrollsum før lagring i kontrollsum-registeret. Invertergren 785 inverterer utgangen fra det siste trinnet og tilveiebringer en innmatning til det første trinnet. Selv om en enkel 1-trinns forskyvning og siste trinn til første invertering anvendes i den foreliggende oppfinnelse kan andre former av syklisk redundans anvendes. F.eks. kan det dannes forbindelser for inverteren 785 til en hvilken som helst av inngangene for trinnene 673-1 til og med 673-^14.

Operasjonen av kontrollsum generatoren i fig. 7 er å laste suksessivt i 512 sykluser CSR registeret 673 med en ny faktisk kontrollsum, dvs. en ny faktisk kontrollsum for hver 128-bit gruppe av punkter på bussen 593 fra det prinsipale apparatet. Den| nye faktiske kontrollsum er den omformede EKSKLUSIV-

ELLER kombinasjon av den nærværende kontrollsum som er lagret

i CS.R-registeret 673 og den reduserte utmatning på bussen 736 .

I operasjon, for å kontrollere alle 65 536 punkter i det prinsipale apparatet, blir 512 suksessive 128-bit grupper hver avsøkt (adressert og aksesset) for å tilveiebringe 128-bit innmatninger til reduksjons logikken 674-1. Hver av de 128-bits styres inn i kontrollsum logikken 674 over buss 593 for å danne en 16-bit redusert representasjon på bussen 786.

Forut for den første av de 512 suksessive 128-bit grupper, sldttes CSR-registeret 673 til bare 0'er ved operasjon av SLETTE CSR signalet på linjen 677. Deretter behandles den første 128-bit innmatningen på bussen 59 3 i logikken 674-1 og logikken 674-2 for å danne en første mellomliggende kontrollsum som, etter omformning (invertering av siste trinn), lastes inn i registeret 673 ved operasjon av LAST CSR signalet på linje 676 for å bli den nærværende kontrollsum.

Når den andre 12 3-bit innmatningen fremkommer på bussen 59 3,

i

kombineres den med den første mellomliggende kontrollsum som er lagret i registeret 673 for å danne en andre mellomliggende kontrollsum som igjen lagres i registeret 673 ved operasjon av et signal på linjen 676. For hver påfølgende 128-bit innmatning på bussen 59 3, lastes kontrollsumregisteret 673 igjen med en ny faktisk kontrollsum. Kontrollsumregisteret 673 lastes totalt 512 ganger som danner 511 mellomliggende kontrollsummer og en 512'te endelig faktisk kontrollsum. Den endelige faktiske kontrollsum er selvfølgelig logisk avhengig av alle de tidligere mellomliggende faktiske kontroll-

I

summer. På denne måte blir de 65536 punkter innenfor det prinsipale apparatet logisk komprimert til en 16-bit faktisk kontrollsum som fremkommer på bussen 595.

Den faktiske kontrollsum på bussen 595 overføres fra CSR registeret 673 gjennom utportene 503 i fig. 3 og 4 til grensesnittstyreren 511 og til konsolldatamaskinen 501 i fig. 2. Datamaskinen 501 sammenligner så den faktiske kontrollsum. med en forventet kontrollsum som oppnås fra hukommelsen 502. Hvis nevnte faktiske og forventede kontrollsummer ikke er de samme, er en feiltilstand i det prinsipale apparatet blitt detektert.

I fig. 3 er et spesielt eksempel av punkter innenfor det prinsipale apparatet i fig. 1 vist. Disse punkter skal adresseres og aksesses i forbindelse med dannelsen av. en kontrollsum for feildeteksjon eller i forbindelse med en komprimert avsøkning for feilanalyse.

I fig. 8 er et instruksjonsbufferregister 330 vist. Registeret 330 innbefatter 2 trinn, et lavt trinn 330-1 og et høyt

trinn 330-2 hvor hvert trinn har 16 data-bits og 2 paritets-bits for totalt 18 bits pr. trinn. Data-bits'ene for et trinn innbefatter IBO, IB1 IB7 og paritet bit'en IBP (0-7), og data-bit'ene IB8, IB9, IB15 og paritet bit'en IBP (8-15). Data låses (latched) inn i trinnene 330-1 eller 330-2 av registeret 330 fra en av fire 18-bit bussen. 18-bit bussene 690, 691, 692 og 693 har styreporter (ikke uttrykkelig vist i fig. 8) som åpnes av styresignaler for selve styringen.

Fire styresignaler NS10, NSU, NS12 og NS13 styrer utgangsportene (ikke vist) som er tilknyttet IB registeret 330 og andre registre (ikke vist) . Ved en spesiell utførelse av portene (ikke vist), blir hver av styresignalene NS10, NSU

og NS12 duplisert til å danne, i hvert tilfelle, tre identiske kopier for totalt 9 styresignaler. Det 10'ende styresignalet NS13 dupliseres ikke. Dupliseringen av identiske signaler innenfor logiske kretser for portstyring er velkjent og anvendes vanligvis for å tilfredsstille innfang, utfang eller

andre signalkrav av den spesielle type anvendt i logiske kretéer.

I kretsen i fig. 8 fås de ti styresignalene for styring av portene for IB registeret 330 og andre registre fra en sekvensenhet 325. De ti styresignalene (nemlig NSIQ ^opier 1, 2, <3>^,i NSU {kopier 1, 2, 3j),NSI2 /kopier 1, 2, { J og NSI3) fremkommer på 10-bit buss 694 fra en sekvensenhet 325.

I et særlig eksempel, er IB registeret 330 i fig. 8 ifølge oppfinnelsen, den neste instruksjonsbuffer som fremkommer innenfor instruksjonsenheten 8 i det prinsipale databehandlingssystemet i fig. 1. Funksjonen av IB registeret 530 er beskrevet nærmere i detalj i US-patent 3 840 861. IB registeret 330 og sekvensenheten 325 er beskrevet i forbindelse med fig. 3 i nevnte patent. I korte trekk opererer instruksjonsenheten 3 på en vanlig måte i sekvensmessige synkrone sykluser av det prinsipale apparat. En syklusteller (ikke vist) kan anvendes for å identifisere entydig spesielle sykluser hos det prinsipale apparatet. Under en syklus har f.eks. registeret 330 og portstyresignalene et sett av verdier. Under en påfølgende syklus vil et annet forskjellig sett av verdier fremkomme. Hvert forskjellig sett av verdier fører til dannelsen av en forskjellig kontrollsum.

i

Ved en typisk utførelsesform av logikken for sekvensenheten

325; og registeret 330 , anvendes stor-skala integrerte kretser. Slike kretser er f.eks. plassert på MCCer av deri type som er beskrevet i forbindelse med det tidligere nevnte DE-OS 2 725 504. IB registeret 330 er typisk plassert på en MCC 601-1. En slik MCC. innbefatter en logg integrert krets 611-1 som har forbindelser til hver av datapunktene som omfatter bits'ene IBO til og med IB7,

IBP (0-7), IB8, IB9.IB15) IBP (8-15) i høy-trinnet

330-2. Punktene som omfatter bits'ene i IB-registertrinnet 330-2 er kun 13 av de 512 forskjellige punkter som kan befinne seg på MCC 601-1. F.eks. danner 13 punkter fra lay-trinnet 330-1 nok et sett av punkter på MCC 601-1.

Alle de 512 adresserbare punkter som befinner seg på MCC 601-1 adresseres ett ad gangen ved hjelp av 9-bit avsøk-ningsadressen fra bussen 590. Bussen 590 danner inngang til logg-kretsen 611-1. Utgangen fra den loggintegrerte kretsen 611-1 fremkommer på 1-bit linjen som samles sammen som en av de 128-bits på avsøkningsdatabussen 591.

I fig. 8 fremkommer sekvensenheten 325 og dens ti utgangs-styrelinjer på en annen MCC 601-2. MCC kretsen 601-2 innbefatter på tilsvarende måte en loggintegrert krets 611-2

som også er adresserbar av avsøknings-adresse-bussen 590

for å velge, en ad gangen, et hvilket som helst av 512 punkter på kretsen 601-2. De ti styrepunktene NSI0 /jcopier 1, 2, 3j , NSU /kopier 1, 2, NSI2 /kopier 1, 2, iTJ, NSI3 kan hver velges av loggkretsen 611-2 på den måte som

er beskrevet i det tidligere nevnte DE-OS 2 725 504.

I forbindelse med kretsen i fig. 8 blir de ti styrelinjene

i bussen 694 fra sekvensenheten 325 og de 18 data-bits fra IB registeret 330 adressert og aksesset under anvendelse av konsolldatamaskinprogrammet som fremkommer som TABELL I i det ovenfor nevnte DE-OS 2 725 504. De faktiske adresser i oktal koden som anvendes i forbindelse med nevnte TABELL I fremkommer sr i den etterfølgende TABELL II nedenfor. Apparatet i det nevnte DE-OS 2 725 504 beskrev imidlertid utførelses-form i hvilken det prinsipale apparatet anvendte inntil 64 MCC kretser, mens den foreliggende utførelsesform beskriver et prinsipalt apparat som anvender inntil et 128-MCC-ehheter. Den etterfølgende TABELL II viser korrespondansen mellom adresser (i oktal kode) for et 64 MCC system og et 128 MCC system. Med hensyn til de adresserbare punkter i rig. 8, visker den etterfølgende TBAELL III forholdet mellom oktale, binære og heksadesimale adresser under anvendelse, som et eksempel, tre av adressene i TABELL II.

I TABELL III er vist de 16 oktale og binære adresser som starter med oktal adresse 000061 og løper til oktal adressen 003661. I TABELL II, korresponderer adressen 000061 med adressen av paritetbit1 en IBP (0-7). Ettersom CCIP hukommelsen 504ii fig. 3 og 4 hensiktsmessig adresseres 16-bits ad gangen for å skrive data, er det nødvendig å betrakte 16 data-bits ad gangen. Derfor, når det er ønskelig at CCIP hukommel-sesdata-verdien som korresponderer med IBP (0-7) skal skrives soml en 0, får alle de 16 adressene 000061 til og med 003661 som<1>vist i TABELL III også en viss dataverdi skrevet.

i

Det: prinsipale apparat i fig. 1 kan også ha, mellom adressene 000061 til og med 003661, to andre adresser av interesse fra TABELL II. Disse to andre adresser korresponderer med IBO

og IBl bits i IB registeret 330-2 i fig. 8 og har henholdsvis oktal adresser 000261 og 002461. De andre adressene i TABELL III, dvs. 000461 til og med 002261, og 002661 til og med 003661 anvendes ikke i TABELL II: Disse andre adresser er tilgjengelige for bruk med andre punkter (ikke beskrevet) på

i

MCC i TABELL III. Ettersom kun tre av adressene i TABELL III er ,'av interesse i forbindelse med det spesielle eksemplet i fig. 8 og TABELL II, skrives kun tre Q'er for dataverdier inn i CCIP hukommelsen i forbindelse med de 16 adresser i TABELL III. Disse tre oktale adresser som mottar en 0 er 000061, 000261 og 002461. Som indikert i TABELL III, kan 1/0 bit mønsteret (høyre side av DATAVERDI CCIP HUK

kolonnen) for de 16 bits i TABELL III omformes til en oktal representasjon (venstre side av kolonnen). F.eks.

blir de tre l'ere i den høyre siden av dataverdi kolonnen for de tre adressene 003261, 003461 og 003661 omformet i den venstre kolonnen til en oktal 7. På tilsvarende måte får de andre adressene sine dataverdier omformet slik at den oktale representasjon av dataene i CCIP hukommelsen for TABELL II innføringer i de 16 adressene i TABELL II blir 0 3,7737.

i

På en måte tilsvarende for TABELL III må hver av de andre adressene innenfor TABELL II korreleres til et visst 16-bit ord innenfor CCIP hukommelsen.

•I TABELL II faller adressene for IB2, IB3 og IB4 innenfor det 16-bit oktale adresse området 020061 til og med 023661. IB5, IB6 og IB7 bits'ene faller innenfor de oktale adresser mellom 040061 og 043661. IB8, IB9, IBP (8-15) bits'ene faller mellom de oktale adressene 060061 og 063661. IB10, IB11, IB12 bits'ene faller mellom de oktale adressene 100061 og 103661. IB13, IB14 og IB15 bits'ene faller mellom de oktale adressene 120061 og 123661. Endelig faller de 10 styre bits i TABELL II mellom de oktale adressene 214071 og 217671. 1 og 0 CCIP hukommelse dataverdiene som kreves for å åpne kun adressene i TABELL II, fås på den måte som er angitt for CCIP hukommelse dataverdiene i TABELL III: Disse dataverdiene i oktal kode for alle TABELL II adressene er artgitt i den etterfølgende TABELL IV.

Som et eksempel på den foreliggende oppfinnelse er genereringen av en kontrollsum beskrevet for delmengden som består kun av 28 punkter i fig. 8. Disse 28 punkter i fig. 8 er selv-følgelig kun en liten delmengde av de 65 536 punkter innenfor det prinsipale apparatet i fig. 1. En hvilken som helst delmengde av punkter fra det prinsipale apparatet kan velges. Delmengder velges ved å lagre identifikasjonsverdier (l'ere eller 0'er) i hukommelsen 504 enten som maskerte (1) eller umaskerte (0) verdier.

Først må delmengden av umaskerte punkter på hvilke en kontrollsum skal genereres, skrives inn,i CCIP hukommelsen 504. Punktene av interesse er de som er angitt i fig. 8 som innbefatter de 18 bits i IB registertrinnet 330-2 og de 10 NSI styre-bits tilknyttet disse. Avsøkningsadressen for

i

hver av disse punkter i fig. 8 er angitt i TABELL II. Datapunktene i fig. 8 (og TABELL II) vedrører 7 16-bit ord i CCIP hukommelsen 504. Dataverdiene som kreves for a skrive l'ere og 0'er inn i de passende steder i de syv 16-bit ord

er listet i TABELL IV i oktal kode. Alle andre 16-bit ord

i CCIP hukommelsen 504 er skrevet til å inneholde bare l'ere. De 65 536 lager-steder i hukommelsen 504 omfatter 4096 16-bit ord. Syv av disse ord skrives som angitt i TABELL IV og

l

de gjenværende 4089 ord skrives med bare 11 ere. På denne måte blir de 2 8 punkter i delmengden identifisert. For å skrive delmengdeidentifikasjonsverdier inn i CCIP hukommelsen 504, utføres det følgende TABELL V program av instruksjoner vedihjelp av konsolldatamaskinen 501 i fig. 2.

Forut for innføring av programmet i TABELL V, belastes akkumulatoren 0 (ikke vist) i konsolldatamaskinen 501 med komplementet av 16-bit adressen i det første bit-stedet i CCIP hukommelsen 504 i hvilket informasjon skal skrives.

På tilsvarende måte lastes akkumulatoren 1 (ikke vist) med komplementet av 16-bit datamønsteret som skal skrives i CCIP hukommelsen, idet det startes ved lagerstedet som angis av akkumulatoren 0. Instruksjonsprogrammet i TABELL V bevirker sekvensenheten 50 3 til å styre CCIP prosessoren 525 på en slik måte at det skrives hvert 16-bit dataord inn i hukommelsen 504, en bit ad gangen fra skiftregisteret SR 6 70. Programmet i TABELL V utføres 4089 ganger for å laste samtlige l'ere og syv ganger for å laste informasjonen

i TABELL IV.

I angivelse Sl lagres en returadresse i akkumulatoren 3 i adressen "RET" ved S17.

i

I angivelsene S2, S3 og S4 iverksettes SADR registeret 556 med komplementet av verdien angitt i akkumulatoren 0.

i

I angivelsene S5, S6, S7, S8, iverksettes OSR registeret 557 med' verdien 0 0 0 0 0 0 4 (oktal) .

i

i

I angivelse S9 lastes akkumulatoren 0 fra stedet WMA ved S21 med verdien 7 0 0 0 0 (oktal).

I angivelse S10 sendes innholdet i akkumulatoren 0 til grensesnittstyreren 511 og "låses" inn i SAR registeret 574. Dekoderen 59 7 dekoder den oktale koden 7 0 0 0 0 for å åpne, via linje 612-7 sekvensenheten 503 og porten 560 for skiftregisteret 670.

I angivelse Sil sendes innholdet i akkumulatoren 1 til

■grensesnittstyreren 511 og "låses" i ODR registeret 575.

Også i Sil genereres et LASTsignal på linjen 549. LAST-signalet på linjen 549 sammen med åpnesignalet på linjen 621-7 tilfredsstiller porten 560 til å bevirke SR registeret 670 til å bli parallelt lastet med komplementet av verdien i ODR registeret 575.

i

LASTsignalet på linje 549 sammen med åpnesignalet på dekoderlinjen 621-7 bevirker sekvensenheten 503 til å utføre en skriv hukommelse sekvens. Under denne skriv hukommelse sekvens, skrives data fra SR registeret 670, én bit ad

i

gangen, inn i 16 suksessive steder innenfor CCIP hukommelsen 504. De 16 suksessive steder son det skrives inn i, er steder som begynner med adressen i SADR registeret 556 ved starten avi operasjonen og ved de 15 påfølgende tilstander i SADR registeret 556 ettersom det inkrementeres en telling ad gangen. Under operasjonen utledes mente-inn (CI) linjen 667 til SADR trinnet 556-1 fra mente-ut (CO) linjen 664 fra SADR trinnet 556-2. Ved fullføring av operasjonen innkrementeres SADR enheten 556 igjen for å bevirke den til å

i

adressere stedet etterfølgende det siste stedet som det er skrevet inn i og AS linjen 630 energiseres for signal-fullføring av sekvensen.

I angivelsene S12 til og med S15, venter TABELL V programmet inntil AS7 linjen 680 er blitt energisert før angivelse S16 utføres.

I angivelsen S16 går TABELL V programmet til adressen som er lagret i lagerstedet "RET".

Etterat CCIP hukommelsen 504 er blitt skrevet i overensstemmelse med TABELL V, er CCIP prosessoren 525 klar til å begynne dannelsen av en kontrollsum. Kontrollsumgenereringen styres av konsolldatamaskinen 501 som utfører instruksjonsprogrammet i TABELL VI. Programmet i etterfølgende TABELL VI danner en kontrollsum som er avhengig av dataverdiene i alle de 65 5 36 punkter innenfor det prinsipale apparatet som

maskert av innholdet av de 65 536 steder innenfor CCIP maske hukommelsen 50 4. Programmet i TABELL VI kan innføres fra en hvilken som helst hensiktsmessig kilde slik som et hoved-diagnostisk program (ikke beskrevet) eller fra en manuell kommando til konsolldatamaskinen 501.

I jangivelse Sl i TABELL VI blir en returadresse i akkumulatoren 3 lagret i adressen RET ved S15. I angivelse S2<1> lastes akkumulatoren 0 med innholdet i adresse OSRA ved S16. Som angitt ved S16, er verdien av OSRA 10 0 0 0 (oktal).

I angivelse S3 sendes innholdet i akkumulatoren 0 til grensesnittstyreren 511 og låses i SAR registeret 574. Dekoderen 597 er operativ til å dekode den oktale kode 10 0 0 0 0

for å åpne via.linjen 621-8 inngangsporten 558 til OSR registeret 558.

I angivelse S4 lastes akkumulatoren 0 med innholdet i adresse OSRV ved S17. Som angitt ved S17, er verdien av OSRV 17 0 0 0 0 (oktal).

I angivelse S5, sendes 16-bit innholdet i akkumulatoren 0 tii grensesnittstyreren 511 og "låses" inn i ODR registeret 575. Også i S5, genereres et LASTsignal på linjen 549 som energiserer porten 558, hvilken sammen med signalet på linjen 621-8 "låser" de 16 bits fra ODR registeret 575 inn i OSR registeret 557.

I angivelse S6 lastes akkumulatoren 0 med innholdet i adressen CKSA ved S18. Som angitt ved S18 er verdien av CKSA 6 0 0 0 0 (oktal).

I angivelse S7 sendes innholdet av akkumulatoren 0 til grensesnittstyreren 511 og "låses" i SAR registeret 574. Dekoderen 59 7 er virksom til å dekode den oktale koden 6 0 0 0 0 for å åpne via linjen 621-6 sekvensenheten 503.

I angivelse S8, genereres et signal på STARTlinjen 550, hvilket sammen med signalet på linje §<21-6> energiserer sekvensenheten 50 3. Sekvensenheten 50 3 trinnforskyver så gjennom de følgende tilstander og bevirker de følgende handlinger.

Tilstand 1. CLR CSR linjen 677 bevirker CSR registeret 673 til å bli tilbakestillet til bare 0'er. CLR SADR linjene 666 og 66^7 bevirker SADR registeret 556 til å bli tilbakestillet til bare 0'er.

Alle andre utgangslinjer fra sekvensenheten 503 deenergiseres. Den deenergiserte tilstand av utgangslinjen INAKTIVER HUK

6 79 og INAKTIVER AVSØKNING 6 78 bevirker utavsøkningsdata-bussen 591 og hukommelsedatabussen 534 til å bli utsatt

for logisk ELLER-operasjon i masken 505 og resultatet å bli plassert på hukommelse/avsøkningsbussen 59 3. Utmatningen på hver av de 128 linjer i hukommelsedatabussen 534 bestemmes av innholdet i 128 hukommelsesceller som adresseres av 9-bit avsøkningsadressebussen 590. 9-bit utavsøkningsadressebussen 590 danner også en inngang til utavsøkningsadresselogikken i logbrikkene 611 for hver av MCC'ene i det prinsipale apparatet på den måte som er vist i fig. 8. 9-bit adressen sendes fra SADR registeret, først slettet til bare 0'er, over buss 590 til MCCene 601.

Som angitt i forbindelse med fig. 8 velger utavsøknings-adresselogikken i logbrikken 611 for hver av MCC'ene et enkelt avsøkningspunkt på den MCCen og plasserer sin dataverdi (1 eller 0) på utavsøkningsbussen 591 linjen til-egnet nevnte MCC. Det finnes en 1 for én korrespondanse mellom cellene i CCIP hukommelsen 504 og punktene i det prinsipale apparatet som adresseres av adresseavsøkningen på bussen 1590.

i

Tilstand 2. Denne tilstand bevirker ikke noen endringer på

i

sekvensenhetens 50 3 utgangslinjer. Denne tilstand er en fast forsinkelsestilstand for å tillate aksessen av data fra det prinsipale apparatet og for å tillate kontrollsum generer-ingslogikken 6 74 å danne den neste kontrollsum for CSR registeret 673 basert på den nærværende tilstand i registeret 6 73 og, hukommelse/avsøkningsbussen 59 3.

Tilstand 3. Sekvensenheten 50 3 energiserer LAST CSR linjen 676 som bevirker CSR registeret 673 til å bli lastet med den neste kontrollsummen som bestemmes av kontrollsum-genereringslogikken 674.

Tilstand 4. Sekvensenheten 50 3 deenergiserer LAST CSR linjen, 677, og hvis mente-ut (carry-out) (CO) linjen 664 i SADR trinnet 556-20 energiseres, går inn i tilstand 7. Hvis CO linjen 664 ikke energiseres går sekvensenheten inn i tilstand 5.

Tilstand 5. Sekvensenheten 50 3 energiserer INCR linjen 662 for SADR trinnet 556-2 som bevirker 9-bit tellingen i SADR trinnet 556-2 til å bli inkrementert. Når SADR trinnene 556-2 når verdien 511 (desimal) og 111111111 (binær) vil den bevirke CO-linjen 664 til å bli energisert. Når CO-linjen 664 energiseres, er 512 kontrollsummer blitt lastet inn i!cSR registeret 673 med den endelige kontrollsum fremdeles der.

Tilstand 6. Sekvensenheten 50 3 deenergiserer INCR linjen .66.2 for SADR trinnet 556-2 og går inn i tilstand 2. Tilstand 7. Sekvensenheten 50 3 energiserer AS linjen 680, hvilket indikerer at den endelige kontrollsum er fullstendig i CSR registeret 673. Sekvensenheten 50 3 forblir i denne tilstand inntil en viss ny sekvens iverksettes.

I angivelse S9, spørres den aktive tilstands(AS) porten 582 for å tillate tilstanden av AS7 linjen 680 å bli lastet inn i akkumulator 0., bit 7.

I angivelse S10, blir bit-gruppene i akkumulator 0 ombyttet, idet tilstanden av AS7 linjen 680 plasseres i bit 15 i akkumulator 0.

I angivelse Sil kontrolleres tilstanden av AS7-bit 15 i akkumulator 0 og angivelse S12 sløyfes hvis AS linjen 680 ble energisert når den ble forespurt i angivelse S9.

I angivelse S12, som utføres hvis AS7 linjen 714 ikke ble energisert, hopper programmet til angivelse S9 for igjen å spørre om tilstanden på AS7 linjen 680. På denne måte venter den sekundære prosessoren 501 inntil CCIP prosessoren 525 betegner fullføring før videregåing.

I angivelse S13, lastes akkumulator 0 med endelig kontrollsum fra CSR registeret 673 som er blitt valgt på IG porten 5 72 av utporten 569-2 som ble energisert av dekoderlinjen 621-6, energisert etter handlingen i angivelse S7.

I angivelse S14, hopper TABELL VI programmet til retur-adressen som befinner seg i lagersted RET.

Ved dannelsen av kontrollsummen i overensstemmelse med programmet i TABELL VI, ble samtlige 65 536 punkter i det prinsipale apparatet avsøkt. Imidlertid var kun delmengden av punkter som ble identifisert i hukommelsen 504 faktisk i stand til å bidra til de dannede kontrollsummer. Hvis den faktiske kontrollsum som oppnås for en slik avsøkning indikerer at en feiltilstand eksisterer, er det ønskelig å avsøke en delmengde av punkter i det prinsipale apparatet for å bestemme det' faktiske punkt eller punkter innenfor delmengden som bevirker feiltilstanden. En slik delmengde av punkter kan f.eks. være delmengden av punkter tilknyttet apparatet i fig. 8.

For å utføre en avsøkning av en valgt delmengde av punkter i det prinsipale apparatet, utføres instruksjonsprogrammet i

i

TABELL VII av konsolldatamaskinen 501 i fig. 2. Delmengden av punkter som avsøkes er delmengden som identifiseres av CCIP hukommelsen 504.

Forut; for innføring av programmet i TABELL VII, inneholder akkumulator 0 komplementet av 16-bit adressen som det ønskes skal være start verdien av den komprimerte avsøkning som

i

skal lastes inn i SADR registeret 556. Instruksjonsprogrammet

i TABELL VII bevirker sekvensenheten 50 3 til å styre CCIP prosessoren 525 på en slik måte at det aksesses 16 avsøknings-punkter i det prinsipale apparatet og deres tilstander lagres i SR registeret 670. De 16 punktene som skal aksesses bestemmes av innholdet i CCIP hukommelsen 504 på den følgende måte.

CCIP hukommelse cellen som velges av 16-bit innholdet i SADR registeret 556 leses av sekvensenheten 503. Hvis innholdet i nevnte celle er 0, blir avsøkningspunktet innenfor hoved-prosessoren som er adressert av SADR registeret 556 aksesset ved hjelp av multiplekseren 668 og forskjøvet inn i SR registeret 670. Sekvensenheten 503 teller i sin teller antallet 0'er som leses fra CCIP hukommelsen 504, og hvis nevnte telling er 16, avslutter. Hvis tellingen ikke er 16 blir SADR registeret 556 inkrementert og tilstanden av CCIP hukommelsecellen som adresseres av den nye verdien i SADR registeret leses av sekvensen. Denne sekvens gjentas inntil verdien av 16 .tvatøkningspunkter er blitt forskjøvet inn i 16-SR registeret 670.

I angivelse Sl blir en returadresse i akkumulatoren 3 lagret

i adressen "RET" ved S18.

I angivelsene S2, S3 og S4 blir SADR registeret 556 igangsatt med komplementet av verdien som er angitt i akkumulator 0.

I angivelsene S5, S6, S7 og S8 igangsettes OSR registeret

55 7 med verdien 17 0 0 0 4 (oktal).

T angivelse S9, lastes akkumulator 0 fra stedet SADRA ved S19 med verdien 120000 (oktal).

I angivelse S10, sendes innholdet i akkumulator 0 til grensesnittstyreren 511 og låses i SAR registeret 574. Dekoderen 597 dekoder den oktale kode 120000 for via linje 621-10 å

gjøre sekvensenheten 509 operativ.

I angivelse Sli, genereres et signal på START linjen 550, hvilket sammen med signalet på dekoder linjen 621-10 bevirker sekvensenheten 50 3 til å utføre den komprimerte avsøknings-operas jon. Den detaljerte sekvensoperasjon i sekvensenheten 50 3 er tilsvarende den som er angitt i forbindelse med kontrollsumoperasjonen i forbindelse med TABELL VI.

I angivelsene S12 til og med S15 i TABELL VII, er koden identisk med de i TABELL VI angitte angivelser S9 til og med S12 og utfører den samme funksjon. Angivelsen S16 i TABELL VII utføres ikke før sekvensenheten 50 3 har signalert fullføring av sekvensen ved energisering av AS7-linjen 680.

I angivelse S16 overføres innholdet i SR registeret 670

i

gjennom IG porten 572 inn i akkumulatoren 1.

I angivelse S17 går programmet i VII tilbake til adressen

som er lagret i lagerstedet RET med de 16 verdiene av avsøk-ningspunkter i det prinsipale apparatet i akkumulatoren 1.

i

Et spesielt eksempel av de mellomliggende og endelige kontrollsummer for en spesiell tilstand for trinnet 330-2 av IB registeret 330 i fig. 8 vil bli beskrevet. Det antas, for dette eksempelsformål, at trinnet 330-2 inneholder de 16 bits IBO, IB1 IB15 som er definert av det heksagonale tall

47FO som er det binære tall 0100 0111 1111 0000. Med disse 16 bits lagret i trinnet 330-2 i fig. 8, er den ulike paritet bit IBP (0-7) en 1 ettersom det er et likt tall (4) av l'ere i trinnene IBO, IB1, IB7. På tilsvarende måte er paritetbit'en IBP (8-15) også 1. Det antas også for det foreliggende eksempel, at alle de 10 styrebits NSI0, NSU,

NSI2 pg NSI3 er logisk 0 slik at de ikke inneholder noen logiske enere som vil bevirke kontrollsumbeskrivelsen som følger. Alle de mellomliggende kontrollsummer og den endelige kontrollsum, IDFD (SADR (4-8) kolonnen "IF", SADR (0-3) raden; "F"), er vist i den etterfølgende TABELL VIII. I

TABELL VIII går avtastingen for hver rad av SADR (0-3) for

alle '32 kolonner, dvs. 00, 01,....OF, 10, 11, 1F, og gjentar så alle 32 kolonner for den neste raden.

i

I TABELL VIII definerer radene de 4 lav-ordens bits i SADR registertrinnet 556-2 i heksadesimal kode. Kolonnene i TABELL, VIII definerer høy-ordens 5 bits (4 til og med 8) i SADR registertrinnet 556-2 i heksadesimal kode.

Rad- og kolonneangivelsene i TABELL VIII korresponderer med

9 bits adressen som sendes til hver MCC på den måte som er beskrevet i forbindelse med fig. 8. Den første MCC bit adresse fremkommer i det øvre venstre hjørnet i TABELL VIII.

I TABELL III adresserer bare 0'er 0 MCC adresse for MCC 601-1 i fig. 8 paritet-bit'en IBP (0-7). Ettersom paritetbit'en IBP (0-7) for ulik paritet er en logisk 1 når IB registeret inneholder dataene 47F0 (HEKS) returnerer log-brikken 611-1 en logisk 1 på sin utgang som reaksjon på

bare 0'er 9-bit adresse. Den logiske 1 fra log-kretsen 611-1 i fig. 8 fremkommer som en bit på 128-bit-bussen 591. Bussen 591 fra fig. 8 er koblet som en inngang til masken 505 i fig.

4. Ved dette tidspunkt overfører de 128 linjene 678 til

128-veisporten 539 en logisk 0. Den logiske 1 dataverdi for IBP (0-7) bit'en fra log-brikken 611-1 i fig. 8 inverteres

i porten 5 39 og fremkommer som en logisk 0 til ELLER-porten 5 38. Den korresponderende dataverdi fra CCIP hukommelsen, gjennom porten 547 i fig. 4, er en 0, slik det fremgår av TABELL III. 0'en fra porten 547 og 0'en fra porten 539 kombineres i ELLER-porten 5 38 for å tilveiebringe en 0 på den ene av linjene i bussen 59 3 som korresponderer med utgangen fra log-brikken 611-1. Samtidig er alle de andre 127 utmatninger fra CCIP hukommelsen 504 og porten 547 logiske! l'ere slik at kun en enkelt logisk 0 fremkommer på bussen 59 3.

I fig. 7 er den spesielle linje, i eksempelet fig. 8, som er beskrevet som inneholder en 0, linjen 33 (ikke uttrykkelig vist) i gruppen av linjer 32-39 i bussen 593. Alle de andre innmatningene på bussen 59 3 er logiske l'ere. 0'en på linjen 33 er forbundet med 8-veis EKSKLUSIV-ELLER porten 681-2. En av de åtte utgangene fra porten 681-2 er derfor en logisk 1, mens de andre syv utganger er logiske 0'er.

Den logiske 1 utgang fra porten 681-2 tilveiebringer i sin tur en innmatning til 8-veis EKSKLUSIV-ELLER porten 682-2 som i sin tur tilveiebringer en logisk 1 utmatning på en

av sine åtte utganger, f.eks. bit 1. Mens den logiske 1 utmatning fra porten 6 32-2 blir i sin tur en innmatning

til 4-veis EKSKLUSIV-ELLER porten 683-2. Følgelig er en

av de fire utganger fra porten 683-2 en logisk 1. Nevnte logiske 1 utgang fra porten 6 83-2 tilveiebringer en logisk 1 som en innmatning til EKSKLUSIV-ELLER porten 684-9 (ikke uttrykkelig vist i fig. 7).

Ettersom CSR registeret 673 ble slettet til bare 0'er forut for den første SADR register-adressen, er utmatningen fra EKSKLUSIV-ELLER porten 6 84-9 en logisk 1. Nevnte logiske 1 lastes inn i CSR registeret 673-10 (ikke uttrykkelig vist i fig. 7). Samtidig kombineres den logiske 0 fra CSR registertrinnet 6 73-15 med en 0 fra 4-veis porten 683-1 som en innmatning til EKSKLUSIV-ELLER porten 684-15. Utgangen fra porten 6 84-15 som invertert av inverterer porten 785

er derfor en logisk 1, hvilken i sin tur lastes inn i CSR registertrinnet 673-0.

Resultatet av de tidligere operasjoner danner den første mellomliggende kontrollsum med en logisk 1 i CSR registertrinnet 673-0 og en logisk 1 i CSR registertrinnet 673-10

og hvor alle de andre trinnene i registeret 673 har 0'er. Heksadesimal-representasjonen av innholdet i den mellomliggende kontrollsum i registeret 673 er 8020 som vist i TABELL VIII ved heksagonaladressen 0 00. Hvis en feil hadde inntruffet slik at paritet-bit'en IBP (0-7) hadde vært en logisk 0 istedenfor den forventede logiske 1, ville ingen logisk 1 blitt forplantet gjennom EKSKLUSIV-ELLER kontrollsumlogikken 674 i fig. 7. Følgelig ville ingen 1 blitt lastet inn i CSR registertrinnet 673-10 og derfor ville innholdet i kontrollsum-registeret vært 8000 (HEKS) istedenfor 8020 (HEKS).

Ved dette tidspunkt vil sekvensenheten 502 i fig. 5 og 6 ha fullført en fullstendig sekvens for tidstilstandsregisteret .

696. Ved utgangen av trinnet 696-4 i fig. 6, innkrementeres

i

SADR trinnet 556-2 til den neste telling som er 001 (HEKS).

I TABELL III korresponderer MCC bit-adressen 001 (HEKS) for MCC'en som inneholder IB registeret 330 i fig. 8, med bit IBO. Som angitt i TABELL III vil utgangen fra CCIP hukommelsen som anvender 9-bit adressen som fremkommer i SADR registertrinnet 556-2, frembringe en logisk 0 til porten 547. Når IB registeret inneholder dataene 47FO (HEKS), er verdien for IBO en logisk 0. Nevnte logiske 0, under henvisning til fig. 8, returneres som utmatning fra log-kretsen 611-1 på en bit av 12 8-bit bussen 591. ,0'eh på bussen 591 Inverteres i porten 5 39 og fremkommer som en logisk 1 som en innmatning til ELLER-porten 530. Selvom utgangen fra CCIP hukommelsen 504 er en logisk 0, forplantet som en 0 gjennom porten 547,

er utmatningen fra porten 533 som korresponderer med bit IBO, en logisk 1. Ettersom alle andre 12 7 utmatninger fra porten 547 også er logiske l'ere, er innholdet i bussen 593 bare l'ere.

Bare 1'ere innmatningen på bussen 593 til kontrollsumlogikken 6 74 i fig. 7 tilveiebringer en bare 0 innmatning til det siste nivået, av EKSKLUSIV-ELLER porter 684. Følgelig blir den l'er som var plassert i trinnet 673-0 forskjøvet gjennom porten 6 74-0 som en 1 inn i trinnet 6 73-1. l'eren som var i skiftregistertrinnet 673-10 forskyves og blir en 1 i skiftregistertrinnet 6 73-11. Den 0 som var i skiftregistertrinnet ,673-1 inverteres i trinnet 684-15 og blir en ny 1 i skiftregistertrinnet 673-0.

Resultat<i>et av den andre mellomliggende kontrollsum, C010,

som angitt i TABELL VIII for adresse 0 01 (HEKS). Ved dette punkt må en ny mellomliggende kontrollsum genereres og sekvensenheten 50 3 i fig. 5 og 6 bevirker SADR registeret til å bli inkrementert til den neste adressen 002 (HEKS). Deretter er, for !hver av adressene 002 (HEKS) til og med 009 (HEKS) , utmatningene fra CCIP hukommelsen 504 bare 1'ere slik at ingen dataverdi som returneres fra det prinsipale apparatet er av interesse. Den mellomliggende kontrollsum og inn-

holdet av CSR registeret etter SADR adressen 009 (HEKS) er EFCO. Som angitt i TABELL III er den neste adressen for SADR registeret, 00A (HEKS), av interesse og en 0 aksesses fra CCIP hukommelsen. Dataverdien for IB1 bit'en er en 1 og IB registeret lagrer verdien 47F0 (HEKS). Grunnen til at IB1

er en logisk 1 er fordi i verdien 4 (HEKS) har den binære ekvivalent 0100 en 1 i den andre, dvs. IB1, plass. Nevnte

1 fra IB1 stedet i fig. 8 forplantes tilbake gjennom kontrollsumlogikken 6 74, inverteres til en 0 i porten 5 39 og sammen med 0'en fra porten 547 fremkommer som en 0 innmatning på linjen 33 innenfor gruppen av linjer 32-39 i fig. 7. Nevnte

0 forplantes gjennom kontrollsumlogikken 6 74 for å tilveiebringe en logisk 1 innmatning til EKSKLUSIV-ELLER porten 684-9. Nevnte 1 kombinert med en logisk 1 fra CSR trinnet 6 73-9 frembringer en logisk 1 innmatning som lagres i CSR trinnet 673-10. Følgelig er den mellomliggende kontrollsum, med SADR registeret på adressen 009 (HEKS), lik F7C0.

Hvis en logisk 1 ikke hadde vært oppnådd fra IB1 bit'en i fig. 8, ville den mellomliggende kontrollsum for adressen 00A (HEKS) vært F7E0 (HEKS). Deretter dannes de mellomliggende kontrollsummer i registeret 673 i fig. 7 for hver av adressene som forblir i TABELL III. TABELL III representerer kun 16 av de totale 512 kontrollsummer som må dannes. Alle av adressene innbefattende de i TABELL II avsøkes som del av de totale 512 adresser på en måte som er beskrevet i dette henseende i forbindelse med TABELL III. Hver av de mellomliggende kontrollsummer fremkommer i TABELL VIII for samtlige 512 avsøkninger. Den endelige kontrollsum som fremkommer på adressen F1F (HEKS) er 1DFD. Det bør bemerkes at kontrollsummene blir gjentatte på en modulus 32 kontroll-sumbasis hvis det ikke er noen endring i datainnmatning. Repetisjonen observeres ved at det ikke er noen endring i de mellomliggende kontrollsummer for hver av rekkene A (HEKS) til og med F (HEKS) i TABELL VIII.

Selv om den endelige kontrollsum for IB registeret som inneholder dataverdien 4 7F0 er 1DF0 som beskrevet ovenfor, er den endelige kontrollsum for IB registeret som har datainnholdet. . 46F0 (HEKS), med IBP (0-7) lik 1 og IBP (8-15) lik 1, ville være' 1DFC (HEKS) .

Generatoren 50 7 i fig. 4 innbefatter reduksjonslogikken 6 74-1, kontrollsumregisteret 673 og kontrollsumlogikken 674-2. Selv om réduksjonslogikken ble beskrevet i forbindelse med fig. 7 som en binært tre-krets, er en trekrets selvfølgelig ikke nødvendig. Et hvilket som helst antall logisk avhengige utganger kan utledes fra inngangene med en hvilken som helst tre eller ikke-tre reduksjonsform. Reduksjonen kan være fra N inrigangsbits, hvor N er et hvilket som helst helt tall, til en el'ler flere utgangsbits. Kontrollsumlogikken, som logisk kombinerer den nærværende kontrollsum lagret i kontrollsum-registeret med utgangen fra reduksjonslogikken, kan også

være av diverse forskjellige former. F.eks. kan reduksjonslogikken i et ekstremt tilfelle redusere utmatningen til en enkelt bit. Uansett antallet utgangsbits, kombineres disse med utgangen fra kontrollsumregisteret. Kontrollsumregisteret kan i;seg selv også bestå av en eller flere bits.

I den foretrukne utførelsesform av en kontrollsumgenerator som er beskrevet i forbindelse med fig. 7, innbefattet kontrollsumlogikken 674-2 et omdannelseskretsmiddel innbefattende en inverterer 785 for forbindelse til utgangen fra EKSKLUSIV-ELLER porten 684-15, som mottar en utmatning fra skiftregisterets N'te trinn 673-15, for å tilveiebringe en invertert innmatning til skiftregisterets første trinn 673-0.

Selvfølgelig kan andre sykliske redundans kontrollteknikker anvendes i overensstemmelse med den foreliggende oppfinnelse. F.eks. kan omdannelse-krets-midlene forbinde og logisk kombinere utgangen fra inverteren 785 med utgangen fra trinnet 673-14 for å danne en innmatning til det siste trinnet 673-15: En hvilken som helst syklisk redundanskontroll-teknikk kan anvendes innenfor kontrollsumgeneratoren ifølge den foreliggende oppfinnelse. Denne nevnte alternative utførelse av en syklisk redundansgenerator fremgår dog ikke av figj 7, men ville modifisere denne ved å ta utmatningen fra inverteren 785 som en innmatning til f.eks. en ELLER-port (ikke vist). En slik ELLER-port ville også motta som en innmatning utmatningen fra trinnet CSR-14 (ikke direkte vist). Den logiske ELLER-funksjon fra CSR-14 utgangen og utgangen fra inverteren 785 ville danne inngang til CSR-15 boksen. Det som her er beskrevet tjener således kun til å antyde de mange forskjellige forbindelser som kan anvendes for å oppnå syklisk redundans, og den som er vist i fig. 7 er kun et eksempel.

Kontrollsumgeneratoren 507 i fig. 4 og fig. 7 er blitt beskrevet som en enkelt enhet for alle punkter overalt i det prinsipale apparat. Som et alternativ kan kontrollsumgeneratoren fordeles til forskjellige steder. F.eks. kan hver av de 128 MCC enheter som omfatter et prinsipalt apparat, innbefatte sin egen kontrollsumgenerator. Hver slik kontrollsumgenerator kan virke til å generere en mellomliggende kontrollsum. De mellomliggende kontrollsummer fra MCC-enhetene kan deretter logisk kombineres for å danne en enkelt endelig kontrollsum. Kontrollsummen kan i hvert tilfelle omfatte en eller flere bits som sendes til det sekundære apparatet enten seriemessig eller parallelt. Naturen av adresseringsapparatet for adressering av grupper av punkter som anvendes for å danne mellomliggende kontrollsummer, vil selvfølgelig avhenge av den spesielle fordeling som velges. I slike alternative ut-førelser kan hver MCC innbefatte sin egen delmengde identi-fikasjonshukommelse, som MCC hukommelsen 504 i fig. 4, eller alternativt kan maskeringsfunksjonen forbli fullstendig i prosessoren 525.

Selv om hukommelsen 504 er blitt beskrevet i en utførelsesform hvor det er en-for-en korrelasjon mellom bit-lagerstedene i hukommelsen og punktene i det prinsipale apparatet, kan hukommelsen være av en hvilken som helst annen type av omdannelses-anordning;. F.eks. kan hukommelsen, i steden for en en-for-en korrelasjon, lagre identifikasjonsverdier i kodet form. I en slik utførelsesform adresseres kodet informasjon og dekodes for å tilveiebringe den ønskede hukommelsesutmatning. Ved å an-vende kodet informasjon, kan størrelsen av hukommelsen reduseres.

Selv om den foreliggende oppfinnelse er blitt rettet mot detektering av feil i punkter innenfor-et prinsipalt apparat,

kan den foreliggende oppfinnelse også anvendes i forbindelse med punkter i: det sekundære apparatet. F.eks. kan prosessorportene 523 i fig;. 3 være forbundet med mange punkter (ikke vist) overalt i prosessoren 525. Hvilke som helst av disse punkter kan på passende måte aksesses gjennom porten 569-6 for forbindelse gjennom styreenheten 511 til datamaskinen 501 i fig. 2. På

denne ma0 te i kan feil-deteksjon eller analyse innenfor det sekundære apparatet ved hjelp av det sekundære apparatet utføres.

I den foreliggende oppfinnelse blir feil ikke detektert med ab-solutt visshet på grunn av naturen av den logiske reduksjon som anvendes.<1> Hvis et ulikt tall av feil inntreffer samtidig i registeret 330 i fig. 8, vil en feil bli detektert ved den foreliggende oppfinnelse. Hvis derimot et likt tall av feil inntreffer samtidig, kan feilene bli forskjøvet og derfor eksisterer det en mulighet for at ingen feildeteksjon vil resultere i forekomst-syklusen. Sannsynligheten for deteksjon øker i på-følgende sykluser. I tilfellet hvor nøyaktig to samtidig fore-kommende feil er tilfeldig plassert i det prinsipale apparatet, er sannsynligheten for at slik forskyvning vil inntreffe i en syklus ca. 6,3%. I tilfellene hvor mer enn to tilfeldig plasserte feil inntreffer, vil sannsynligheten for at slik forskyvning vil inntreffe hurtig avta med antallet feil, dvs. at sannsynligheten for! feildeteksjon hurtig øker med økende antall feil.

I et prinsipalt apparat av den type som er beskrevet i forbindelse med den foreliggende oppfinnelse skjer behandlingen av informasjon i sekvensmessige synkrone sykluser for det prinsipale

i

å applaokraatli. seFroe r deå n foførertsa te fesyikldlues teuknsdjeon r hovg ialknean lyesn e, feer il deint ntørneskfefelrig, ettersom det er en høy sannsynlighet for at feilen i påfølgende sykluser blir forplantet og sammensatt. Vanligvis, dess flere sykluser som har forløpt etter den første feilen, dess vanske-ligere blir det å isolere den første årsak til feilen. Sannsynligheten for å detektere en feil på den første eller påfølg-ende sykluser er av interesse ved bedømmelsen av den foreliggende oppfinnelses effekt. I overensstemmelse med en analyse,

er sannsynligheten for å detektere en feil i syklusen i hvilken feilen først opptrådte, større enn 99%. Videre er sannsynligheten i økende grad bedre at feilen ville bli detektert etter følgende sykluser for det prinsipale apparat.

En måte som det prinsipale apparatet og det sekundære apparatet ifølge den foreliggende oppfinnelse samarbeider, er som følger. Det prinsipale apparatet opererer til å behandle informasjon, f.eks. å utføre et kjent prinsipalt program slik som et diagnos-tisk program, på en vanlig måte inntil vanlig feildetekterings-teknikker angir at det prinsipale apparatet har en feil. En slik feildeteksjon kan f.eks. være fra -vanlig paritet-feil-deteks jonsteknikk. Ved en feilindikasjon av et hvilket som helst slag i det prinsipale apparatet, gis en kommando enten automatisk eller under programstyring til konsolldatamaskinen 501. Syklustellingen i det prinsipale apparatet lagres ved deteksjon av den første feilen. Det prinsipale apparatet kom-manderes så til å forsøke igjen operasjonen som ga opphav til feilindikasjonen under en viss begynnelsesperiode. Begynnelses-perioden er et hvilket som helst antall sykluser som telles av en syklusteller i det prinsipale apparatet. Når syklustelleren nærmer seg en telling som forutgår tellingen hvor feil først ble detektert, stoppes det prinsipale apparatet på en vanlig måte. Deretter dannes kontrollsummer for hver syklus i det prinsipale apparatet og sammenlignes med det sekundære apparatet. Når den faktiske verdi av en kontrollsum som er dannet avviker fra den forventede verdi av en kontrollsum, kan en komprimert avsøkningsanalyse av punktene som bidrar til nevnte kontrollsum, utføres for ytterligere å forsøke og identifisere feil-kilden. Antallet punkter som i første rekke bidrar til kontrollsummen kan være alle 65 536 punkter eller en hvilken som helst yalgt delmengde av disse punkter. i

Hvis f.eks. den normale feildeteksjonskretsen i det prinsipale apparatet har angitt at feil har forekommet kun i forbindelse med utføringsenheten 10 i fig. 1, velges en delmengde av punkter helt og holdent innenfor utføringsenheten 10 og alle andre punkter maskeres. Selvfølgelig vil fagfolk forstå at mange variasjoner kan foretas under anvendelse av den foreliggende oppfinnelse.

Den foreliggende oppfinnelse krever vanligvis at en kjent tilstand for det prinsipale apparat eksisterer forut for feildetek-sjonen og analysen. Derfor må et hvilket som helst prinsipalt program eller prinsipal apparatoperasjon være en som tidligere er blitt dokumentert som feilfri for å tilveiebringe de forventede verdier for lagring i det sekundære apparatet.

I den foreliggende oppfinnelse lagres forventede verdier av kontrollsummer, hvilke er aksessbare ved hjelp av konsolldatamaskinen 501 i fig. 2. Forventede verdier for tilstandene av individuelle punkter innenfor det prinsipale apparatet blir også lagret og er aksessbare ved hjelp av konsoll-datamaskinen 501. Hvis en'sammenligning av kontrollsum ikke detekterer en feil, trenger de lagrede verdier av punkter som bidro til dannelsen av kontrollsummen ikke å bli ytterligere analysert. Hvis en sammenligning av faktiske og forventede kontrollsummer indikerer at i en feil eksisterer innenfor delmengden av punkter som bidrar til kontrollsummen, kan de forventede verdier for disse punkter og de faktiske verdier for disse punkter sammenlignes ved hjelp av datamaskinen 501. I den utførelsesform som er beskrevet, blir de forventede verdier av en delmengde av punkter aksesset i grupper på 16 bits ad gangen og lagret i skiftregisteret 696. Disse 16 bits er så overførbare gjennom utportene 508 gjennom styreenheten 511 til datamaskinen 501. Datamaskinen 501 sammenligner så, på vanlig måte, disse 16 bits med de korresponderende 16 bits i datamaskinen 501 som er de forventede verdier. Hvis gruppen av 16 faktiske bits korresponderer med de 16 forventede bits, kan prosessoren 525 fort-sette å aksesse den neste gruppen av 16 bits. Normalt, hvis ingen feil detekteres i noen 16-bit gruppe, kan de aksessede jverdier for nevnte 16-bit gruppe forkastes uten ytterligere analyse. Hvis en feil detekteres mellom en hvilken som helst verdi av en forventet bit og en faktisk bit, kan den detekterte feil analyseres ytterligere for å bestemme stedet i det prinsipale apparatet.

Lagringen av forventede verdier for både kontrollsummene og for bitverdiene kan utføres under anvendelse av apparatet i den foreliggende oppfinnelse. Det prinsipale apparatet tillates å operere til en hvilken som helst tilstand for hvilken en kontrollsum og forventede verdier skal dannes. Deretter blir alle de forventede verdier aksesset fra det prinsipale apparatet og lagret i hukommelsen tilknyttet datamaskinen 501. På tilsvarende måte blir den dannede kontrollsum lagret i et passende lagersted. Når det prinsipale apparatet igjen returneres til den samme tilstand, er de ønskede forventede verdier allerede blitt lagret i det sekundære apparatet.

Claims (21)

1. Fremgangsmåte for behandling av informasjon og for feillokalisering i et prinsipalt apparat (2,4,6,8,10) som har et flertall prinsipale kretspunkter (IB 0, IB l...,IB 15) som hver er energisert til en faktisk tilstand under operasjonen av nevnte prinsipale apparat, innbefatter et sekundært apparat (12) tilkoblet det prinsipale apparat for behandling av informasjon uavhengig av nevnte prinsipale apparat, karakterisert ved aksessering av informasjonsbits som indikerer de faktiske tilstander i nevnte prinsipale kretspunkter ved et gitt tidspunkt uavhengig av operasjonen i nevnte prinsipale apparat, generering av en faktisk kontrollsum som har en verdi avhengig av informasjon som indikerer de faktiske tilstander i nevnte prinsipale kretspunkter, og sammenligning av den faktiske kontrollsum med en forventet kontrollsum ved det gitte tidspunkt for å detektere feil i det prinsipale apparatet.

2. Anordning for behandling av informasjon og for feillokalisering i et prinsipalt apparat (2,4,6,8,10) som har et flertall prinsipale kretspunkter (IB 0, IB 1 , IB 15) som hver har en forventet tilstand og en faktisk tilstand ved ethvert tidspunkt under operasjonen av nevnte prinsipale apparat, hvor hvert kretspunkt er feilfritt hvis korresponderende faktiske tilstand er den samme som den forventede tilstand, innbefattende et sekundært apparat (12) tilkoblet det prinsipale apparat for behandling av informasjon uavhengig av nevnte prinsipale apparat, karakterisert ved at det sekundære apparatet innbefatter tilgangsmidler (525) , koblet til nevnte prinsipale kretspunkter, for å aksessere informasjonsbits som indikerer de faktiske tilstander for nevnte prinsipale kretspunkter ved et gitt tidspunkt uten å endre nevnte faktiske tilstander og innbefatter generatormidler (507) for generering av en faktisk kontrollsum ved syklisk å kombinere nevnte informasjonsbits, hvorved nevnte faktiske kontrollsum har en verdi avhengig av de faktiske tilstander for nevnte prinsipale kretspunkter og har et færre antall bits enn antallet av prinsipale kretspunkter, og at nevnte sekundære apparat innbefatter midler (502) for å lagre en forventet kontrollsum som har en verdi bestemt av de forventede tilstander for de prinsipale kretspunkter ved det gitte tidspunkt, hvorved den forventede kontrollsum kan sammenlignes med den faktiske kontrollsum for detektering av feil i det prinsipale apparatet.

3. Anordning som angitt i krav 2, karakterisert ved delmengde-identifikasjonsmidler (504, 505) for å bevirke nevnte faktiske kontrollsum til å ha en verdi avhengig av de faktiske tilstander av kun en delmengde av nevnte flertall prinsipale kretspunkter.

4. Anordning som angitt i krav 3, karakterisert ved at nevnte delmengde-identifikasjonsmidler innbefatter en hukommelse (504) som har lagersteder korresponderende med punkter i nevnte prinsipale apparat, hvor nevnte lagersteder lagrer identifikasjonsverdier for indikering av hvorvidt korresponderende punkter skal bidra til dannelse av den faktiske kontrollsum.

5. cAnordning som angitt i krav 2, karakterisert ved at nevnte sekundære apparat innbefatter en programmerbar digital datamaskin (501) som reagerer overfor et sekundært program, og grensesnitt midler (511, 525) koblet mellom nevnte datamaskinmidler og nevnte prinsipale apparat, og innbefattende adresseringsmidler (556, 575) for adressering parallelt av en gruppe av nevnte prinsipale kretspunkter som reaksjon på nevnte sekundære program, hvorved nevnte aksessmidler aksesserer informasjon som indikerer de faktiske tilstander for nevnte gruppe i nevnte prinsipale kretspunkter for å tilveiebringe en innmatning til nevnte generatormidler (507).

6. Anordning som angitt i krav 5, karakterisert ved at nevnte adresseringsmiddel innbefatter et avs-økningsadresse-dataregister (556) koblet i sin operative tilstand til nevnte datamaskin (501), og innbefatter -en avs(dkningsadresse-buss (590) koblet fra nevnte adresse-dataregister (556) for å adressere en forskjellig gruppe av prinsipale kretspunkter for hver adresse i avsøknings-adresse-dataregisteret, hvor hver av nevnte punkter i en gruppe er tilknyttet en forskjellig av søkningsdatalinje, hvor av søkningsdatalinjene sammen danner en avsøkningsdata-buss (591) for å aksessere i parallell informasjon som indikerer de faktiske tilstander i prinsipale kretspunkter i den adresserte gruppen, hvor nevnte avsøkningsdata-buss tilveiebringer en inngang til nevnte generatormidler (507) for hver adresserte gruppe.

7. Anordning som angitt i krav 6, karakterisert ved at den ytterligere innbefatter et flertall integrerte kretsbrikker (325, 330) som hver inneholder et flertall av nevnte prinsipale kretspunkter, et flertall brikkebærere (601-1, 601-2) som hver inneholder et tilhørende antall av nevnte brikker, hvor hver inneholder et antall av nevnte prinsipale kretspunkter, (IB 0, ....IB 15), og hver er koblet til å motta nevnte adresse-buss (590) og til å tilveiebringe en av søkningsdatalinje (591-1, 591-2) til nevnte avsøkningsdata-buss (591) , midler 6.11-1, 611-2) til-knytte ti.liver brikkebærer for å adressere en av det tilhørende antall av nevnte brikxer som reaksjon på informasjon på nevnte adressebuss (590), og midler (611-1, 611-2) på hver av nevnte brikker som reagerer overfor nevnte adressebuss for adressering av et bestemt prinsipalt kretspunkt på nevnte brikke og for kobling av hvert adresserte prinsipale kretspunkt til avsøkningsdatalinjen for nevnte avsøkningsdata-buss (591), hvorved hver av nevnte brikker tilveiebringer informasjon for nevnte generatormidler.

8. Anordning som angitt i krav 5, karakterisert ved at nevnte sekundære apparat innbefatter en adresserbar hukommelse (504) som har lagerbit-steder, korresponderende en-for-en med nevnte antall av prinsipale kretspunkter, for identifikasjon av en delmengde av nevnte punkter, hvor nevnte hukommelse (504) er koblet til å bli adressert ved hjelp av nevnte adresseringsmidler (556) for å tilveiebringe identifikasjonsverdier som korresponderer med nevnte adresserte gruppe av nevnte prinsipale kretspunkter, og midler (505) for å kombinere informasjonen som indikerer de faktiske tilstander av nevnte adresserte gruppe i nevnte prinsipale kretspunkter med de korresponderende identifikasjonsverdier som aksesseres fra nevnte hukommelse for å tilveiebringe innmatninger til nevnte generatormidler (507), hvorved kun den identifiserte delmengde av nevnte punkter påvirker den faktiske kontrollsum som genereres av nevnte generatormidler.

9. Anordning som angitt i krav 8, karakterisert ved at delmengde identifikasjonsverdiene lagres i lagerstedene i nevnte hukommelse (504) under styring av det sekundære instruksjonsprogrammet.

10. Anordning som angitt i krav 2, karakterisert ved at nevnte generatormiddel innbefatter reduksjonslogikkmidler (674-1) for logisk å kombinere informasjonen som indikerer de faktiske tilstander av nevnte prinsipale kretspunkter for å danne en redusert representasjon, et kontrollsun-register (673) for lagring av en nærværende kontrollsum, og kontrollsumlogikkmidler (6 74-2) for logisk å kombinere den nærværende kontrollsum og den reduserte representasjon for å danne en ny kontrollsum.

11. Anordning som angitt i krav 10, karakterisert ved at nevnte kontrollsumregister (673) er et skiftregister som har et antall trinn (673-0... 673-15) hvor inngangene til en eller flere av nevnte trinn er koblet gjennom nevnte kontrollsum-logikkmidler fra en eller flere utganger i nevnte trinn.

12. Anordning som angitt i krav 10, karakterisert ved at det innbefatter en sekvensenhet (503) som er operativ til å bevirke nevnte sekundære apparat til å aksessere første, andre, påfølgende og sluttgrupper av nevnte punkter for å bevirke nevnte kontrollsumregister til . å lagre første, andre, påfølgende og sluttkontrollsummer, hvorved nevnte sluttkontrollsum er logisk avhengig av nevnte første, andre og påfølgende kontrollsummer og nevnte sluttkontrollsum er nevnte faktiske kontrollsum.

13. Anordning som angitt i krav 10, karakterisert ved at nevnte reduksjonslogikkmiddel omfatter en EKSKLUSIV-ELLER tre-krets (681-, 682-, 683-) og at nevnte kontrollsumlogikkmiddel omfatter et antall EKSKLUSIV-ELLER porter (684-) for tilveiebringelse av EKSKLUSIV-ELLER kombinasjonen av nærværende kontrollsum og nevnte reduserte representasjon.

14. Anordning som angitt i krav 13, karakterisert ved at nevnte tre-krets tilveiebringer en N-bit utmatning (på 786), at nevnte kontrollsumregister innbefatter N trinn (673-) som hver har en inngang og en utgang, og at nevnte kontrollsumlogikkmiddel innbefatter N EKSKLUSIV-ELLER porter (674-) som hver er beregnet for kombinering av .en forskjellig utgang av utgangene fra nevnte tre-krets og en forskjellig utgang av utgangene fra de N trinnene, idet nevnte EKSKLUSIV-ELLER porter tilveiebringer N utmatninger og nevnte logiske midler innbefatter omdannelsesmidler for forbindelse av utgangene fra nevnte EKSKLUSIV-ELLER porter som innganger til nevnte N trinn.

15. Anordning som angitt i krav 14, karakterisert ved at nevnte omdannelsesmiddel innbefatter en eller flere invertere (785) for invertering av inngangene eller utgangene fra en eller flere av nevnte EKSKLUSIV-ELLER porter.

16. Anordning som angitt i krav 15, karakterisert ved at nevnte tre-krets er en binær tre-krets Y X som har 2 innganger og 2 utganger, hvor X og Y er hele tall og hvor det hele tallet X er mindre enn det hele tallet Y.

17. Anordning som angitt i krav 2, karakterisert ved at den innbefatter en hukommelse (504) som har et flertall felt for lagring av delmengde-identifikasjonsverdier som valgte eller ikke-valgte verdier, og midler (505) for logisk å kombinere utmatningene fra et hukommelsesfelt med informasjonen som aksesses fra et korresponderende prinsipalt kretspunkt for å danne en innmatning til nevnte generatormiddel (50 7), hvorved dataverdien for hver innmatning korresponderer med nevnte ikke-valgte verdi for hvert hukommelsesfelt som lagrer en ikke-valgt verdi og korresponderer med den prinsipale kretspunktverdien for hvert hukommelsesfelt som lagrer en valgt verdi.

18. Anordning som angitt i krav 2, karakterisert ved at den innbefatter en hukommelse (505) for lagring av identifikasjonsverdier for identifisering av en delmengde av nevnte prinsipale kretspunkter, og midler (525) for selektivt å aksessere informasjon som indikerer de faktiske tilstander av delmengden av prinsipale kretspunkter identifisert i nevnte hukommelse.

19. Anordning som angitt i krav 18, karakterisert ved at den innbefatter midler (502) for å lagre forventede verdier av de forventede tilstander av delmengden av prinsipale kretspunkter, hvorved de forventede verdier kan sammenlignes med de faktiske verdier for å detektere feil i det prinsipale apparatet.

20. Anordning som angitt i krav 2, karakterisert ved at den innbefatter en hukommelse (504) som har et antall bit-lagersteder, et for hvert av nevnte prinsipale kretspunkter, idet nevnte bit-lagersteder lagrer delmengde-identifikasjonsverdier for identifisering av en delmengde av nevnte punkter, adresseringsmidler (556) for å adressere i parallell en gruppe av nevnte prinsipale kretspunkter, hvorved nevnte tilgangsmiddel aksesserer informasjon som indikerer de faktiske tilstander av nevnte gruppe av nevnte prinsipale kretspunkter, registreringsmidler (670) for å lagre informasjon, og styremidler (503, 560) for å bringe nevnte registermidler til å lagre informasjon som indikerer de faktiske tilstander i hvilke som helst punkter av nevnte delmengde av punkter innenfor nevnte gruppe av punkter.

21. Anordning som angitt i krav 20, karakterisert ved at den innbefatter sekvensgivermidler (50 3) for å sekvensoperere nevnte adresseringsmidler til sekvensmessig å adressere alle punkter innenfor nevnte delmengde av punkter, hvorved nevnte registermiddel sekvensmessig lagrer informasjon som indikerer de faktiske tilstander av alle punkter innenfor nevnte delmengde av punkter.