NL9301365A

NL9301365A - Halfgeleidergeheugen met vooraf ingestelde gegevensfunctie.

Info

Publication number: NL9301365A
Application number: NL9301365A
Authority: NL
Original assignee: Mitsubishi Electric Corp
Priority date: 1992-08-12
Filing date: 1993-08-05
Publication date: 1994-03-01
Also published as: NL194627C; DE4325362A1; DE4325362C2; JP2676177B2; NL194627B; US5377142A; JPH0660641A

Description

Halfgeleider geheugen met vooraf ingestelde gegevensfunktie.ACHTERGROND VAN DE UITVINDINGGebied van de uitvinding.

De onderhavige uitvinding betreft halfgeleidergeheugens en meer in het bijzonder een halfgeleider geheugenmet een vooraf ingestelde gegevensfunktie. De onderhavigeuitvinding heeft met name toepassingsmogelijkheid op eendigitaal signaal verwerkende LSCI schakeling.

Beschrijving van de Stand van de Techniek

Een digitaal signaal verwerkende LSI schakeling voorhet verwerken van digitale signalen is algemeen bekend. Ophet gebied van videosignaalverwerking bijvoorbeeld, wordtdikwijls een digitaal signaal verwerkende LSI schakelinggebruikt voor het verwerken van videogegevens met hogesnelheid. De digitale signaal verwerkende LSI schakelingmaakt meestal gebruik van verschillende geheugens, bijvoor¬beeld een lijngeheugen, een veldgeheugen of een beeldgeheu-gen. Om deze geheugens te configureren, is een dynamischwillekeurig toegankelijk geheugen ( in het volgende een DRAMgenoemd) aanwezig in een digitaal signaal verwerkende LSIi schakeling.

Een conventionele DRAM slaat over het algemeenextern toegevoerde gegevens op en levert de opgeslagengegevens uit. Gewenste gegevens worden derhalve niet opge¬slagen zonder het inschrijven van gegevens, waardoor gewens-; te gegevens niet geleverd worden vanuit de DRAM.

Het is dikwijls nodig om vooraf bepaalde gegevens inde digitale signaal verwerkende LSI schakeling in te stel¬len. Op het gebied van videosignaalverwerking bijvoorbeeld zijn voor het instellen van een televisie-ontvanger voorafbepaalde gegevens, d.w.z. testgegevens voor een kleurenbalkof arcering vereist. De conventionele digitale signaalverwerkende LSI schakeling heeft geen funktie om zelf derge¬lijke vooraf bepaalde gegevens te produceren, zodat hetnodig is dergelijke gegevens te leveren vanuit een externeschakeling, b.v. een centrale verwerkingseenheid (CPU).M.a.w. een extern element is nodig om vooraf bepaalde gege¬vens toe te voeren aan de digitaal signaal verwerkende LSIschakeling, maar de toevoeging van een dergelijke externeschakeling veroorzaakt een toename in schaal en complexi¬teit .

Fig.17 is een schema van een schakeling van eenvoorbeeld van een geheugencel in een conventionele DRAM. Eengeheugencel 10 volgens fig.17 is beschreven in het Ameri¬kaanse octrooischrift 4,935,869. Zoals blijkt uit fig.17bezit de geheugencel 10 een condensator 14 voor de opslagvan een gegevenssignaal en drie NMOS transistoren 11,12 en13. Transistor 11 wordt ingeschakeld als reaktie op eensignaal op een schrijfwoordlijn WW en levert een gegevens-signaal aan een schrijfbitlijn WB naar de condensator 14.Transistor 12 wordt aan of uit geschakeld als reaktie op hetgegevenssignaal dat door de condensator 14 is opgeslagen.Transistor 13 wordt aangeschakeld als reaktie op een signaalop een leeswoordlijn RW en trekt selektief een leesbitlijnRB omlaag overeenkomstig het opgeslagen gegevenssignaal.

In een gegevensschrijfverrichting, wordt de schrijf¬woordlijn WW op een hoog niveau gebracht. Aangezien transis¬tor 11 ingeschakeld wordt, wordt het gegevenssignaal op deschrijfbitlijn WB naar de condensator 14 geleid. M.a.w. decondensator 14 wordt geladen of ontladen door een signaalla-ding op de schrijfbitlijn WB.

Wanneer de condensator 14 wordt geladen tot hetspanningsniveau van de voeding (d.w.z. een hoog niveau),i wordt de transistor 12 in ingeschakelde toestand gebrachtbij het lezen van gegevens. Anderzijds wordt wanneer decondensator 14 ontladen wordt naar aardniveau (d.w.z. een laag niveau) de transistor 12 in een uitgeschakelde toestandgebracht bij het lezen van gegevens.

Bij een gegevensleesverrichting, wordt nadat deleesbitlijn RB vooraf geladen wordt, de leeswoordlijn RW opeen hoog niveau gebracht. Aangezien transistor 13 ingescha¬keld is, wordt de potentiaal van de leesbitlijn WB veranderdovereenkomstig de geleidende toestand van transistor 12.M.a.w. wanneer de transistor 12 ingeschakeld is, wordt depotentiaal van de leesbitlijn RB omlaag getrokken door detransistors 12 en 13. Omgekeerd wordt wanneer de transistor12 is afgeschakeld de potentiaal van de leesbitlijn RB nietveranderd, d.w.z. in stand gehouden. Na geleiding van tran¬sistor 13 door het detecteren van de potentiaal van deleesbitlijn RB door een tastversterker (niet getekend) wordthet gegevenssignaal in de geheugencel 10 uitgelezen.

Fig.18 is een schema van een schakeling, die eenander voorbeeld is van de geheugencel in een conventioneleDRAM. Zoals blijkt uit fig.18 bevat een geheugencel 20 eencondensator 23 voor de opslag van een gegevenssignaal entwee NMOS transistoren 21 en 22. Transistor 21 verbindt eeneerste bitlijn BL1 met de condensator 23 als reaktie op eensignaal op een eerste woordlijn WL1. Transistor 22 verbindtop soortgelijke wijze een tweede bitlijn BL2 met de conden¬sator 23 als reaktie op een signaal op een tweede woordlijnWL2. M.a.w. tot de geheugencel 20 kan toegang verkregenworden via twee toegangspoorten (niet getekend).

Wanneer tot geheugencel 20 toegang verkregen wordtvia een eerste toegangspoort, wordt de woordlijn WL1 op eenhoog niveau gebracht. Aangezien transistor 21 wordt inge¬schakeld, wordt condensator 23 geladen of ontladen in over¬eenstemming met de potentiaal van de bitlijn BL1 in deschrijfverrichting. Tijdens het lezen wordt nadat de bitlijnBL1 van te voren op Vcc/2 is gebracht, de woordlijn WL1 opeen hoog niveau geplaatst. De potentiaal van de bitlijn BL1wordt derhalve veranderd in overeenstemming met een elektri¬sche lading in de condensator 23. Door het detecteren van depotentiaalverandering van de bitlijn BL1 door een tastver¬sterker (niet getekend), wordt het gegevenssignaal in de geheugencel 20 uitgelezen. Anderzijds wordt het schrijven enlezen van gegevens door een tweede toegangspoort uitgevoerdop dezelfde wijze als in het voorgaande is beschreven.

Fig.l9 is een schema van een schakeling van eenander voorbeeld van een geheugencel in de conventioneleDRAM. Zoals blijkt uit fig.19 bevat de geheugencel 30 eencondensator 32 voor de opslag van een gegevenssignaal en eenNMOS transistor 31. Tijdens het schrijven van gegevens wordtde woordlijn WL op hoog niveau gebracht. Aangezien transis¬tor 31 ingeschakeld is, wordt de condensator 32 geladen ofontladen overeenkomstig de potentiaal van de bitlijn BL.Anderzijds wordt bij het lezen van gegevens nadat de bitlijnBL vooraf geladen is tot Vcc/2, de woordlijn WL op een hoogniveau gebracht. Aangezien transistor 31 ingeschakeld is,wordt de potentiaal van de bitlijn BL overeenkomstig hetopgeslagen gegevenssignaal veranderd. Door het detecterenvan de potentiaalverandering van de bitlijn BL door eentastversterker (niet getekend) wordt het gegevenssignaaluitgelezen.

Zoals blijkt uit de figuren 17, 18 en 19, slaanconventionele DRAM geheugencellen 10, 20 en 30 alleen eentoegevoerd gegevenssignaal op en leveren alleen het opgesla¬gen gegevenssignaal. Deze geheugencellen 10, 20 en 30 wordengebruikt in de bovengenoemde digitale signaalverwerkings LSIschakeling, zodat deze geheugencellen geen gegevens kunnenleveren zonder vooraf bepaalde gegevens in te schrijven. Ditis eveneens het geval bij een statisch willekeurig toeganke¬lijk geheugen (SRAM).

I SAMENVATTING VAN DE UITVINDING

Een doel van de uitvinding is het verschaffen vaneen halfgeleider geheugen met een vooraf ingestelde gege-vensfunktie voor het leveren van vooraf bepaalde gegevens.

i Kortgezegd bevat het halfgeleider geheugen volgens de uitvinding een geheugencelstelsel met een aantal geheu¬gencellen, die in rijen en kolommen zijn ingericht, waarbijeen aantal van de woordlijnen elk zijn verbonden met een geheugencel op een korresponderende van de rijen in hetgeheugencelstelsel en een aantal bitlijnen elk zijn verbon¬den met de geheugencellen in een korresponderende van dekolommen in het geheugencelstelsel. Elke geheugencel bevateen condensator voor de opslag van een gegevenssignaal, eenschakelkring, die gekoppeld is tussen de korresponderendevan de bitlijnen en de condensator en welke werkzaam is alsreaktie op een signaal op een korresponderende van de woord-lijnen en een vooraf bepaalde gegevens leverende schakelingvoor de levering van een vooraf bepaald gegevenssignaal aande condensator als reaktie op een extern geleverd voorafingesteld verzoeksignaal.

Tijdens bedrijf levert de vooraf bepaalde gegevensleverende schakeling in elke geheugencel het vooraf bepaaldegegevenssignaal aan de condensator als reaktie op het externtoegevoerde verzoeksignaal. Ongeacht het opgeslagen gege¬venssignaal, kan het vooraf bepaalde gegevenssignaal wordenuitgelezen.

Volgens een ander aspekt van de onderhavige uitvin¬ding bevat het halfgeleider geheugen een geheugencelstelselmet een aantal geheugencellen, die zijn ingericht in rijenen kolommen. Het geheugencelstelsel kan arbitraire gegevensopslaan en de opgeslagen gegevens leveren in een eerstewerktoestand. Het geheugencelstelsel kan alleen de voorafbepaalde gegevens in de tweede werktoestand leveren. Hethalfgeleider geheugen bevat voorts een werktoestand bestu-ringsschakeling voor het bepalen van de werktoestand van hetgeheugencelstelsel als reaktie op een extern toegevoerdwerktoestand-besturingssignaal.

Tijdens bedrijf verandert de bedrijfstoestand-besturingsschakeling de bedrijfstoestand van het geheugen¬celstelsel in de eerste of de tweede werktoestand als reak¬tie op het extern toegevoerde bedrijfstoestand-besturings-signaal. M.a.w. aangezien het geheugencelstelsel de voorafbepaalde gegevens in de tweede bedrijfstoestand kan leveren,kan de gegevens-vooraf-instelfunktie geïmplementeerd worden.

Volgens weer een ander aspekt van de uitvindingbevat het halfgeleider geheugen een geheugencel welke gekop¬ peld is met eerste en tweede woordlijnen en eerste en tweedebitlijnen. De geheugencel bevat een condensator voor deopslag van een gegevenssignaal, een eerste schakelelementgekoppeld tussen de eerste bitlijn en de condensator, welkewordt bedreven als reaktie op een signaal op de eerstewoordlijn, een tweede schakelelement, dat gekoppeld istussen de tweede bitlijn en de condensator en dat werkzaamis als reaktie op een signaal op de tweede woordlijn, en eenvooraf bepaalde gegevenstoevoerschakeling voor het leverenvan een vooraf bepaald gegevenssignaal aan de condensatorals reaktie op een extern toegevoerd verzoeksignaal.

Tijdens bedrijf levert de vooraf bepaalde gegevenstoevoerende schakeling in de geheugencel het vooraf bepaaldegegevenssignaal aan de condensator als reaktie op het externaangelegde verzoeksignaal. Ongeacht het opgeslagen gegevens¬signaal kan derhalve het vooraf bepaalde gegevenssignaalworden uitgelezen.

De bovengenoemde en andere doeleinden, kenmerken,aspekten en voordelen van de onderhavige uitvinding zullenduidelijk worden uit de volgende gedetailleerde beschrijvingvan de onderhavige uitvinding aan de hand van de bijgaandetekeningen.

KORTE BESCHRIJVING VAN DE TEKENINGEN

Fig. 1 is een blokschema van een digitaal signaalverwerkende LSI schakeling van één uitvoeringsvorm van deuitvinding;

Fig. 2 is een schakelschema van een DRAM volgens i fig.i;

Fig. 3 is een schakelschema van een geheugencel-stelsel volgens fig.2;

Fig. 4 is een schema van een schakeling van eengeheugencel volgens fig.3; i Fig. 5 is een schema van een schakeling van een geheugencel welke een andere uitvoeringsvorm van de onderha¬vige uitvinding toont;

Fig. 6 is een schakelschema van een geheugencel-stelsel, waarin de geheugencel volgens fig.7 toepassingvindt;

Fig. 7 is een schema van een schakeling van degeheugencel van een andere uitvoeringsvorm van de uitvin¬ding;

Fig. 8 is een schema van een schakeling van eengeheugencel van een andere uitvoeringsvorm van de onderhavi¬ge uitvinding;

Fig. 9 is een schema van een schakeling van eengeheugencel van een andere uitvoeringsvorm van de uitvin¬ding;

Fig. 10 is een schema van een schakeling van eengeheugencel van een andere uitvoeringsvorm van de onderhavi¬ge uitvinding;

Fig. 11 is een schema van een schakeling van eengeheugencel van weer een andere uitvoeringsvorm van deuitvinding;

Fig. 12 is een schema van een schakeling van eengeheugencel van nog een andere uitvoeringsvorm van de uit¬vinding;

Fig. 13 is een schema van een schakeling van eengeheugencel van weer een andere uitvoeringsvorm van deuitvinding;

Fig. 14 is een schema van een schakeling van eengeheugencel van een andere uitvoeringsvorm van de uitvin¬ding;

Fig. 15 is een schema van een voorbeeld van eengegevensopslagzone, die gevormd is door het selektief pro¬grammeren van vooraf ingestelde gegevens;

Fig. 16 is een lay-out op een halfgeleider dragervan een kontaktgat of een doorgaand gat dat selektief alseen verbindingsorgaan in de uitvoeringsvormen is gevormd;

Fig. 17 is een schema van een schakeling van eenvoorbeeld van een geheugencel in de conventionele DRAM.

Fig. 18 is een schema van een schakeling van eenander voorbeeld van een geheugencel in de conventionele DRAMen

Fig. 19 is een schema van een schakeling van weereen ander voorbeeld van een geheugencel in de conventioneleDRAM.

BESCHRIJVING VAN DE VOORKEURSUITVOERINGEN

Zoals blijkt uit fig.l bevat een digitaal signaalverwerkende LSI schakeling 51 een dynamisch willekeurigtoegankelijk geheugen (in het volgende een DRAM genoemd) 40voor de opslag van gegevens, en een digitale signaalverwer-kingsschakeling 44 welke een digitaal signaal verwerkt voorgegevens uit de DRAM 40. Een lijn 51 toont een halfgeleiderdrager.

Een adressignaal genererende schakeling 41 genereerteen adressignaal ADR voor het aanduiden van een geheugencelin de DRAM 40 waaraan toegang verkregen moet worden. Eenbesturingssignaal genererende schakeling 43 genereert ver¬schillende besturingssignalen voor het besturen van de DRAM40, bijvoorbeeld een lees/schrijf besturingssignaal RW, eenchip selektiesignaal CS, een uitgang vrijgeef signaal OE,een hernieuw besturingssignaal RF en dergelijke. Een bestu¬ringssignaal genererende schakeling 43 reageert op eenextern aangelegd kloksignaal φ en een besturingssignaal Scvoor het genereren van deze interne besturingssignalen RW, CS, OE, RF en dergelijke. DRAM 40 ontvangt een ingangsgege-venssignaal Dl dat opgeslagen moet worden via een gegevens-ingangsklem.

De digitaal signaal verwerkende LSI stuurschakeling51 bevat voorts een vooraf ingesteld signaal genererendekring 42 voor het genereren van een gegevens vooraf instelsignaal DP als reaktie op een extern aangelegd vooraf inge¬steld verzoeksignaal PR. DRAM 40 levert vooraf bepaaldevooraf ingestelde gegevens als reaktie op het vooraf instel-signaal DP (waarvan de werking nog in detail zal wordenbeschreven).

Een D/A omzetter 52 zet uitgangsgegevens uit dedigitale signaal verwerkende schakeling 44 om in een analoog videosignaal. Het omgezette videosignaal wordt geleid naareen weergeefinrichting 23 om een gewenste video te vertonen.

Fig.2 is een blokschema van de DRAM 40 in fig.l.

Zoals blijkt uit fig.2 bevat de DRAM 40 een geheugencelstel-sel 1 met een geheugencel (niet getekend) welke in rijen enkolommen is ingericht, een rij dekodeerder 2 voor het selek-teren van rijen in het geheugencelstelsel 1, een kolomdeko-deerder 3 voor selektie van de kolommen in het geheugencel¬stelsel 1, een selektieschakeling 4 voor het selekteren vaneen bitlijn waaraan toegang verkregen moet worden als reak-tie op een uitgangssignaal uit de kolomdekodeerder 3, eentastversterker en een schrijfstuurschakeling 5 gekoppeld meteen bitlijn (niet getekend) in het geheugencelstelsel 1 viade selektieschakeling 4, een drie toestanden buffer schake¬ling 6 voor het leveren/verschaffen van ingangsgegevens Dlen uitgangsgegevens DO respektievelijk, een hernieuw bestu-ringsschakeling 7 en een vooraf ingestelde signaalstuurscha-keling 8 voor het sturen van een vooraf instelsignaallijn(niet getekend) in het geheugencelstelsel 1.

De rijdekodeerder 2 dekodeert het rij-adressignaalRA, en aktiveert selektief een niet getekende woordlijn inhet geheugencelstelsel 1. De kolomdekodeerder 3 dekodeerthet kolomadressignaal CA en maakt selektief een schakelkring(niet getekend) in de selektiekring 4 geleidend. De tastver¬sterker en de schrijfstuurschakeling 5 wordt werkzaam alsreaktie op het lees/schrijfbesturingssignaal RW en hetchipselektiesignaal CS. De drie toestanden buffer schakeling6 is werkzaam als reaktie op het uitgangsvrijgeefsignaal OE.De hernieuw besturingsschakeling 7 bestuurt een hernieuwwerking in geheugencelstelsel 1 als reaktie op het hernieuwbesturingssignaal RF. De vooraf ingestelde signaalstuurscha-keling 8 stuurt een vooraf instelsignaallijn (niet getekend)in het geheugencelstelsel 1 als reaktie op het vooraf in-stelsignaal DP.

Fig. 3 is een blokschema van het geheugencelstelsel1 uit fig.2. Zoals blijkt uit fig.3 bevat het geheugencel¬stelsel 1 een aantal geheugencellen MC in rijen en kolommen.Eén geheugencel MC is bijvoorbeeld gekoppeld met eerste en tweede woordlijnen 61,62, eerste en tweede bitlijnen 63,64en een vooraf ingestelde signaallijn 65. De eerste en tweedewoordlijnen worden gestuurd of geaktiveerd door een woord-lijnstuurschakeling (niet getekend) in een rijdekodeerder23. De eerste en tweede bitlijnen 63 en 64 zijn met deselektieschakeling 4 gekoppeld. De vooringestelde signaal¬lijn 65 is verbonden met een geheugencel in elke rij in hetgeheugencelstelsel 1. M.a.w. de vooraf ingestelde signaal¬lijn is aangebracht in elke rij in het geheugencelstelsel 1en alle vooraf ingestelde signaallijnen worden gelijktijdiggestuurd door de vooraf ingestelde signaalstuurschakeling 8.

Fig.4 is een schema van een schakeling van eengeheugencel volgens fig.3. Zoals blijkt uit fig.4 bevat eengeheugencel 10a een condensator 14 voor de opslag van eengegevenssignaal, vier NMOS transistoren 11 tot 15 en drieverbindingsorganen (of verbindingsknooppunten) 16-18. Deschrijfwoordlijn WW en de leeswoordlijn RW uit fig.4 korres-ponderen met de woordlijnen 61 en 62 in fig.3 resp.. Deschrijfbitlijn WB en de leesbitlijn RB korresponderen res-pektievelijk met de bitlijnen 63 en 64 in fig.3.

Transistor 11 wordt ingeschakeld als reaktie op eensignaal op de schrijfwoordlijn WW en levert een schrijfgege-venssignaal op de schrijfbitlijn WB naar de condensator 14.Transistor 12 wordt in- of uitgeschakeld als reaktie op delaadtoestand van de condensator 14 bij het lezen van gege¬vens. Transistor 13 wordt ingeschakeld als reaktie op eensignaal op de leeswoordlijn RW. Tijdens de leesverrichtingwordt de potentiaal van de leesbitlijn RB omlaag getrokkenof omlaag gehouden overeenkomstig met de opgeslagen gege-i vens.

Alhoewel de bovenbeschreven gegevens schrijf ver¬richting en gegevens leesverrichting soortgelijk zijn aandie van een geheugencel 10 uit fig.17, heeft de geheugencel10a volgens fig.4 een gegevens vooraf instel funktie zoalsi in het volgende wordt beschreven. Elk van de verbindingen16,17 en 18 is, zoals nog later wordt beschreven, gevormddoor kontaktgaten of doorgaande gaten in de uitvoeringsvor¬men. De aanwezigheid van de verbinding 16 verbindt één elektrode van de condensator 14 met de leegloopelektrode vantransistor 15. de aanwezigheid van de verbinding 17 koppeltde poort van de transistor 15 met de bron. De aanwezigheidvan verbinding 18 heeft tot gevolg, dat de bron van transis¬tor 15 geaard wordt. Deze verbindingsorganen 16/ 17 en 18,die selektief gevormd zijn tijdens de produktiestap imple¬menteren een gegevens vooraf instel verrichting welke nognader wordt beschreven.

Tabel 1 toont de relatie tussen de aanwezigheid vande verbindingsorganen en te programmeren gegevens.

TABEL 1

In de tabel 1 geeft "o" aan dat verbindingen aanwe¬zig zijn en "Δ" dat verbindingen er niet zijn.

Bij geval 1 is de verbinding 16 in geheugencel 10aniet aanwezig. Aangezien de leegloop van transistor 15 nietmet de condensator 14 is verbonden, voert derhalve geheugen¬cel 10a in principe de zelfde verrichting uit als geheugen¬cel 10 in fig.17 ongeacht de aanwezigheid van het gegevensvooraf instel signaal DP. Zelfs indien het gegevens voorafinstel signaal DP van een hoog niveau aangelegd wordt vanafde vooraf instelsignaalstuurschakeling 8 volgens fig.3,wordt de laadtoestand van condensator 14 niet veranderd enwordt het opgeslagen gegevenssignaal vastgehouden.

In het geval 2 zijn de verbindingen 16 en 18 ge¬vormd, terwijl de verbinding 17 niet tot stand gekomen is.Dientengevolge wordt vooraf bepaalde gegeven "o" geprogram¬meerd in de geheugencel 10a als een vooraf ingesteld gege¬ven. M.a.w. wanneer het gegevens vooraf instelsignaal DP van een hoog niveau wordt toegevoerd, wordt transistor 15 inge¬schakeld. Daardoor wordt de condensator 14 ontladen waardoorhet gegeven "o" in de geheugencel 10a geschreven wordt.Gegevens, die geschreven worden in de leesverrichting,d.w.z. vooraf bepaalde of vooraf geprogrammeerde gegevensworden geleverd vanuit de geheugencel 10a.

In het geval 3 zijn de verbindingen 16 en 17 totstand gekomen terwijl de verbinding 18 niet tot stand geko¬men is. Dientengevolge wordt het vooraf bepaalde gegeven "1"in de geheugencel 10a geprogrammeerd. Wanneer het gegevenvooraf instel signaal DP van een hoog niveau wordt toege¬voerd, worden de poort en de bron van transistor 15 op eenhoog niveau gebracht. Aangezien transistor 15 ingeschakeldis, wordt daardoor condensator 14 tot een hoog spanningsni¬veau opgeladen, waarbij het gegeven "l" dat opgeslagen wordttijdens de gegeven "l" verrichting in de geheugencel 10a terbeschikking staat.

Fig.5 is een schema van de schakeling van eengeheugencel van een andere uitvoeringsvorm van de uitvin¬ding. Zoals blijkt uit fig.5 bevat een geheugencel 20a eencondensator 23 voor de opslag van gegevens, NMOS transisto-ren 21, 22 en 24 en verbindingen 25, 26 en 27, die selektieftot stand gebracht kunnen worden. Eerste en tweede woordlij-nen WL1 en WL2 uit fig.5 korresponderen met de woordlijnen61 en 62 resp. in fig.3. De bitlijnen BL1 en BL2 korrespon¬deren met de bitlijnen 63 en 64 resp. in fig.3. De gegevenvooraf instel verrichting in de geheugencel 20a kan ookworden beschreven soortgelijk aan die van de geheugencel 10amet het oog op de bovengenoemde tabel 1.

In geval 1 wordt de verbinding 25 niet gevormd. Eénelektrode van condensator 23 is derhalve niet verbonden metde leegloop van transistor 24. Dientengevolge, wordt zelfsindien het gegeven vooraf instel signaal DP van een hoogniveau wordt toegevoerd, een door de condensator 23 opgesla¬gen gegevenssignaal niet veranderd. In geval 1 worden degegevensschrijfverrichting en de gegevensleesverrichtingsoortgelijk aan die in geheugencel 20 uit fig.18 uitgevoerd.

In geval 2 zijn de verbindingen 25 en 27 tot standgekomen terwijl verbinding 26 niet tot stand is gekomen.Wanneer het gegeven vooraf instel signaal DP van een hoogniveau wordt toegevoerd, wordt transistor 24 ingeschakeld.Daardoor wordt de condensator 23 gedwongen ontladen. Ditresulteert in het schrijven van vooraf bepaalde gegevens "o"in de geheugencel 20a, waardoor ingeschreven gegevens in eenleesverrichting beschikbaar komen.

In geval 3 zijn de verbindingen 25 en 26 tot standgekomen, terwijl de verbinding 27 niet aanwezig is. Wanneerhet gegeven vooraf instel signaal DP van een hoog niveauwordt toegevoerd, wordt een spanning van een hoog niveaugeleid naar de poort en de bron van transistor 24. Aange¬zien transistor 24 ingeschakeld wordt, wordt de condensator23 opgeladen door de spanning van een hoog niveau. Ditresulteert in het schrijven van het voorafbepaalde gegeven"1" in de condensator 23. Het ingeschreven gegeven "1" komtbeschikbaar tijdens de leesverrichting.

Fig.7 is een schema van een schakeling van eengeheugencel van een andere uitvoeringsvorm van de uitvin¬ding. Zoals blijkt uit fig.7 bevat een geheugencel 30a eencondensator 32 voor de opslag van gegevens, NMOS transisto-ren 31 en 33 en verbindingen 34, 35 en 36, die selektiefgevormd kunnen worden.

Fig.6 is een blokschema van een schakeling van eengeheugencelstelsel 1' waarin de geheugencel 30a volgensfig.7 toepassing heeft gevonden. De woordlijn WL, de bitlijnBL en de vooraf instel signaallijn DP in fig.7 korresponde-ren met de woordlijn 66, de bitlijn 67 en de signaallijn 68voor de voorafinstelling respektievelijk getekend in fig.6.

De vooraf instel verrichting in geheugencel 30a infig.7 kan eveneens worden beschreven aan de hand van debovenaangegeven tabel l. In geval 1 is de verbinding 34 niettot stand gekomen. Aangezien één elektrode van de condensa¬tor 32 derhalve niet verbonden is met de leegloopelektrodevan transistor 3 zelfs indien het gegeven vooraf instelsignaal DP van een hoog niveau wordt aangelegd, wordt de inde geheugencel 30a opgeslagen gegevens niet veranderd. In geval 1 wordt de gegevensschrijfverrichting en de gegevens-leesverrichting soortgelijk aan die van geheugencel 30 infig.19 uitgevoerd.

In geval 2 zijn verbindingen 34 en 36 gevormd,terwijl verbinding 35 niet wordt gevormd. Wanneer het gege¬ven vooraf instel signaal DP van een hoog niveau wordtaangelegd, wordt de transistor 33 ingeschakeld. Aangeziencondensator 32 daardoor wordt ontladen, wordt het voorafbepaalde gegeven "o” in de condensator 32 ingeschreven. Deingeschreven gegevens komen in de leesverrichting ter be¬schikking .

In geval 3 zijn de verbindingen 34 en 35 tot standgekomen, terwijl de verbinding 36 er niet is. Wanneer hetgegeven vooraf instel signaal DP van een hoog niveau wordtaangelegd, verkrijgen de poort en de bron van transistor 33een hoog niveau. Aangezien transistor 33 ingeschakeld is,wordt condensator 32 geladen door de hoge spanning. Voorafbepaalde gegevens "1" worden derhalve in de condensator 32weggeschreven, waardoor de geschreven gegevens ter beschik¬king komen tijdens het lezen.

Fig.8 is een schema van een schakeling van eengeheugencel van een andere uitvoeringsvorm van de uitvin¬ding. Zoals blijkt uit fig.8 bevat de geheugencel 10b invergelijking met geheugencel 10a in fig.4 een verbinding171, welke selektief gevormd kan worden tussen de bron vantransistor 15 en de leesbitlijn RB in plaats van verbinding17. In de gegevens vooraf instel bedrijfstoestand, wordt deleesbitlijn RB tot een hoog niveau voorgeladen. M.a.w. ineen periode wanneer het gegeven vooraf instel signaal DP vaneen hoog niveau wordt aangelegd, wordt de leesbitlijn RB opeen hoog niveau gebracht. Besturing van de spanning van deleesbitlijn RB wordt uitgevoerd door een bitlijn voorlaad-schakeling 9 in fig.3. De gegevens vooraf instel verrichtingin geheugencel 10b in fig.8 wordt eveneens uitgevoerd over¬eenkomstig de eerder genoemde tabel 1.

Fig.9 is een schema van een schakeling van eengeheugencel van een andere uitvoeringsvorm van de onderhavi¬ge uitvinding. Zoals blijkt uit fig.9 bevat een geheugencel 20b in vergelijking met de geheugencel 20a in fig.5 eenverbinding 26', welke selektief gevormd kan worden tussen debron van transistor 24 en de bitlijn BL2 in plaats vanverbinding 26. In deze uitvoeringsvorm wordt eveneens debitlijn BL2 voorgeladen door de bitlijn voorlaad schakeling9 in fig.3 in de gegevens vooraf instel bedrijfstoestand. Degeheugencel 20b werkt derhalve eveneens in overeenstemmingmet de eerder genoemde tabel 1 soortgelijk aan geheugencel20a in fig.5.

Fig.10 is een schema van een schakeling van eengeheugencel van een andere uitvoeringsvorm van de uitvin¬ding. Zoals blijkt uit fig.10 bevat de geheugencel 30b invergelijking met de geheugencel 30a in fig.7 een verbinding35', welke selektief gevormd kan worden tussen de bron vantransistor 33 en de bitlijn BL in plaats van verbinding 35.In deze uitvoeringsvorm wordt eveneens de bitlijn BL voorge¬laden door de bitlijn voorlaadschakeling 9 in fig.16 in degegeven voorlaad toestand. De geheugencel 30b werkt derhalveeveneens in overeenstemming met de eerder genoemde tabel lsoortgelijk aan geheugencel 30a in fig.7.

Alhoewel uitvoeringsvormen waarin 1-bit voorafinstel gegevens geprogrammeerd kunnen worden en in hetvoorgaande zijn beschreven, zullen hierna uitvoeringsvormenwaarin een 2-bit vooraf instel gegeven kan worden geprogram¬meerd beschreven worden.

Fig.ll is een schema van een schakeling van eengeheugencel van een andere uitvoeringsvorm van de uitvin¬ding. Zoals blijkt uit fig.ll bevat een geheugencel 10c eengroep NMOS transistoren 15a en verbindingen 16a, 17a en 18aen een groep van NMOS transistoren 15b en verbindingen 16b,17b en 18b om 2-bit vooraf instel gegevens toe te passen.Gegeven voorlaad signalen DPI en DP2 die elk onafhankelijkvan elkaar kunnen worden bestuurd worden aangelegd via tweevoorlaadsignaallijnen.

De volgende tabel 2 toont de relatie tussen deaanwezigheid van verbindingen en gegevens, die geprogram¬meerd moeten worden.

TABEL 2

Ook in de geheugencel 10c in fig.ll, alhoewel hetprogrammeren van vooraf instelgegevens in principe soortge¬lijk is als bij de eerder genoemde tabel 1, zijn voorbeeldenvan programmering voor verschillende gevallen 1 tot 5 intabel 2 aangegeven. In geval 1 is de verbinding 16a enevenmin de verbinding 16b gevormd. In geval 1 werkt derhalvede geheugencel 10c in fig.ll op soortgelijke wijze als degeheugencel 10 in fig.17 ongeacht het niveau van de gegevensvooraf instel signalen DPI en DP2.

In geval 2 wordt het gegeven "o" geprogrammeerd alseerste vooraf instel gegeven, terwijl het tweede voorafinstel gegeven niet geprogrammeerd is. In geval 3 wordt hetgegeven "1" bovendien geprogrammeerd als eerste voorafinstel gegeven, terwijl het tweede vooraf ingestelde gegevenniet geprogrammeerd is.

In geval 4 is het gegeven "1" geprogrammeerd alseerste vooraf instel gegeven, terwijl het gegeven "o” isgeprogrammeerd als het tweede vooraf instel gegeven. Ingeval 5 wordt het gegeven "o" bovendien geprogrammeerd alshet eerste vooraf instel gegeven, terwijl het gegeven "1"geprogrammeerd is als het tweede vooraf instel gegeven.

Zoals getekend is in de gevallen 4 en 5, kunnen twee voorafbepaalde gegevens in de geheugencel 10c in fig.ll geprogram¬meerd worden. Wanneer het gegeven vooraf instel signaal DPIvan een hoog niveau wordt aangelegd, wordt de condensator 14geladen of ontladen overeenkomstig het eerste vooraf instel-gegeven, dat is geprogrammeerd. Anderzijds, wanneer het gegeven vooraf instel signaal DP2 van een hoog niveau wordtaangelegd, wordt de condensator 14 geladen of ontladenovereenkomstig met het tweede geprogrammeerde vooraf inge¬stelde gegeven.

Fig.12 is een schema van een schakeling van eengeheugencel van een andere uitvoeringsvorm van de uitvin¬ding. Zoals blijkt uit fig.12 bevat een geheugencel 20ceveneens een groep van NMOS transistoren 24a en verbindingen25a, 26a en 27a en een groep van NMOS transistoren 24b enverbindingen 25b, 26b en 27b om twee vooraf ingesteldegegevens toe te passen. In deze uitvoering kunnen eveneenstwee vooraf ingestelde gegevens geprogrammeerd worden, zoalsis aangegeven in de bovengenoemde tabel 2.

Fig. 13 is een schema van een schakeling van eengeheugencel van een andere uitvoeringsvorm van de uitvin¬ding. Zoals blijkt uit fig. 13 kan een geheugencel 30ceveneens een groep van een NMOS transistor 33a en verbindin¬gen 34a,35a en 36a bevatten alsmede een groep van NMOStransistoren 33b en verbindingen 34b, 35b en 36b om tweevooraf ingestelde gegevens toe te passen. In deze uitvoe¬ringsvorm kunnen ook twee vooraf ingestelde gegevens wordengeprogrammeerd zoals blijkt uit tabel 2.

Fig. 14 is een schema van een schakeling van eengeheugencel van een andere uitvoeringsvorm van de onderhavi¬ge uitvinding. Alhoewel geheugencel lOd uit fig.14 eenschakelconfiguratie heeft, die soortgelijk is aan die vangeheugencel 10a uit fig.4, is een drempelstappen Vth vantwee transistoren 11' en 15' bedoeld om een waarde te heb¬ben, die lager is dan die van de transistoren 11 en 15volgens fig.4. Wanneer de potentiaal van de schrijfbitlijnWB Vcc is, wordt de condensator 14 geladen door de lagerespanning Vcc - Vth. Anderzijds, eveneens in de gegevenvooraf instel bedrijfstoestand, wanneer de potentiaal van devooraf instel signaallijn 65 Vcc is, wordt condensator 14geladen door de lagere spanning Vcc-Vth. Door de drempel-spanning Vth van de transistoren 11' en 15' lager te kiezen,wordt het derhalve mogelijk om de condensator verder teladen. Door de lading van condensator 14 verder te laden is het mogelijk om de gegevensleesmarge en de gegevenshoudei-genschappen te verbeteren.

Fig.15 is een blokschema van een voorbeeld vangegevensopslagzones in het geheugencelstelsel 1, dat bepaaldwordt door het selektief programmeren van vooraf instelgegevens. Zoals blijkt uit fig.15 is het geheugencelstelsel1 gedeeld in drie gegevensgeheugenzones la, lb en lc doorhet selektie programmeren van vooraf instelgegevens. M.a.w.in de zone la zijn eerste en tweede vooraf instel gegevensgeprogrammeerd. In zone lb wordt slechts de eerste voorafinstel gegevens geprogrammeerd. In zone lc wordt geen van devooraf ingestelde gegevens geprogrammeerd.

Wanneer gegevens vooraf instel signalen DPI en DP2van beide een laag niveau worden aangelegd, werken driegegevensopslagzones la, lb en lc als "RAM" ongeacht of zewel of niet geprogrammeerd zijn als vooraf instel gegeven.Anderzijds wanneer het gegeven vooraf instel signaal DPI vaneen hoog niveau en het gegevens vooraf instel signaal DP2van een laag niveau worden aangelegd, dienen de zones la enlb als "ROM" en de zone lc als "RAM". Wanneer het gegevenvooraf instel signaal DPI van een laag niveau en een gegevenvooraf instel signaal DP2 van een hoog niveau worden aange¬legd, dient de zone la bovendien als "ROM" en de zones lb enlc als "RAM".

Zoals blijkt uit fig.15, kan door het selektiefaanleggen van gegevens vooraf instel signalen DPI en DP2,zones la, lb en lc in het geheugencelstelsel 1 worden ge¬bruikt als hetzij "ROM" of "RAM". M.a.w. de zones la, lb enlc in het geheugencelstelsel 1 kan gebruikt worden als "ROM"of "RAM" door de wijze van programmeren.

Zoals blijkt uit de bovengenoemde beschrijving,werkt in de bovenbeschreven uitvoeringsvormen het programme¬ren van vooraf instelgegeven uitgevoerd door het selektiefvormen van verbindingen in elke geheugencel. Verbindingen indeze uitvoeringsvormen worden gevormd door een kontaktgat ofeen doorgaand gat volgens fig.16.

Zoals blijkt uit fig.16(a) vormt het kontaktgat 56een verbinding die een diffusielaag 54 in een halfgeleider drager 50 verbindt met een polysilicium tussenverbinding 55.Anderzijds blijkt uit fig.16(b), dat een doorgaand gat 59fungeert als verbinding en een eerste metaaltussenverbin-dingslaag 57 verbindt met een tweede metalen tussenverbin-dingslaag 58. Het kontaktgat 56 en het doorgaande gat 59 alsverbindingen worden vervaardigd tijdens de produktie van eenhalfgeleider element. Het wordt mogelijk om selektief ver¬bindingen te vormen, die gebruikt worden in de bovenbeschre¬ven uitvoeringsvormen afhankelijk van het feit of het kon¬taktgat 56 of het doorgaande gat 59 wel of niet aanwezig is.De aandacht wordt erop gevestigd, dat verbindingen geïmple¬menteerd kunnen worden door een andere methode dan hetkontaktgat of een doorgaand gat.

Zoals in het voorgaande is beschreven, kan een DRAMmet een funktie als "ROM" worden verkregen door toepassingvan een programma dat verbindingen gebruikt en selektievelevering van een gegevens vooraf instel signaal. Door toe¬passing van een dergelijke DRAM als DRAM 40 in een digitalesignaalverwerkings LSI inrichting 51 in fig.l is het moge¬lijk om vooraf bepaalde gegevens te verschaffen, die nodigzijn voor de weergave van een kleurenbalk en/of arceringvoor de digitale signaalverwerkingskring 44. In voorbeeldenwaarbij een conversie verwerking uitgevoerd wordt in eendigitale signaalverwerkingsschakeling 44, worden gegevens,die omgekeerd geconverteerd zijn in de DRAM 40 geprogram¬meerd als vooraf ingestelde gegevens.

Alhoewel een vooraf ingestelde signaallijn aanwezigis in elke rij in de geheugencelstelsels 1 en 1’ uit defig.3 en 6, wordt de aandacht erop gevestigd, dat een voorafinstel signaallijn aanwezig kan zijn in elke kolom afhanke¬lijk van het betreffende geval.

Claims

1. Halfgeleider geheugen omvattende: een geheugencelstelsel (1) met een aantal geheugen-cellen, die opgesteld zijn in rijen en kolommen; een aantal woordlijnen(61) die elk aangebracht zijnin een korresponderende van de rijen in het geheugencelstel¬sel en verbonden zijn met geheugencellen in de korresponde¬rende van de rijen; een aantal bitlijnen (63) die elk aangebracht zijnin een korresponderende in een van de kolommen in het geheu¬gencelstelsel en zijn verbonden met geheugencellen in dekorresponderende van de kolommen, met het kenmerk, dat elke geheugencel bevat een condensator (14) voor de opslag van een gege-venssignaal, eerste schakelmiddelen (11) tussen een korresponde¬rende van de bitlijnen en de condensator, welke werkzaam isals reaktie op een signaal op een korresponderen van dewoordlijnen en vooraf bepaalde gegevens toevoermiddelen (15,16,17,18) die reageren op een extern aangelegd voorafinstel verzoeksignaal (DP) voor het leveren van een voorafvastgesteld gegevenssignaal aan de genoemde condensator.

2. Halfgeleider geheugen volgens conclusie 1, methet kenmerk, dat de vooraf bepaalde gegevenstoevoermiddelenbevatten programmeermiddelen (16,17,18) voor het programmerenvan het vooraf bepaalde gegevenssignaal en laad/ontlaad middelen (15) die reageren op hetextern aangelegde vooraf instel verzoeksignaal voor hetladen of ontladen van de condensator overeenkomstig deprogrammeringsmiddelen.

3. Halfgeleider geheugen volgens conclusie 2, methet kenmerk, dat de programmeermiddelen omvatten een scha¬kel verbindings veranderende middelen (16,17,18) voor hetveranderen van een schakelingsverbinding in de geheugencel tijdens de produktie om de vooraf bepaalde gegevens tedefiniëren.

4. Halfgeleider geheugen volgens conclusie 3, methet kenmerk, dat de laad/ontlaad middelen bevatten tweedelaadmiddelen (15) die reageren op het extern aangelegdevooraf instel verzoeksignaal voor het selektief verbindenvan één elektrode van de condensator met een laadspanning ofeen ontlaadspanning overeenkomstig de programmeringsmidde-len.

5. Halfgeleider geheugen volgens conclusie 4, methet kenmerk, dat de tweede schakelmiddelen bevatten een veldeffekttransistor (15) waarvan de leegloopelektrode met één elek¬trode van de condensator is verbonden, waarbij de schakelverbindings veranderingsmiddelen bevatten eerste verbindingsmiddelen (18) voor het verbindenvan de bronelektrode van de veldeffekttransistor met eenvoedingsspanning en tweede verbindingsmiddelen (17) voor het verbindenvan een poortelektrode van de veldeffekttransistor met debronelektrode, waarbij de eerste en tweede verbindingsmiddelenselektief tot stand worden gebracht in overeenstemming metde vooraf bepaalde gegevens en waarbij de veldeffekttransistor het vooraf instelverzoeksignaal ontvangt via de poortelektrode.

6. Halfgeleider geheugen volgens conclusie 4, methet kenmerk, dat de tweede schakelmiddelen een laadspanningaanleggen, die toegevoerd wordt via een korresponderende vande bitlijnen aan één elektrode van de condensator als reak-tie op het extern aangelegde vooraf instel verzoeksignaal.

7. Halfgeleider geheugen volgens conclusie 1,gekenmerkt door een aantal vooraf instel signaallijnen (65) in eenkorresponderende van een van de rijen in het geheugencel-stelsel en verbonden met geheugencellen in de korresponde¬rende van de rijen en vooraf instel verzoeksignaal toevoermiddelen (8) diereageren op het extern aangelegde vooraf instel verzoeksig¬naal voor de toevoer van een intern vooraf instel verzoeks¬ignaal aan het aantal vooraf instelsignaallijnen, waarbijde vooraf bepaalde gegevens toevoermiddelen hetvooraf bepaalde gegevenssignaal leveren aan de condensatorals reaktie op het interne vooraf instel verzoeksignaal dataangelegd wordt via een korresponderende van de voorafinstel signaallijnen.

8. Halfgeleider geheugen volgens conclusie 7, methet kenmerk, dat de vooraf instel verzoeksignaal leverende middelenbevatten vooraf instel signaal lijnstuurmiddelen (8) diereageren op het extern aangelegde vooraf instel verzoeksig¬naal voor het gelijktijdig sturen van dat aantal voorafinstel signaallijnen.

9. Halfgeleider geheugen dat werkzaam is in eeneerste en tweede werktoestand omvattende een geheugencelstelsel (1) met een aantal geheugen-cellen opgesteld in rijen en kolommen, met het kenmerk, dathet geheugencelstelsel arbitraire gegevens kanopslaan en de opgeslagen gegevens kan leveren in een eerstewerktoestand, waarbij het geheugencelstelsel in staat is omslechts vooraf bepaalde gegevens te leveren in de tweedewerktoestand, waarbij het halfgeleider geheugen voorts omvatwerktoestand besturingsmiddelen (8,65) welke reage¬ren op een extern aangelegd werktoestandbesturingssignaalvoor het besturen van de werktoestand van het geheugencel¬stelsel.

10. Halfgeleider geheugen volgens conclusie 9,gekenmerkt door een aantal woordlijnen (61) elk aangebracht in eenkorresponderende van de rijen in het geheugencelstelsel enverbonden met geheugencellen in de korresponderende van derijen en een aantal bitlijnen (63) elk aangebracht in eenkorresponderende van de kolommen in het geheugencelstelsel en verbonden met de geheugencellen in de korresponderendevan de kolommen, waarbij elke geheugencèl bevat een condensator (14) voor de opslag van het gege-venssignaal, schakelmiddelen (ll) die verbonden zijn tussen dekorresponderende van de bitlijnen en de condensator enwerkzaam zijn als reaktie op een signaal op een korresponde¬rende van de woordlijnen en vooraf bepaalde gegevenstoevoermiddelen (15,16,17,18) die reageren op de bedrijfstoestand bestu-ringsmiddelen voor het leveren van het vooraf bepaaldegegevenssignaal aan de condensator.

11. Halfgeleider geheugen volgens conclusie 10, methet kenmerk, dat de werktoestand besturingsmiddelen omvatteneen aantal vooraf instel signaallijnen (65) die elkaangebracht zijn in een korresponderende van de rijen in datgeheugencelstelsel en zijn verbonden met de geheugencellenin de korresponderende van de rijen en vooraf instel verzoeksignaal leverende middelen (8)die reageren op het extern aangelegde bedrijfstoestandbesturingssignaal voor het leveren van een vooraf instelverzoeksignaal aan dat aantal vooraf instelsignaallijnen,waarbij de vooraf bepaalde gegevens leverende middelen hetvooraf bepaalde gegevenssignaal toevoeren aan de condensatorals reaktie op het vooraf instel verzoeksignaal dat aange¬legd wordt via een korresponderende van de vooraf instelsignaallijnen.

12. Halfgeleider geheugen volgens conclusie 11, methet kenmerk, dat de vooraf instel verzoeksignaal leverende middelenbevatten vooraf instel signaallijnstuurmiddelen (8) diereageren op het extern aangelegde vooraf instel verzoeksig¬naal voor het gelijktijdig sturen van dat aantal voorafinstel signaallijnen.

13. Halfgeleider geheugen gekenmerkt door:een geheugencel (10a); eerste en tweede woordlijnen (61,62) die verbondenzijn met de geheugencel, eerste en tweede bitlijnen (63,64) die met degeheugencel zijn verbonden, waarbijde geheugencel bevat een condensator (14) voor de opslag van een gege-venssignaal, een eerste schakelelement (11) dat verbonden istussen de eerste bitlijn en de condensator en werkzaam isals reaktie op een signaal op de eerste woordlijn, een tweede schakelelement (13) dat gekoppeld istussen de tweede bitlijn en de condensator en werkzaam isals reaktie op een signaal op de tweede woordlijn,vooraf bepaalde gegevens toevoermiddelen (15,16,17,18) die reageren op een extern aangelegd voorafinstel verzoeksignaal voor het leveren van een vooraf vast¬gesteld gegevenssignaal aan de condensator.

14. Halfgeleider geheugen volgens conclusie 13, methet kenmerk, dat de eerste en tweede schakelelementen eerste entweede veldeffekttransistoren (11,13) zijn, de condensator met de eerste elektrode aan aarde ligt, de tweede veldeffekttransistor verbonden is tussende eerste bitlijn en de tweede elektrode van de condensatoren de tweede veldeffekttransistor gekoppeld is tussende tweede bitlijn en een tweede elektrode van de condensa¬tor.

15. Halfgeleider geheugen volgens conclusie 14, methet kenmerk, dat de vooraf bepaalde gegevens toevoerendemiddelen bevatten een derde veldeffekttransistor (15) tussen de tweedeveldeffekttransistor en aarde, waarbij de derde veldeffekt-i transistor met de poortelektrode verbonden is met de tweedeelektrode van de condensator, eerste verbindingsmiddelen (18) voor het verbindenvan de bronelektrode van de derde veldeffekttransistor metaardpotentiaal, tweede verbindingsmiddelen (17) voor het verbindenvan de poortelektrode van de derde veldeffekttransistor metde bronelektrode, waarbij de eerste en tweede verbindingsmiddelenselektief tot stand worden gebracht in overeenstemming metde vooraf bepaalde gegevens en waarbij de derde veldeffekttransistor het vooraf instelverzoeksignaal via de poortelektrode ontvangt.

16. Halfgeleider geheugen volgens conclusie 15, methet kenmerk, dat de eerste woordlijn een schrijfwoordlijn (WW) bevatdie aktief is in een gegevens schrijfverrichting, de tweede woordlijn een leeswoordlijn (RW) bevat diegeaktiveerd wordt tijdens een gegevensleesverrichting, waarbij de eerste bitlijn een schrijfbitlijn (WB)bevat die een gegevenssignaal uitzendt, dat opgeslagen moetworden in de genoemde geheugencel en de tweede bitlijn een leesbitlijn (RB) bevat die eengegevenssignaal uitzendt dat geleverd wordt vanuit de ge¬noemde geheugencel.