NL8902629A - Geintegreerde cmos-schakeling. - Google Patents

Description

N.V. Philips' Gloeilampenfabrieken te Eindhoven Geïntegreerde CMOS-schakeling

De uitvinding heeft betrekking op een geïntegreerde CMOS-schakeling van het gate-array type, met een halfgeleiderlichaam dat aan een oppervlak is voorzien van: een eerste rij en een daarnaast gelegen evenwijdige tweede rij van n-kanaal MOS-transistoren met gemeenschappelijke poortelektroden in de vorm van geleidersporen die zich dwars op de rij-richting over beide rijen uitstrekken; een eerste rij en een daarnaast gelegen, evenwijdige tweede rij van p-kanaal MOS-transistoren met gemeenschappelijke poortelektroden in de vorm van geleidersporen die zich dwars op de rij-richting over beide rijen uitstrekken. Een dergelijke inrichting is bijvoorbeeld bekend uit het Amerikaanse octrooi 4,764,798.

Gate arrays bieden, zoals bekend de mogelijkheid de periode van ontwerp tot en met fabricage van geïntegreerde schakeling met een bepaalde functie zeer kort te houden. Hierbij worden de silicium-plakken tot en met de aan- en afvoerzones en het polysilicium dat doorgaans wordt gebruikt voor de poortelektroden van de in een regelmatige patroon gerangschikte n-en p-kanaal MOS transistoren, vervaardigd, en vervolgens opgeslagen. Wanneer ten behoeve van een klant, een bepaalde functie geïntegreerd moet worden, kan deze functie geheel beschreven worden in de patronen van contactgaten en bedradingen in een of meer bedradingslagen. Voor de fabrikant betekent dit dat hij bij de reeds beschikbare plakken alleen nog de laatste fazen van het productieproces (d.w.z. contactgaten en bedradingslagen plus etsstappen hoeft uit te voeren.

Bij het vaststellen van de grootte van de veldeffekttransistoren, in het bijzonder van de breedte, moet rekening worden gehouden met een aantal, meer of minder tegenstrijdige eisen, die gewoonlijk tot een compromis voeren, dat nooit geheel bevredigend is. Opgemerkt wordt hierbij dat onder de breedte de afmeting wordt verstaan, evenwijdig aan het oppervlak, dwars op de stroomrichting van aanvoer naar afvoer. Voor een ROM, kan men volstaan met zeer kleine transistoren, die het voordeel bieden van een zeer grote pakkingsdichtheid. Voor bepaalde logische functies daarentegen zijn veel grotere transistoren vereist. Dergelijke transistoren zou men kunnen verkrijgen door, in een rij, achter elkaar gelegen transistoren parallel te schakelen. In de praktijk blijkt deze oplossing echter zeer veel ruimte te kosten en de flexibiliteit bij het ontwerpen van een circuit met een bepaalde functie vaak ernstig te verminderen.

In het hiervoor genoemde Amerikaanse octrooi 4.764.798 is reeds voorgesteld in plaats van één rij, twee naast elkaar gelegen rijen van n-kanaal MOSten met gemeenschappelijke poortelektroden, en twee rijen van p-kanaal veldeffekttransistoren met gemeenschappelijke poortelektroden te gebruiken. Door waar gewenst, naast elkaar gelegen n-zones resp. p-zones met elkaar te verbinden, kunnen transistoren verkregen worden met een tweemaal zo grote breedte. Door deze configuratie wordt een aanzienlijke vergroting van de flexibiliteit verkregen. In het bijzonder is het mogelijk p-kanaal transistoren te vormen waarvan de kanaalbreedte 2x de kanaalbreedte van n-kanaaltransistoren bedraagt, i.h.b. ter compensatie van de ongeveer 2x lagere mobiliteit van gaten t.o.v. elektronen. In het geval echter dat transisoren waarvan de kanaalbreedte een verhouding groter dan 2 nodig zijn, is het in deze configuratie toch weer nodig transistoren in een rij parallel te schakelen.

De uitvinding beoogt onder meer een inrichting van het gate array-type te geven, met een configuratie waarmee een hogere flexibiliteit, in het bijzonder wat betreft de kanaalbreedte van de transistoren wordt verkregen, zonder of althans praktisch zonder vergroting van de ruimte.

De uitvinding berust op het inzicht dat dit kan worden bereikt door toepassing van rijen transistoren van verschillende kanaalbreedte.

Een geïntegreerde schakeling van het gate array-type van de i n de aanhef beschreven soort is volgens de uitvinding daardoor gekenmerkt dat naast de eerste en de tweede rij van n-kanaal transistoren resp. naast de eerste rij en de tweede rij van p-kanaal transistoren (ten minste) één verdere rij, derde rij genoemd van n-kanaal transistoren, resp. van p-kanaal transistoren is gelegen, die zich evenwijdig aan de eerste en de tweede rij uitstrekt, waarbij de poortelektroden van de eerste en tweede rij van n-kanaal transitoren eveneens poortelektroden van de derde rij van n-kanaal transistoren vormen, en de poortelektroden van de eerste en tweede rij van p-kanaal transistoren eveneens poortelektroden van de derde rij van p-kanaal transistoren vormen, en waarbij de transistoren van de derde rij van n-kanaal transistoren resp. p-kanaal transistoren, een breedte hebben die tenminste driemaal de breedte bedraagt van de transistoren van de eerste en tweede rij van n-kanaal transistoren resp. p-kanaal transistoren.

In het geval bijvoorbeeld, waarbij de breedte van de transistoren 3x de breedte van de transistoren van de eerste en tweede rij bedraagt, kan, naar op eenvoudige wijze kan worden nagegaan, door het parallel schakelen van transitoren in de drie rijen de effectieve transistorbreedte met een factor 5 gevarieerd worden, zonder dat het nodig is naast elkaar gelegen transistoren in eenzelfde rij te gebruiken. Deze vergroting van de flexibilitiet kan bereikt worden praktisch zonder vergroting van het oppervlak. Door het parallelschakelen van 2 smalle transistoren in de eerste en tweede rij kunnen op dezelfde wijze als beschreven in het hiervoor genoemde Amerikaanse-octrooi kanallbreedte verhoudingen van 1 op 2 worden verkregen.

Een gunstige uitvoeringsvorm van een geïntegreerde schakeling volgens de uitvinding is daardoor gekenmerkt dat de breedte van de veldeffekttransistoren van de derde rij van n-kanaal transistoren resp. van de derde rij van p-kanaal transistoren ongeveer viermaal de breedte bedraagt van de veldeffecttransistoren van de eerste en tweede rij van n-kanaal transistoren resp. de eerste en tweede rij van p-kanaal transistoren.

De uitvinding zal nader worden toegelicht aan de hand van enkele uitvoeringsvoorbeelden met de bijbehorende schematische tekening waarin

Fig. 1 een bovenaanzicht geeft van een gate array voordat de bedrading die een functie bepaalt, is aangebracht;

Fig. 2, 3 en 4 dwarsdoorsneden van deze schakeling zijn langs de lijnen II-II, III-III, resp. IV-IV in Fig. 1;

Fig. 5 het schakelschema van een exclusieve niet-of poort (EXC.NOR) weergeeft;

Fig. 6 schematisch de realisatie van deze poort in het gate array volgens Fig. 1 weergeeft.

Opgemerkt wordt dat de figuren schematisch en niet op schaal zijn getekend.

In het bovenaanzicht volgens Fig. 1 en de doorsneden volgens de Fig. 2, 3 en 4 is een deel van een gate-arry schakeling weergegeven in het stadium waarin de transistoren in het halfgeleiderlichaam zijn gerealiseerd, en de inrichting gereed is voor het aanbrenben van een specifiek, door de verdere bedradingen bepaalde functie.

De inrichting omvat een monokristallijn halfgeleider lichaam 1, dat van elk geschikt halfgeleidermateriaal kan zijn, en in dit geval van silicium is, van, bij wijze van voorbeeld, het p-geleidingstype. Het lichaam 1 is aan zijn oppervlak 2 voorzien van een stelsel 3 van n-kanaal transitoren en een stelsel 4 van p-kanaal transistoren. Het stelsel 3 omvat een eerste rij 5 en een hieraan evenwijdige tweede rij 6 van n-kanaal veldeffecttransistoren met gemeenschappenjjke poortelektroden 7 die zich dwars op de rij-richting van beide rijen 5 en 6 uitstrekken. Op analoge wijze omvat het stelsel 4 een eerste rij 8 en een tweede rij 9 van p-kanaal veldeffectransistoren met gemeenschappelijke poortelektroden 10. De n-kanaal transistoren van de rijen 5 en 6 hebben gelijk of althans praktisch gelijke kanaalbreedten Wn. De p-kanaal transistoren van de rijen 8 en 9 hebben eveneens gelijke of althans praktisch gelijke kanaal-breedten Wp.

Volgens de uitvinding omvatten de stelsels 3 en 4 naast de genoemde rijen, elk nog een derde rij 11 resp. 12 van n-kanaal transistoren resp. p-kanaaltransistoren waarvan de breedte tenminste driemaal Wn resp. Wp bedraagt. De poortelektroden 11 en 12 vormen tevens de poortelektroden van de n-kanaaltransistoren 11 resp. de p-kanaaltransistoren 12.

Zoals uit de doorsnede volgens Fig. 2 blijkt, omvatten de n-kanaaltrarisistoren van een rij, een reeks van naast elkaar gelegen n2-type zones 13. De delen van het p-type substraat, tussen de zones 13 vormen de kanaalgebieden die door de dunne oxidelaag 14, die het poortdielektricum vormt, van de poortelektroden 7 zijn gescheiden. In deze configuratie kan een transitor gevormd worden door een poortelektrode 7 en de links en rechts van deze elektrode gelegen n1-zones 13 op de geschikte wijze te verbinden. Deze transistor kan, indien nodig of gewenst geïsoleerd worden door de naast elkaar liggende poortelektroden op een voldoende lage potentieel te leggen (gate isolation).

De rijen van p-kanaal transistoren omvatten een in het p-substraat 1 gevormde n-zone 15, meestal met de Engelstalige benaming' pocket of well aangeduid (Fig. 3). In de zone 15 in een reeks p-type oppervlakzones 16 aangebracht, die, analoog aan de zones 13, samen met de tussenliggende delen van de n-type zone 15, die de kanalen vormen, met de poorten 10 transistoren kunnen vormen. De isolatie tussen de kanaaltransistoren kan verkregen worden door aangrenzende poortelektroden 10 op een hoge positieve spanning te zetten.

De kanaalbreedten van de n-kanaal en p-kanaal transistoren zijn schematisch geïllustreerd in Fig. 4 waarin een doorsnede van de schakeling is weergegeven langs een poortelektrode 7 en een in het verlengde hiervan gelegen poortelektrode 10. De linkerhelft van Fig. 4 is een doorsnede van het stelsel van n-kanaal transistoren.

In het centrum is de rij 11 gelegen met veldeffecttransistroen met een relatief grote kanaalbreedte. Aan weerszijden van de rij 11, liggen de rijen 5 en 6 met transistoren met relatief kleine kanaal breedte. Op dezelfde wijze zijn in het rechterdeel van Fig. 4 de brede p-kanaaltransistoren van de rij 12 in het centrum en alle p-kanaal transistoren van de rijen 8 en 9 weergegeven.

Zoals verder in Fig. 4 is weergegeven worden de gebieden waarin de rijen 5, 6, 8, 9, 11 en 12 zijn gelegen lateraal begrensd door relatief dik veldzijde 16, dat gedeeltelijk in het substraat 1 is verzonken en een veel grotere dikte heeft dan het poortdielektricum 14. Op het veldoxyde 16 (Fig. 1) liggen contactvlakken 17 van de poortelektroden 7 en 10, ter plaatse waarvan aansluitingen met andere, naderhand aan te brengen bedradingslijnen kunnen worden gevormd.

Opgemerkt wordt dat voor het stelsel 4 van p-kanaaltransistoren voor de rijen van transistoren een gemeenschappelijke n-type pocket 25 is aangebracht. De 3 rijen 8, 9 en 12 kunnen echter, indien gewenst ook elk in een afzonderlijke pocket 15 worden aangebracht.

De breedte van de rijen 11 en 12 is tenminste driemaal groter dan die van de rijen 5, 6 resp. 8 en 9, waardoor, zoals reeds hiervoor is opgemerkt een grote keuze mogelijk is in effectieve kanaalbreedte. In een specifieke uitvoeringsvorm bedroeg de breedte van de rijen 5, 6, 8 en 9 ongeveer 2 pm, terwijl de breedte van de rij 11 ongeveer 9 pm en van de rij 12 ongeveer 12 pm bedroegen, waardoor een nog grotere verhouding in kanaal breedte mogelijk is.

Aan de hand van Fig. 5 en 6 zal bij wijze van voorbeeld de realisatie van een zgn. exclusieve niet-of schakeling of EX-NOR gate worden beschreven. Fig. 5 geeft het schakelschema van de schakeling die, bij wijze van voorbeeld twee ingangsklemmen omvat. De ingangssignalen zijn aangegeven met a en b, de inverse signalen met a resp. E.

De schakeling omvat 4 n-kanaal transistoren Tl, T2, T3 en T4 en 4 p-kanaal transistoren T5, T6, T7 en T8. De voedingslijn (bijv. 5V) is met Vdd aangegeven, terwijl Vss de aardlijn voorstelt. De transistoren T1, T3, T5 en T7 vormen een eerste serie-tak tussen Vdd en Vss, en de transistoren T2, T4, T6 en T8 een tweede serie-tak. De afvoerzones van T7 en T8 zijn met elkaar verbonden. De afvoerzones van T5 en T6 zijn met elkaar verbonden en tevens met de uitgangsklem Vo. De afvoerzones van T3 en T4 zijn eveneens met Vo verbonden. Aan de pooorten van T1 en T8 wordt het ingangssignaal a aangelegd aan de poorten van T2 en T6 het ingangssignaaal b. De inverse signalen a en B worden aangelegd aan de poorten van T4 en T5 resp. aan de poortern van T3 en T7.

Er kan gemakkelijk worden nagegaan dat als de ingangssignalen a en b gelijk zijn, d.w.z. beide tegelijk "Γ of ”0", het uitgangssignaal Vo hoog is (5V), en dat in de andere situaties het uitgangssignaal laag is (excl. -NOR).

Voor het maken van de inverse signalen aen B zijn twee omkeerschakelingen (inverters) vereist. De invertor voor het signaal b omvat een n-kanaaltransistor T9 en een p-kanaaltransistor T10. De aanvoerzones van T9 en T10 zijn met Vss resp. Vdd verbonden. De afvoerzones van T9 en T10 zijn verbonden met de poortelektroden van T3 en T7. Het ingangssignaal b wordt aan de poortelektroden van T9 en T10 toegvoerd. Het uitgangsignaal B wordt aan de afvoerzones van T9 en T10 afgenomen en toegevoerd aan de poortelektroden van T3 en T7. Op analoge wijze wordt het ingangssignaal a geïnverteerd door middel van de invertor T11 en T12, waarbij T11 een n-kanaaltransistor en T12 een p-kanaal transistor zijn.

De afmetingen van de transistoren T9 en T12 kunnen zeer klein zijn, aangezien de inverters praktisch niet belast worden. De transistoren T1 - T8 worden daarentegen bij voorkeur veel groter gekozen.

Fig. 6 geeft een mogelijke realisatie van de schakeling volgens Fig. 5 welk realisatie dankzij de combinatie van 1 rij brede transistoren en 2 rijen smalle transistoren, zeer compact is. In Fig;. 6 zijn de bedradingen eenvoudig met een streeplijn weergegeven. Waar verbindingen elkaar kruisen kunnen deze worden uitgevoerd in twee verschillende, onderling elektrisch geïsoleerde bedradingslagen. In het hier beschreven uitvoeringsvoorbeeld kan volstaan worden met twee bedradingslagen, naast de al genoemde polykristallijne silicium laag waarin de poortelektroden zijn uitgevoerd. Contacten tussen de bedradingslagen en zones of poortelektroden zijn met een punt aangegeven.

Aan de onderzijde en de bovenzijde van de tekening zijn twee lijnen getekend die gebruikt worden als aardelijn Vss resp. als voedingslijn Vdd.

De aardlijn Vss is verbonden met de poorten 7,1 en 7,6 van het n-kanaal transistor stelsel. Onder deze poorten kunnen geen geleidende kanalen worden gevormd waardoor een efficiënte elektrische isolatie van een schakeling met naastliggende schakelingen wordt verkregen. Om de schakeling ook te isoleren in het p-kanaal transistor stelsel is de voeding Vdd verbonden met de poorten 10,1 en 10,6. Verder is de poort 7,2 met de poort 10,2 verbonden, evenals de poort 7,3 met poort 10,3 en zijn poorten 7,4 en 7,5 met de poorten 18,4 resp. 10,5 verbonden. De ingangssignalen a en b worden bijvoorbeeld via, in de tekening niet weergegeven, signaallijnen, toegevoerd aan de poorten 7,3/10,3 resp. 7,4/10,4. De potentiaal Vss wordt aan de n-type zones 20 en 21 van de smalle rijen van n-kanaal transistoren en aan de n-zone 22 van de brede rij van n-kanaal transistoren aangelegd. De potentieel Vdd wordt aan de p-type zones 23,24 van de smalle rijen van p-kanaal transistoren aangelegd en aan de p-type zonde 25 van de brede, centrale rij. De n-kanaal transistor T11 wordt gevormd door de poort 7.3, de smalle n-type zone 20 die de aanvoerzone vormt en de smalle n-type zone 26 die de afvoerzone vormt. De zone 26 is via de poorten 7,5 en 10,5 verbonden met de p-type zone 27 in de rij 9. Deze zone vormt de afvoer van de p-kanaal transistors T12 waarvan de poort door de elektrode 10,3 en de aanvoer door de p-type zone 23 worden gevormd. De n-kanaal transistor T9 is gelegen in de smalle rij 6 en omvat de poort 7.4 en de n-type zones 21 en 28 die de aanvoer -resp. de afvoer vormen. De zone 28 die het geïnverteerde signaal B afgeeft, is verbonden met de poortelektroden 7,2 en 10,2 en met de p-type zone 29 in de smalle rij 8. De zone 29 is de afvoerzone van de p-kanaal transistor T10, waarvan de poort gevormd wordt door poort 10,4 en de aanvoer door de p-type zone 24.

Voor de n-kanaal transistoren T1 -T4 worden de n-type zones in de brede rij 11 gebruikt en van de p-kanaaltranistoren T5-T8 de p-type zones in de brede rij 12. Zo omvat de n-kanaal transitor T1 de n-type zone 22 als aanvoer, de n-type zone 30 als afvoer, en de poortelektrode 7,3 waar het signaal a wordt aangelegd. De zone 30 vormt tevens de aanvoer van de n-kanaal transitor T3 met poort 7,2 voor het signaal B, en met de n-type zone 31 als afvoer. De n-kanaaltransistor T2 omvat de aanvoer zone 22, de poort 7,4 en de afvoerzone 32. Deze zone vormt tevens de aanvoer van de n-kanaaltransistör T4 waarvan de poortelektrode de poort 7,5 omvat en de afvoer wordt gevormd door de n-type zone 33. De afvoerzones 31 en 33 zijn met elkaar verbonden door de verbinding 34 die verbonden kan worden met de uitgangsklem Vo voor het afnemen van het uitgangssignaal.

De p-kanaaltransistor T7 omvat als aanvoer de (brede) p-type zone 25, de poortelektrode 10,2 en als afvoerzone, de p-type zone 35. De p-kanaal transistor T8 omvat eveneens als aanvoer de zone 25, de poortelektrode 10,3 en als afvoer de p-zone 36. De afvoerzones 35 en 36 van de parallel geschakelde transistoren T7 en T8, zijn met elkaar verbonden, en met de p-type zone 37, die de aanvoerzone vormt van p-kanaaltransitor T5. De poortelektrode van T5 wordt gevormd door poort 10,5 (signaal a), en de afvoerzone door de p-type zone 38. Deze zone vormt tevens de afvoerzone van de p-kanaaltransistor T6 met de poortelektrode 10,4, en waarvan de aanvoerzone gevormd wordt door de p-type zone 36. De zone 38 is verbonden met de verbinding 34 waar het uitgangssignaal Vo kan worden afgenomen.

Dankzij de combinatie, zowel in het p-kanaal gebied als in het n-kanaal gebied, van 2, zeer smalle transistorrijen en een zeer brede rij, kan een uiterst compacte strucktuur verkregen worden, waarbij de benodigde ruimte voornamelijk bepaald worde door de - brede -transistor T1-T8. De vier transistors T9-T12, nodig om het inverteren van de ingangssignalen a en b, kosten praktisch geen extra ruimte.

Hoewel het mogelijk is de smalle rijen 5/6 en/of 8/9 naast elkaar te leggen, biedt de hier beschreven configuratie waarbij de smalle rijen aan weerszijden van de brede rijen zijn gelegen extra voordelen door de hoge flexibiliteit bij het ontwerpen van de schakeling.

Het zal duidelijk zijn dat de uitvinding niet is beperkt tot thet hier gegeven uitvoeringsvoorbeeld maar dat binnen het kader van de uitvinding voor de vakman nog veel variaties mogelijk zijn. Zo kunnen er, zowel in het n-kanaal gebied als in het p-kanaal gebied meer dan de 3 genoemde, rijen aangebracht word en, al dan niet met de breedte van de smalle rijen. Behalve de exclusieve niet-of schakeling kunnen ook ander logische poorten en/of geheugenschakelingen in het hier beschreven gate-array worden genoemd.

Claims (3)

1. Geïntegreerde CMOS-schakeling van het gate-array type, met een halfgeleiderlichaam dat aan een oppervlak is voorzien van: een eerste rij en een daarnaast gelegen evenwijdige tweede rij van n-kanaal MOS-transistoren met gemeenschappelijke poortelektroden in de vorm van geleidersporen die zich dwars op de rij-richting over beide rijen uitstrekken; een eerste rij en een daarnaast gelegen, evenwijdige tweede rij van p-kanaal MOS-transistoren met gemeenschappelijke poortelektroden in de vorm van geleidersporen die zich dwars op de rij-richting over beide rijen uitstrekken, met het kenmerk dat naast de eerste en de tweede rij van n-kanaal transistoren resp. naast de eerste rij en de tweede rij van p-kanaal transistoren (ten minste) een verder rij, derde rij genoemd van n-kanaal transistoren, resp. van p-kanaal transistoren is gelegen, die zich evenwijdig aan de eerste en de tweede rij uitstrekt, waarbij de poortelektroden van de eerste en tweede rij van n-kanaal transitoren vormen, en de poortelektroden van de eerste en tweede rij van p-kanaal transistoren eveneens poortelektroden van de derde rij van p-kanaal transistoren, een waarbij de transistoren van de derde rij van n-kanaal transistoren resp. p-kanaal transistoren, een breedte hebben die tenminste driemaal de breedte bedraagt van de transistoren van de eerste en tweede rij van n-kanaal transistoren resp. p-kanaal transistoren.

2. Geïntegreerde schakeling volgens conclusie 1, met het kenmerk dat de breedte van de veldeffekttransistoren van de derde rij van n-kanaal transistoren resp. van de derde rij van p-kanaal transistoren tenminste ongeveer viermaal de breedte bedraagt van de veldeffecttransistoren van de eerste en tweede rij van n-kanaal transistoren resp. de eerste en tweede rij van p-kanaal transistoren.

3. Geïntegreerde schakeling volgens conclusie 1 of 2, met het kenmerk dat de derde rij van n-kanaal transistoren resp. van p-kanaal transistoren gelegen is tussen de eerste en de tweede rij van n-kanaal transistoren resp. tussen de eerste en de tweede rij van p-kanaal transistoren.