NL8104102A - Ladingsgekoppelde inrichting. - Google Patents

Description

ΡΗΝ 10138 1 N.V. Philips* Gloeilampenfafcarieken te Eindhoven.

"ladingsgekoppelde inrichting".

De uitvinding heeft betrekking op een ladingsgekoppelde inrich-ting in de vorm van een SPS-geheugen omvattende een aan een oppervlak^van een geineenschappelijk halfgeleiderlichaam aangebracht stelsel - verder parallelsectie genoemd - van naast elkaar gelegen evenwijdige registers 5 die een matrix van geheugencellen vormen, en aan de ingangen zijn gekop-peld aan een geineenschappelijk serie-ingangsregister voor het invoeren van de informatie, en aan de uitgangen aan een geineenschappelijk serie-uitgangsregister voor het uitlezen van de informatie.

SPS-geheugens zijn alganeen bekend, o.a. uit het boek "Charge 10 Transfer Devices" van C.H. Sequin en M.F. Tonpsett, uitg. Academic Press Inc. New York, 1975, pg. 243-249. De signalen die zowel analoog als digi-taal kunnen 2ijn, worden met een relatief hoge snelheid, per lijn in het serie-ingangsregister geschoven, vervolgens met een relatief lage snelheid door de parallel-sectie getransporteerd, en tenslotte met een rela-15 tief hoge snelheid via het serie-uitgangsregister uitgelezen. De serie- . registers worden meestal door een 2-phasen, 3-phasen of 4-phasen CCD ge-vormd: de parallelsectie kan ook uit 2,3 of 4 phasen CCD-lijnen best aan, maar ook uit een multiphasensysteem, waarin telkens een lege plaats voor-komt op een aantal opeenvolgende voile plaatsen.

20 In ladingsgekoppelde inrichtingen kan de informatie - die in de vorm van lading in verarmingsgebieden die in het halfgeleiderlichaam zijn gexnduceerd wordt opgeslagen - verloren gaan door lekstromen. Door deze lekstromen zullen de opslagplaatsen geleidelijk vol lopen met minderheids-ladingsdragers, zodat, in het geval van digitale informtie, op de duur 25 een "0"-signaal niet of nauwelijks nog is te onderscheiden van een "1"-signaal. De geheugentijd (retention time) gedefinieerd als de tijdsduur waarin een signaal kan worden opgeslagen zonder tussentijdse opfrisbe-werkingen, wordt niet alleen bepaald door de grootte van de lekstroom, maar ook door de dimensies van de M3S-capaciteit waarin het signaal wordt 30 opgeslagen. Naarmate deze dimensies kleiner worden, zal de ^'DS-capaciteit sneller vol zijn en daarmee ook de geheugentijd kleiner worden. Aangezien in LSI en VLSI schakelingen de afitietingen steeds kleiner worden ter ver-krijging van een zo groot mogelijke dichtheid, zal het derhalve steeds 8104102 >> * ' PHN 10138 2 belangrijker worden cm de invloed van lekstronen te verkleinen.

Een doel van de uitvinding is onder meer de geheugentijd in een SPS-geheugen op eenvoudige wijze te vergroten. De uitvinding berust daar-bij o.a. op het inzicht dat de lekstrcmen/ zoals hiema nog zal worden 5 toegelicht, het grootst zijn langs de rand van het geheugen en dat door het verlagen van de bijdrage langs de rand al een aanzienlijke verbete-ring kan worden verkregen.

Een ladingsgekoppelde inrichting volgens de uitvinding is daar-door gekenmerkt/ dat in het halfgeleiderlichaam langs de rand van het ge-10 heugen twee oppervlaktegebieden zijn gedefinieerd voor het afvoeren van parasitaire ladingsdragers die vanuit het, het geheugen cmringende deel van het halfgeleiderlichaam naar het geheugen stromen, welke oppervlaktegebieden zich in hoofdzaak slechts langs de rand van de parallelsectie en aan weerszijden hiervan uitstrekken. Bij voorkeur zijn deze oppervlak-15 tegebieden qp een afstand van de buitenste registers van de parallelsectie gelegen die ten hoogste ongeveer van dezelfde grootte als de afstand tussen de registers van de parallelsectie is.

Een eenvoudige uitvoeringsvorm, die o.a. het voordeel heeft dat geen extra processtappen nodig zijn tijdens de vervaardiging van de in-20 richting doordat de middelen voor het afvoeren van de lekstronen met de processtappen, nodig voor het vervaardigen van het SPS-geheugen kunnen worden :aangebracht, is daardoor gekenmerkt dat genoemde qppervlaktegebie-den deel uitmaken van additionele registers die zich evenwijdig aan de registers van de parallelsectie, in het halfgeleiderlichaam uitstrekken.

25 Uit experimenten is gebleken, dat door alleen aan de langszijden van de SPS-matrix lekstromen af te zuigen, een verbetering van een faktor 2 a 3 kon worden verkregen. Dit is bijzonder verrassend aangezien hierbij geen voorzieningen zijn getroffen aan de kopse kanten van de SPS-matrix, die wat lengte betreft gewoonlijk van dezelfde grootte-orde zijn als de 30 langszijden. Dit aspekt van de uitvinding is daarom belangrijk omdat de verhoging van de dissipatie ten gevolge van de additionele registers naast de met lage klokfrequentie bedreven parallelsectie nu hoogstens een paar procent bedraagt, maar ten gevolge van de veel hogere klokfrequentie van de serie-registers veel hoger zou zijn wanneer ook naast de serieregisters 35 additionele afzuigregisters aangebracht zouden moeten worden.

Ter verduidelijking van het inzicht waarop de uitvinding berust wordt de lekstroom in een verarmingsgebied onderscheiden in een cotponent die de generatie van ladingsdragers in verarmingsgebied zelf cravat en in 8104 102 EHN 10138 3 : ( * -t een diffusiecanponent vanuit de neutrale balk. In het algemeen zal bij lagere temperatuur (kamertemperatuur) de eerst genocide component over-heersen. De diffusieccmponent kan tijdens bedrijf, waarbij de temperatuur hoger is dan de kairertemperatuur (tussen bijv. 60°C en 95°C) gelijk of 5 groter zijn dan de generatie in het verarmingsgebied en daardoor van vol-doende belang cm nader bekeken te worden in verband met de wens van de geheugentijd van de inrichting te vergroten.

Iri het algemeen bevat de diffusiestrocm een verticale component en een laterale ccnponent. De verticale component wordt primair bepaald 10 door de strocmdichtheid, en zal voor elke opslagplaats ongeveer dezelfde waarde hebben. De horizontale (of laterale) component omvat de toevoer van ladingsdragers die van onder het veldoxyde in de opslagplaatsen dif-funder en. Voor opslagplaatsen gelegen in het centrum van de matrix zijn deze bijdragen ongeveer aan elkaar gelijk en worden, ook bepaald door de 15 laterale dimensie van de veldoxydebanen die de registers van de parallel-secite onderling scheiden. Cmdat de parallel-registers qp onderling ge-lijke afstanden zijn gelegen, zullen voor opslagplaatsen in het centrum van de matrix ook deze lekstroonbijdragen onderling ongeveer gelijk zijn.

Aan de rand is de geheugenmatrix cmgeven door een relatief groot 20 gebied van veldoxyde. De laterale ccnponent zal daardoor, in afwezigheid van lekstroanafzuigmiddelen, aan de rand aanzienlijk hoger dan in het centrum van de matrix zijn. De diffusiestrocm die aan de zijkanten van de parallel-sectie naar het geheugen loopt, kornt geheel of althans praktisch geheel in de tuitenste registers terecht. De diffusiestrocm die aan de 25 kopse kanten naar het geheugen loopt, kcmt grotendeels in de serieregis-ters terecht. Een signaal, bijvoorbeeld een logische "0", dat via een der hiitenste registers van de parallel-sectie van de ingang naar uitgang wordt getransporteerd, wordt gedurende het gehele tijdsinterval, aange-vuld met (laterale) lekstrocm. Een signaal dat daarentegen via een cen-30 traal register wordt getransporteerd, ondervindt alleen last van de laterale lekstrocm in de serieregisters. In de rest van de periode verdeelt deze lekstrocm zich over de andere lijnen. Als gevolg hiervan zullen de signalen die langs de buitenste registers van de parallel-sectie worden getransporteerd een grotere lekstrocm ondervinden dan de andere signalen 35 die via meer centraal gelegen registers in de parallel-sectie worden getransporteerd. Door, volgens de uitvinding, naast de buitenste registers van de parallel-sectie, en op kleine afstanden hiervan lekstrocmafzuig-middelen aan te brengen, is het mogelijk de totale lekstrocm in de bui- 8104102 « ' t PHN 10138 4 tenste registers op ongeveer hetzelfde niveau te hrengen als in de cen-trale registers en daarmee een aanzienlijke verlenging van de geheugen-tijd te krijgen.

Een belangrijke verbetering kan reeds warden verkregen wanneer 5 de adiitionele registers een breedte hebben die even groot is als die van de registers van de parallel-sectie. Bij voorkeur echter is de breedte van de additionele registers groter, bijvoorbeeld enkele malen groter dan die van de registers van de parallel-sectie.

De uitvinding zal thans nader warden toegelicht aan de hand van 10 een uitvoeringsvoorbeeld en de bijgaande schematische tekening, waarin

Fig. 1 schematised! een bovenaanzicht toont van een SPS-geheugen volgens de uitvinding;

Fig. 2 een dwarsdoorsnede toont langs de lijn II-II in Fig. 1;

Fig. 3 een doorsnede langs de lijn III-III toont; 15 Fig. 4 een doorsnede langs de lijn IV-IV geeft;

Fig. 5 een schema geeft van tijdens bedrijf aan te leggen klok-spanningen;

Fig. 6 schematisch een aantal lekstroomcoiponenten in dynamische geheugencellen toont; 20 Fig. 7 schematisch de grootte van de lekstroom in verschillende cellen geeft als functie van de afstand tot de rand van de cellen;

Fig. 8 schematisch de lekstroom in een conventionele SPS-struk-tuur als functie van de afstand van de cellen tot de rand geeft;

Ter illustratie van de uitvinding zal een uitvoeringsvoorbeeld 25 warden besproken van de SPS-geheugen met oppervlaktekanaal van het n—type, maar het zal duidelijk zijn dat de uitvinding met evenveel voordeel kan warden toegepast in inrichtingen van het andere geleidingstype en/of in-richtingen van het begraven kanaaltype.

De inrichting bevat een p-type halfgeleiderlichaara 1 dat in het 30 onderhavige uitvoeringsvoorbeeld van p-silicium is, maar dat ook van een ander geschikt halfgeleidermateriaal, zoals GaAs kan zijn. In de figuren is slechts het deel van het lichaam 1 weergegeven dat de SPS-geheugenma-trix omvat. Delen van het halfgeleiderlichaam waarin randelektronika zoals bijv. klokgeneratoren, is ondergebracht, zijn duidelijkheidshalve in 35 de tekening niet weergegeven. Zoals uit de figuren 2-4 blijkt, is het halfgeleiderlichaam over zijn gehele dikte van het ρ-type. In het geval echter, dat het geheugen samengesteld is uit ladingsgekoppelde inrichtingen van het begraven kanaaltype, kan, zoals bekend, het lichaam 1 aan 8104102 ΗϊΝ 10138 5 Φ -i zijn oppervlak 2 vcorzien zijn van een relatief dunne n-type oppervlakte-laag. De doteringsconcentratie van het lichaam 1, is niet kritisch, en kan liggen tussen ongeveer 10 3 en 10 D acceptoratomen per on3.

De geheugeninrichting cmvat een aantal naast elkaar gelegen, 5 evenwijdige CCD-kanalen 3 dat de z.g. parallel-sectie van het geheugen vormt. In Fig. 1 zijn slechts 7 van deze kanalen aangegeven; in werkelijk-heid echter zal dit aantal veel hoger zijn, en kan in praktische uitvoe-ringen enkele honderden fcedragen. De ingangen van de kanalen 3 zijn ge-koppeld aan een gemeenschappelijk serie-ingangsregister 4, en de uitgang-10 en van de kanalen 3 aan een gemeenschappelijk serie-uitgangsregister 5.

Het ingangsregister 4 en het uitgangsregister 5 zijn voorzien van een (slechts schanatisch aangegeven) ingangscontact 6 resp. uitgangscontact 7 voor het invoeren resp. het uitlezen c.g. afvoeren van de informatie.

De CCD-kanalen 3-5 zijn in het halfgeleiderlichaam gedefinieerd 15 door het relatief dikke veldoxyde 8 dat praktisch het gehele oppervlak van het halfgeleiderlichaam bedekt, en, althans in het weergegeven deel van de inrichting, uitspar ingen vertoont ter plaatse van de CCD-kanalen 3, 4 en 5. Buiten het weergegeven deel heeft het veldoxyde 8 verdere, niet aangegeven, openingen ter plaatse van de actieve gebieden van transistoren.

20 Het oxydepatroon 8, waarvan de dikte bijvoorbeeld tussen 0.5 en 1^um kan liggen, is in het onderhavige voorbeeld verkregen door plaatselijke oxyda-tie van het siliciumlichaam, maar kan ook op andere, op zichzelf bekende wijzen worden verkregen. Qnder het oxydepatroon 8 is ter voorkoming van paras it aire kanaalvorming de doteringsconcentratie verhoogd, door het aan-25 brengen van kanaalstopperzones 9. De breedte van de oxydestrdken 8 die de kanalen 3 onderling scheiden, bedraagt ongeveer 2^um. De breedte van de kanalen 3 zelf bedraagt ongeveer 5^um.

Ter plaatse van de CCD-kanalen 3-5 is het oppervlak van het halfgeleiderlichaam bedekt met een relatief dunne isolerende laag 10, bij-30 voorbeeld een siliciumoxydelaag met een dikte tussen 0.05 en 0.07^um. Op de laag 10 zijn klokelektroden aangebracht in de vorm van een tweelaags-bedradingssysteem anvattende de elektroden 11 van polykristallij n silicium en de elektroden 12 van bij v. A1 (of eventueel poly), die tussen de poly-elektroden 11 zijn aangebracht. De elektroden 12 overlappen op de gebrui-35 kelijke wijze de elektroden 11 en zijn hiervan gexsoleerd door de tussen-liggende oxydelaag 13 die door oxydatie van de elektroden 11 kan worden gevormd.

Opgemerkt wordt dat in het bovenaanzicht volgens Fig. 1 de elek- 8104102 v; * PHN 10138 6 troden 11, 12 duidelijkheidshalve niet overlappend, mar alleen als naast elkaar gelegen, zijn weergegeven.

Het serie-ingangsregister 4 en het serie-uitgangsregister 5 wor-den gevormd door 2-phasen CCD's, met elk 2 kloklijnen 14, 15 resp. 16 en 5 17. Ter verkrijging van de voor 2-phasen bedrijf vereiste aymetrische po- tentiaalverdeling is door middel van een extra p-implantatie de doterings-concentratie in de zones 18 onder de Al-poorten 12 verhoogd, waardoor, bij het aanleggen van een spanning aan de poorten 11 en 12, potentfaal-barrieres onder de poorten 12 en potentiaalputten onder de poorten 11 10 ontstaan. Uiteraard kan de voor 2-phasen bedrijf gewenste potentiaalver-deling ook cp andere, op zichzelf bekende wijzen, dan door een extra p-implantatie warden verkregen. De Al-poorten 12 van de registers 4 en 5 zijn ter plaatse van de contacten 19, in Fig. 1 gearceerd weergegeven, elk met de eropvolgende poly-elektrode 11 verbonden. De poly-elektroden 15 11 zijn verder ter plaatse van de gearceerd weergegeven contacten 20 verbonden met de Al-kloklijnen 14, 15 c.g. 16, 17.

In de parallel-sectie kunnen de elektroden eveneens voor 2-phasen bedrijf gegroepeerd zijn, of, indien gewenst voor 3- of 4-phasen bedrijf. In het onderhavige uitvoeringsvoorbeeld echter is de parallel-sectie uit-20 gevoerd in de vorm van een z.g. multiphasesysteem (of ripple phase), waar-in telkens een lege put op een aantal opeenvolgende voile putten kan voor-komen en waarbij de lege put met iedere klokpuls een plaats opgeschoven wordt. Op dezelfde wijze als in de serieregisters 4 en 5 zijn de Al-poor-ten 12 elk verbonden met de eropvolgende polyelektrode ter plaatse van 25 de contacten 21, terwijl onder de Al-poorten 12 de p-type geiraplanteerde zones 18 zijn gevormd. Elke Al-polyccmbinatie vormt een trap, waarbij het gebied onder de poly-poorten 11 als opslagplaats fungeert en het ge-bied 18 onder de Al-poorten als potentiaalbarriere/overdrachtsgebied.

De poly-poorten 11 in de parallel-sectie zijn via de contacten 22 ver-30 bonden rnt de Al-kloklijnen 23-28.

In Fig. 1 is slechts 1 groep van 6 phasen met bijgehorende kloklijnen getekend, en het zal duidelijk zijn dat cm het gewenste aantal elementen te krijgen, het patroon telkens periodiek herhaald kan worden, waarbij het eerstvolgende Al-polyelektrodenpaar weer aan kloklijn 23, het 35 volgende paar aan kloklijn 24 enz. is gekoppeld. Bovendien zal het duidelijk zijn dat het aantal phasen niet 6 behoeft te bedragen, maar in prak-tische uitvoeringen met het oog op een zo groot mogelijke informtie-dichtheid hoger kan zijn, en bijvoorbeeld tien kan bedragen.

8104102 PHN 10138 7

Het eerste elektrodenpaar aangeduid met 11 *, 12’, is niet ver-bonden met een van de kloklijnen 23-28, maar met een afzonderlijke gelei-der 29, voor het sturen van de overdracht van ladingspakket j es van het serieregister 4 naar de parallel-sectie 3.

5 De hier beschreven uitvoeringsvorm cravat 2 verticale registers 3 per informatier-eenheid in het serie-ingangsregister 4 en het serie-uit-gangsregister 5. Dit betekent dat elke lijn van informatiepakketjes in twee achtereenvolgende stapper, aangevoerd c.q. uitgelezen dient te warden, waarbij bijvoorbeeld in de eerste stap eerst de ladingspakketjes die 10 in de even registers 3 mceten worden qpgeslagen, in het ingangsregister 4 warden ingevoerd en naar de parallel-sectie worden overgeheveld, en vervolgens de ladingspakket jes die in de registers met een oneven nurnner moeten worden opgeslagen, in het ingangsregister 4 en de parallel-sectie worden ingevoerd. Op analoge wijze kunnen bij het uitlezen, eerst de 15 pakketjes in de even registers 3, in het register 5 worden overgeheveld en uitgelezen en vervolgens de pakketjes in de oneven registers 3 (interlacing) . In verband hiermee kan voor de overdracht van de infonnatie van de parallel-kanalen 3 naar het serie-uitgangsregister 5 een elektro-denstruktuur toegepast worden met twee in elkaar grijpende kanraen. Deze 20 elektrodenconfiguratie die duidelijkheidshalve in Fig. 1 niet is weerge-geven en geen deel uitmaakt van de uitvinding, is onder meer beschreven in het Amerikaanse Octrooi 3,967,254.

Volgens de uitvinding is de inrichting voorzien van middelen 30 langs de rand van het geheugen voor het afvoeren van lekstrcraen en daar-25 mee het verhogen van de geheugentijd. De middelen 30 cravatten in het halfgeleiderlichaani gedefinieerde oppervlaktegebieden die zich In hoofd-zaak slechts aan de rand van de parallel-sectie uitstrekken, en op een af-stand van de direct naast liggende CCD-kanalen 3 zijn gelegen die ten hoogste cngeveer gelijk is aan de afstanden tussen de kanalen 3 van de 30 parallel-sectie onderling. In het uitvoeringsvoorbeeld waarin de afstand tussen de CCD-kanalen bepaald wordt door de ongeveer 2^una brede verzon-ken oxydestroken 8, zijn de oppervlaktegebieden 30 en de naast liggende CCD-kanalen door eveneens ongeveer 2^,um brede verzonken oxydebanen 32 van elkaar gescheiden.

35 De gebieden 30 kunnen eventueel gevormd worden door n-type op- pervlaktezones die een pn-overgang met het p-type substraat 1 vormen.

Door deze pn-overgangen in de sperrichting voor te spannen kunnen elek-tronen die zich in de buurt van de zones 30 bevinden worden ingevangen en 8104102 ί % ΡΗΝ 10138 8 afgevoerd voordat ze In een opslagplaats of geheugencel in het geheugen bereiken. Cirdat de gebieden 30 onder de klokelektroden 11,12 gelegen zijn, en althans in een zelf-registrerend proces niet gelijktijdig zouden kun-nen worden aangebracht met bijvoorbeeld de ingangs- en uitgangsdioden van 5 de serie-in- en uitgangsregister 4,5 zou voor het aanbrengen van de gebieden 30 een afzonderlijke doteringsstap nodig zijn. Bij voorkeur worden daarom, voor de gebieden 30 ladingstransportkanalen van additionele (dummy) *5» ladingsgekqppelde inrichtingen gebruikt die zich naast de kanalen 3 van de parallel-sectie uitstrekken. Deze dummykanalen kunnen tegelijk met de 10 overige ladingstransportregisters worden vervaardigd zodat extra proces-stappen niet nodig zijn, De lekstromen kunnen door de duinmykanalen worden ingevangen en op de wijze van het ladingstransport in de kanalen 3 in de vorm van ladingspakketjes naar een uitgang 31 worden getransporteerd en daar worden afgevoerd. In het onderhavige uitvoeringsvoorbeeld zijn de 15 kanalen 30 elk voorzien van een afzonderlijk uitgangsconctact 31 met een bijbehorende, niet getekende uitgangsdiode waar tijdens bedrijf een spanning in de sperrichting kan worden aangelegd. Eventueel echter zouden de registers 30 ook aan het serie-uitgangsregister 5 kunnen worden gekoppeld op dezelfde wijze als de registers 3. De lekstranen kunnen in dat geval 20 als ladingspakketjes via het register 5 en het uitgangscontact 7 worden afgevoerd, Qmdat het vaak echter niet gewenst is dat tussen de informatie bevattende signalen die aan het serie-uitgangsregister worden afgencssen,. een aantal geen informatie bevattende signalen voorkomen, verdient het meestal de voorkeur, de kanalen 30 van een afzonderlijke uitgang 32 te 25 voorzien, zoals in het hier beschreven uitvoeringsvoorbeeld.

Ter verkrijging van een goede afvoer is de breedte van de kanalen 30 groter gekozen dan die van de kanalen 3. Een specifieke waarde voor de breedte van de kanalen 3 is bij wijze van voorbeeld ongeveer 5^um, terwijl voor de kanalen 32 een breedte tussen ongeveer 20^um en 40^um is gekozen.

30 Figuur 5 toont klokspanningen die tijdens bedrijf worden aange legd aaneen SPS-geheugen van de hiervoor beschreven structuur met een breedte van (slechts bij wijze van voorbeeld) 8 lijnen en een 10-phasen-systeem in de parallel-sectie.

Via een (niet in de figuren aangegeven) contact, wordt aan het 35 substraat 1 een d.c. spanning aangelegd van -2.5V. De klokspanningen <p , 2 12 3 Is

Ps > βρ , 0p , <PV .... enz. varieren tussen 0 en 5 V, waarbij en de spanningen zijn die aan de kloklijnen 14, 15 en de oneven resp.

even elektroden van het serie-ingangsregister 4 worden aangelegd, de 8104102 - PHN 10138 9 spanning die via fcoevoer lijn 29 van de overdrachtselektrcden 11', 12' 12 3 wordt aangelegd, en , , 0 ....... de klokken die aan de elektxoden van de parallel-sectie warden toegevoerd.

Bij de aangegeven spanningswaarden wordt een signaal van een 5 eerste naar een volgende, tweede, elektrode overgedragen, wanneer op de tweede elektrode een spanning van 5 V wordt aangelegd. Wanneer de tweede elektrode vervolgens teruggaat naar 0 Volt, blijft de lading hieronder opgeslagen dankzij de -2.5 Volt qp het substraat waardoor, ook bij een spanning van 0 Volt qp de elektroden, onder de elektroden een uitputtings- 10 zone met een bijbehorende potentiaalverdeling wordt geinduceerd.

Op het in Figuur 5 aangeven tijdstip wordt een lijn van infor- matiepakketjes van de overdrachtselektrode 11’, 12* in de eerste trap van de parallel-sectie gevoerd door de puls 0^. Tegelijk wordt nieuwe infor-

P

matie in het serie-ingangsregister 4 toegevoerd. Op het tijdstip t1 is het 15 serie-ingangsregister 4 vol, d.w.z. dat alle plaatsen met een oneven rang-nummer bezet zijn. Deze informatie wordt door de puls qp t1 onder de elektrode 11', 12’ gevoerd en blijft onder de elektrode 11', 12' opgeslagen gedurende de tijd dat het serie-ingangsregister opnieuw gevuld wordt totdat op t2 alle even plaatsen in het serie-ingangsregister zijn bezet.

20 Op t2 wordt deze informatie in de nog onbezette plaatsen onder de over-drachtspoort 111, 121 opgeschoven door de puls Onder de poort 11', 12* is nu een hele rij gevuld. In de literatuur staat deze procedure be-kend als "interlacing". Tegelijk bevindt zich in het multiphasensysteem, dat op de overdrachtselektrode 11', 12' volgt, de lege rij onder het eerst- 25 volgende elektrodenpaar 11, 12 (verder 1° elektrodenpaar genoemd); onder o o o " de met het 1 elektrodenpaar verbonden 11 , 21 , 21 elektrodenpaar be- vinden zich eveneens lege rijen. De rijen onder de andere elektrcdenparen (2° tot en met 10°) zijn vol, d.w.z. gevuld met informatie..

Op t3 wordt aan het 1e (evenals het 11e, 21e enz.) elektrodenpaar 30 in de parallel-sectie de spanningspuls φ aangelegd (+5V) waardoor de

P

rij van informatiepakketten onder de overdrachtelektroden 11', 12’ naar het 1° elektrodenpaar wordt overgeheveld. Tegelijk worden de rijen onder het 10e, 20e, 30e enz. elektrodenpaar ook een plaats opgeschoven, zodat de lege rijen zich nu onder 10e, 20e, 30e enz. elektrodenparen bevinden.

10 35 Op t4 wordt aan de 10e, 20e, 30e elektrodenparen de spanning 0

P

aangelegd, zodat de voile rijen onder het 9e, 19e, 29e elektrodenpaar een plaats verder wordt opgeschoven. Op deze wijze verschuiven de lege rijen naar boven. Bij geschikte keuze van de frequentie in het multiphasen- 8104102 r v * PHN 10138 10 systeem kan de rij onder het 1° elektrodenpaar weer leeg zijn wanneer de rij onder de overdrachtselektrode 111, 12' weer vol is, zodat het hele proces herhaald kan worden, en de infomnatie rij na rij in het geheugen kan worden ingeschreven. Uit fig. 5 blijkt dat voor de klokfrequenties 5 fs en fp van resp. het serieregister 4 en de parallel-sectie geldt : ·) fp = ^ fs, waarbi] N het aantal parallellijnen 3 voorstellen.

In inrichtingen van het hier beschreven type is de informatie gekarakteriseerd door de aan- of afwezigheid van elektrische lading in plaatselijk in het halfgeleiderlichaam ge'induceerde veramingsgebieden.

10 zoals al in de inleiding is aangegeven, lopen deze potentiaalkuilen in de verarmingsgebieden geleidelijk vol ten gevolge van lekstronen. Uit onderzoekingen die aan de uitvinding ten grondslag hebben gelegen, is ge-bleken, dat bij de normale bedrijfsteroperaturen boven 40°C, de diffusie-stroan van ladingsdragers die in de elektrische neutrale bulk van het 15 halfgeleiderlichaam worden gegenereerd de lekstrocm die in de verarmingsgebieden zelf wordt gegenereerd, in grootte evenaart of zelfs overtreft.

Ter verduidelijking van de effecten waarop de uitvinding berust, zijn in Fig. 6 in een schematische dwarsdoorsnede van een inrichting met drie identieke kanalen 3, het stroom-profiel van de diffusiestrocan getekend.

20 Op grote afstand van het oppervlak 2 beweegt de diffusiestroom, die voor het grootste deel aan de achterkant van het halfgeleiderlichaam 1 wordt gegenereerd, zich praktisch van het benedenvlak naar het bovenvlak. Onder de kanalen 3, kanen de strocmlijnen direct in de kanalen 3 terecht. Onder het veldoxyde 8 echter, buigen de stroomlijnen 34 af in later ale richting 25 naar de dichtstbijzijnde plaats waar lading kan worden opgezameld. De ladingsdragers onder de zeer smalle oxydestroken 8b in het centrum van de parallel-sectie zullen zich gelijkelijk verdelen over de aan weerszijden van de stroken 8 gelegen kanalen 3, zoals schematisch door de pijlen 35, 36 is weergegeven, Langs de rand van het geheugen, zullen de ladingsdra-' 30 gers allemaal weer dezel'fde, dichtstbijzijnde geheugenplaats lopen (pijl 37). Doordat deze bijdrage uit een groot gebied wordt geleverd, en al deze lading slechts naar 44n kant strocmt, is de randbijdrage van de lekstroom relatief groot. Fig. 7 geeft schematisch de grootte-van de lekstroomdicht-heid als functie van de afstand tot de rand voor 2 cellen aan de rand (a en c) ... . 35 en een cel in het centrum van de matrix waarbij de cellen a en c aan de linkerkant resp. de rechterkant aan de rand van de matrix grenzen waar een grote lekstroomdichtheid optreedt. De, veel lagere, stroompieken aan de rand van cel b, en aan de binnenranden van de cellen a en b, worden 8104102 EHN 10138 11 t veroorzaakt door de -laterale- bijdrage van de veldoxydestroken 8b.

De stroomdichtheid zal aan de kqpse kanten van het geheugen (naast de serie-in- en uitgangsregisters) van dezelfde of ongeveer dezelfde groot-te zijn als aan de rand van de parallel-sectie. De invloed van de bijdrage 5 via de rand van de parallel-sectie is echter veel groter dan die van de bijdrage via de kopse kanten van het geheugen. De laatstgenoemde component zalvoor het grootste deel door het serie-ingangsregister 4 en het serie-uitgangsregister 5 warden opgevangen, en zal ten gevolge van de relatief hoge serieklokfrequentie slechts een geringe bijdrage leveren aan de to-10 taal per ladingspakketje verzamelde lekstrocm. De lekstroon die via de rand van de parallel-sectie het geheugen binnenloopt zal voomamalijk door de buitenste registers van de parallel-sectie warden opgevangen. De signa-len die via de buitenste registers 3 door de parallel-sectie warden gescho-ven, zullen gedurende de gehele transporttijd in de parallel-sectie door 15 deze lekstrocm worden aangevuld. Tegelijk verdeelt de lekstroon via de kopse kanten zich over de andere, in te schrijven rijen, zodat de lading verzameld t.g.v. lekstrocm tijdens het transport in de parallel-sectie dominant is.

Fig. 8 toont ter illustratie de uitgangssignalen van 128 bits 20 informatie die werd ingevoerd in een experimenteel SPS-geheugen van de hiervoor beschreven opbouw, maar zonder de lekstrocmafvoerregisters 30.

De 128 bits, die via de even of oneven parallel-registers het uitgangs-register 5 warden getransporteerd, bestonden in hoofdzaak uit "0,,-infor-matie, behalve ter referentie, vijf in Fig. 8 aangegeven "enen". De ton-25 peratuur bedroeg ongeveer 95°C. Uit de figuur blijkt dat de signalen die langs de rand van de parallel-sectie worden getr ansporteerd een veel gro-tere lekstrocm ondervinden dan de signalen die via meer naar binnen gele-gen registers worden getransporteerd. Bij een vertragingstijd van 10msec. bleek het verschil tussen de "1" en de "0" aan de rand vaak al ongewenst 30 klein te worden. De lekstrocm via de kopse kanten van het register verdeelt zich gedurende 10 msec, vertragingstijd over alle rijen van de SPS-inrichting, en heeft daardoor praktisch geen invloed. Door, zoals in het beschreven uitvoeringsvoorbeeld naast de parallel-sectie de additionale registers 30 aan te brengen kan het lekstrocmniveau in de buitenste regis-35 ters van de parallel-sectie teruggebracht warden tot hetzelfde of praktisch ongeveer hetzelfde niveau als in de centrale registers. Bij voorkeur wordt de breedte van de additionele registers 3 a 5 maal zo groot gekozen als van de registers 3, cndat zoals uit Fig. 8 blijkt in dat geval praktisch 810 4 102 PHN 10138 12 de gehele laterale diffusiestrocm kan worden opgevangen.

De lekstrocm in het centrum van de parallel-sectie lag tussen -7 2 o 10 0 en 10 A/cm , bij een temperatuur van ongeveer 95°C. Dit betekent dat, na een vertragingstijd van 10 msec, de opslagplaatsen met ongeveer 5 10% achtergrondlading gevuld werden. Voor digitale informatieverwerking is dit niveau gewoonlijk voldoende laag. In afwezigheid van de duirrrty ka- nalen 30, echter gaf de lekstrocm ongeveer 50% achtergrondlading wat veel te hoog is voor het onderscheiden tussen het "1" en "0"-niveau.

De dummy-kanalen 30 bevinden zich in hoofdzaak slechts.naast de 10 parallel-sectie. Het serie-ingangs- en het serie-uitgangsregister 4,5 zijn derhalve niet voorzien van dummykanalen waardoor de totale dissipatie nau- 2 welijks verhoogd wordt. De dissipatie per cel bedraagt f cv waarbij de klokfrequentie, C de capaciteit en V de grootte van de spanningsslag voor- stellen. Cmdat bij een geheugen van N parallel-registers f = — fg 15 (f = frequentie in het serie-register), zal de totale verhoging van de dissipatie bij een geheugen met 256 kolonmen en bij de gegeven breedte van de dummykanalen, hoogstens enkele‘procenten bedragen. Wanneer het daar-entegen nodig zou zijn geweest ook naast de serieregisters 4,5 dummy-kanalen aan te brengen, zou de totale dissipatie, ten gevolge van de hoge 20 klokfrequenties van de serieregisters, praktisch verdubbeld worden.

In een aantal gevallen kan het toch voordelig zijn aan de kqpse zijden van het geheugen lekstroom afvoeren aan te brengen, bijvoorbeeld cm parasitaire lading af te voeren, die door botsingsionisatie in de rand-circuits gegenereerd wordt. In dat geval is het echter niet nodig de af-25 voer op zeer korte af stand (enkele^um's) van de serieregisters aan te brengen. Fig. 1 toont een dergelijke afvoer 38, in onderbroken lijnen aan-gegeven en gelegen buiten het door de klokelektroden en hun aanvoerver-bindingen en kloklijnen 14, 15 bestreken gebied. De afvoer 38 kan eenvou-dig uit een n-type oppervlaktezone bestaan die een pn-overgang met het 30 substraat 1 vormt die door middel van de aansluiting 39 in de sperrichting kan worden voorgespannen. De zone 38 kan ook naast de dummykanalen 30 worden aangebracht, of worden uitgevoerd als een ring die de SPS-structuur cmringt.

Fig. 9 toont een schematisch bovenaanzicht van een variant van de 35 in het eerste uitvoeringsvoorbeeld beschreven SPS-structuur. In de teke-ning zijn schematisch het serie-ingangsregister 4, het serie-uitgangsregister 5, enkele parallel-registers 3 met de tussenliggende verzonken oxydestroken 8 getekend. Van de klokelektroden zijn enkele elektroden, 8104102 ΡΗΝ 10138 13 12 3 voorzien van de verwijzigingstekens φ , φ , φ ......... enz. van de

P P P

parallel-sectie aangegeven. Aan de rechterkant van de parallel-sectie is, op analoge wijze als in het voorgaande uitvoeringsvoorbeeld een duntnyka-naal 30 aangebracht dat van het buitenste register 3 is gescheiden door 5 een brede oxydestrook 32. Aan de linkerkant is het durnrykanaal opge-splitst in twee deelkanalen, 30a en 30b. De breedte van de tussenliggende oxydestroken 32a en 32b is weer ongeveer 2^um. Het dunrayregister 30a waar-van de breedte overeenstemt met de breedte van het kanaal 30 aan de rechterkant van de parallel-sectie, zal tijdens bedrijf weer het grootste deel 10 van de van de rand afkomstige lekstroan opvangen, die via het uitgangskon-takt 31a kan worden afgevoerd. Het dumryregister 30b, dat eveneens van een afzonderlijk uitgangscontact is voorzien, ondervindt in hoofdzaak dezelfde lekstrocm als de registers 3. De signalen die aan de uitgang 31b worden afgencmen kunnen als referentie ("0"-niveau) worden gebruikt bij het uit-15 lezen van de informatie bevattende signalen die aan de uitgang 7 van het serie-uitgangsregister worden uitgelezen. Uiteraard kan ook het dumnyre-gister 30 aan de rechterkant van de parallel-sectie op deze wijze worden opgesplitst.

Het zal duidelijk zijn dat de uitvinding niet is beperkt tot de 20 hier beschreven uitvoeringsvoorbeelden maar dat binnen het kader van de uitvinding voor de vakman nog veel variaties mogelijk zijn.

Zo kunnen geleidingstypen in de beschreven uitvoeringsvoorbeelden worden omgekeerd. Behalve voor CCD's met oppervlaktetransport, kan de uitvinding met voordeel warden toegepast in CCD's met bulk-transport 25 (bijv. heed) en in ladingsoverdrachtinriciitingen van het snrertjes-brigade type (bbd).

Ook kan, in plaats van een homogeen p-type substraat een halfge-leiderlichaam in de vorm van een zwakgedoteerde p-type epitaxiale laag op een sterker gedoteerd (pn—substraat) worden toegepast, waarbij het lek-30 strocmniveau, ten gevolge van de hogere dotering in het substraat, al aan-zienlijk gereduceerd is.

35 8104102

Claims (7)

1. Ladingsgekoppelde inrichting in de vorm van een SPS-geheugen omr vattende een aan een oppervlak van een gemeenschappelijk halfgeleiderli-chaam aangebracht stelsel - verder parallelsectie genoemd - van naast el- g kaar gelegen evenwijdige registers die een matrix van geheugencellen vor-men, en aan de ingangen zijn gekoppeld aan een gemeenschappelijk serie-ingangsregister voor het invoeren van de informatie, en aan de uitgangen aan een gemeenschappelijk serie-uitgangsregister voor het uitlezen van de informatie/ met het kenmerk dat in het halfgeleiderlichaam langs de rand 10 van het geheugen twee oppervlaktegebieden zijn gedefinieerd voor het af-voeren van parasitaire landingsdragers die vanuit het/ het geheugen orr ringende deel van het halfgeleiderlichaam naar het geheugen stramen, welke oppervlaktegebieden zich in hoofdzaak slechts langs de rand van de parallelsectie en aan weerszijden hiervan uitstrekken. 15

2. Ladingsgekoppelde inrichting volgens conclusie 1, met het kenmerk dat genoemde oppervlaktegebieden op een afstand van de buitenste registers van de parallelsectie zijn gelegen die ten hoogste ongeveer van dezelfde grootte als de afstand tussen de registers van de parallelsectie is.

3. Ladingsgekoppelde inrichting volgens conclusie 1 of 2, met het 20 kenmerk dat genoemde oppervlaktegebieden deel uitmaken van additionele registers die zich evenwijdig aan de registers van de parallelsectie/ in het halfgeleiderlichaam uitstrekken.

4. Ladingsgekoppelde inrichting volgens conclusie 3/ met het kenmerk dat genoemde additionele registers van een afzonderlijk uitgangscon- 25 tact zijn voorzien.

5. Ladingsgekoppelde inrichting volgens conclusie 3 of 4/ met het kenmerk/ dat de breedte van de additionele registers groter is dan die van de registers van de parallelsectie.

6. Ladingsgekoppelde inrichting volgens een of meer van de voorgaan-30 de conclusies/ met het kenmerk/ dat aithans een der buitenste registers is voorzien van een afzonderlijke uitgang voor het afnemen van een refe-rentiesignaal.

7. Ladingsgekoppelde inrichting volgens een of meer van de voorgaan- de conclusies/ met het kenmerk, dat in het halfgeleiderlichaam verdere 35 oppervlaktegebieden zijn gedefinieerd voor het afvoeren van lekstromen, welke verdere oppervlaktegebieden zich naast en evenwijdig aan de serie-registers in het halfgeleiderlichaam uitstrekken, en die op een afstand 8104102 'T * ΕΗΝ 10138 15 van de serieregisters zijn gelegen die groter is dan de afstand tussen de eerstgenoemde oppervlaktegebieden en de buitenste registers van de paral-lelsectie. 5 10 15 20 25 30 35 8104102