NL8001232A - Werkwijze voor het vervaardigen van een halfgeleiderinrichting. - Google Patents

Werkwijze voor het vervaardigen van een halfgeleiderinrichting. Download PDF

Info

Publication number
NL8001232A
NL8001232A NL8001232A NL8001232A NL8001232A NL 8001232 A NL8001232 A NL 8001232A NL 8001232 A NL8001232 A NL 8001232A NL 8001232 A NL8001232 A NL 8001232A NL 8001232 A NL8001232 A NL 8001232A
Authority
NL
Netherlands
Prior art keywords
heat treatment
hydrogen
layer
semiconductor
deposited
Prior art date
Application number
NL8001232A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8001232A priority Critical patent/NL8001232A/nl
Publication of NL8001232A publication Critical patent/NL8001232A/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

- -* PHN 9701 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.
"Werkwijze voor het vervaardigen van een halfgeleiderinrichting".
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op een halfgeleider-liehaam een isolerende laag wordt gevormd en het halfgeleiderlichaam in aanwezigheid van waterstof een warmtebehandeling wordt gegeven.
5 Het is reeds lang bekend dat door behandeling in een waterstof- of waterdampatmosfeer bij betrekkelijk lage temperaturen ladingen en op-pervlaktetoestanden aan een grensvlak tussen silicium en siliciumdioxide kunnen verdwijnen.
Beide effekten worden verklaard door reaktie van aan het grens-10 vlak aanwezige vrije elektronen met waterstof, waarbij bijvoorbeeld een siliciumwaterstof- of een siliciumhydroxylbinding wordt gevormd.
Hoewel door een dergelijke behandeling het grensvlak halfge-leider-isolerende laag belangrijk verbeterd kan worden blijkt een dergelijke verbetering vaak niet stabiel te zijn. Vermoedelijk is niet alle 15 waterstof vast gebonden en kan een deel van de waterstof van het grensvlak halfgeleider-isolerende laag verdwijnen, waardoor de eigenschappen van de halfgeleiderinrichting op korte termijn veranderen.
Met de uitvinding wordt onder meer beoogd een werkwijze aan te geven waarbij halfgeleiderinrichtingen worden verkregen die, door be-20 handeling bij aanwezigheid van waterstof, in de tijd stabiele eigenschappen hebben.
De uitvinding berust onder meer op het inzicht dat door een geschikte maskering verhinderd kan worden, dat geabsorbeerde waterstof uit het systeem halfgeleider-isolerende laag verdwijnt.
25 De in de aanhef vermelde werkwijze wordt volgens de uitvinding derhalve daardoor gekenmerkt, dat voorafgaande aan de warmtebehandeling op de isolerende laag vanuit een waterstof bevattend plasma een laag wordt neergeslagen van een materiaal behorende tot de groep bestaande uit siliciumnitride, amorf silicium en mengsels van siliciumnitride en 30 amorf silicium en het aldus neergeslagen materiaal dient als waterstof-bron bij de warmtebehandeling, welke warmtebehandeling plaatsvindt bij een hogere temperatuur als die waarbij de materiaallaag is neergeslagen.
Bij het neerslaan van de materiaallaag uit een waterstofhou- 800 1 2 32 +>·ν .* ΡΗΝ 9701 2 dend plasma worden enige atoomprocenten waterstof in de materiaallaag opgenomen.
Bij een hogere temperatuur dan de neerslagtemperatuur wordt zich in het materiaal bevindend waterstof afgegeven, dat door de isole-5 rende laag diffundeert en met de vrije elektronen aan het grensvlak tussen halfgeleideroppervlak en isolerende laag reageert.
Na de warmtebehandeling wordt de waterstof van het grensvlak niet losgelaten want het in een plasma neergeslagen siliciumnitride en het amorfe silicium is na de warmtebehandeling niet doorlaatbaar voor 10 waterstof. De materiaallaag blijft op de gerede halfgeleiderinrichting achter.
In de praktijk blijken met de werkwijze volgens de uitvinding vervaardigde halfgeleiderinrichtingen een grote stabiliteit van hun eigenschappen in de tijd te vertonen. Dit blijkt ook bij gebruikelij-15 ke levensduurtesten zoals testen waarbij gevormde pn-overgangen in keer-richting worden voorgespannen en de halfgeleiderinrichting op wisselende of verhoogde temperaturen, eventueel in vochtig milieu, wordt gehouden.
De doorlaatbaarheid voor waterstof van de genoemde materialen is geringer naarmate de depositie bij hogere temperatuur wordt uit-20 gevoerd. Deze temperatuur is bij voorkeur ten minste 200°C, bijvoorbeeld ca. 300°C.
Bijzonder goede resultaten worden verkregen indien de temperatuur waarbij de warmtebehandeling plaatsvindt 100 è 200°C, bijvoorbeeld 150°C hoger is dan de neerslagtemperatuur.
25 Daarbij bedraagt de dikte van de materiaallaag bij voorkeur ten minste 0,5-l^um.
De warmtebehandeling hoeft niet in een waterstofhoudende atmosfeer te worden uitgevoerd. Deze atmosfeer kan ook neutraal of oxyde-rend van aard zijn.
30 De beschreven warmtebehandeling kan een belangrijke aanvul ling betekenen op een reeds door de isolerende laag verkregen passive-ring van het halfgeleideroppervlak.
Bij voorkeur wordt voor de isolerende laag een silicium-dioxyde bevattende laag gekozen. .. ..
35 Teneinde verstoring van de door de warmtebehandeling ver kregen. goede eigenschappen te voorkomen worden het neerslaan van de materiaallaag en de warmtebehandeling voorafgegaan door voor de vervaardiging vereiste diffusiebehandelingen.
800 1 2 32 ΡΗΝ 9701 3
ν'·'-.- _ A
Het neerslaan van de materiaallaag en de warmtebehandeling kan uitstekend worden uitgevoerd indien reeds een metalliseringspatroon op het halfgeleiderlichaam is aangebracht. Bij de warmtebehandeling wordt tevens stralingsbeschadiging verwijderd, die in het halfgeleiderlichaam 5 door opsputteren van metaallagen kan ontstaan.
De aangebrachte materiaallaag kan dan bijvoorbeeld dienen als isolatie tussen boven elkaar gelegen metallisatiepatronen.
Indien amorf silicium als materiaal voor depositie uit een plasma wordt gekozen zal de laag dus in vele gevallen voldoende isoleren-10 de werking moeten bezitten.
Bij voorkeur is de soortelijke weerstand van een amorf silicium bevattende materiaallaag groter dan lO^Hcm. De soortelijke weerstand kan door toevoeging van doteringsstoffen worden ingesteld. Dergelijke lagen zijn voldoende isolerend en tevens in staat om ongewenste 15 lading van het halfgeleiderlichaam af te voeren.
De werkwijze volgens de uitvinding is niet alleen geschikt voor passivering van halfgeleideroppervlakken en daar aan het oppervlak komende pn-overgangen. Ook kan bijvoorbeeld de drempelwaarde van MOS-transistoren worden beïnvloed en wel in die zin dat praktisch de theo-20 retische drempelwaarde bereikt kan worden. Hierdoor is de drempelwaarde onafhankelijk van onreproduceerbare invloeden die bij de vervaardiging een rol spelen.
Daarbij wordt de materiaallaag op de poortelektrode van ten minste één MOS-transistor neergeslagen, waarna de warmtebehandeling wordt 25 uitgevoerd.
Men vindt in het algemeen dat bij kleiner wordende afmetingen van bipolaire geïntegreerde schakelingen het moeilijk is om de gewenste lineaire versterking te krijgen. Bij toepassing van de werkwijze volgens de uitvinding blijkt echter dat ten gevolge van het blijvend eli-30 mineren van ladingen en oppervlaktetoestanden aan het grensvlak van de halfgeleider door de reaktie met waterstof aanzienlijk kleinere afmetingen van bipolaire geïntegreerde schakelingen mogelijk worden.
De uitvinding zal nu worden toegelicht aan de hand van enige voorbeelden en van bijgaande tekening.
35 In de tekening stelt figuur 1 schematisch een doorsnede voor van een deel van een eerste halfgeleiderinrichting in een stadium van vervaardiging met behulp van de werkwijze volgens de uitvinding, stelt figuur 2 schematisch een doorsnede voor van een deel 800 1 2 32 c *·- PHN 9701 4 van een tweede halfgeleiderinrichting in een stadium van vervaardiging met behulp van de werkwijze volgens de uitvinding en stelt figuur 3 schematisch een doorsnede voor van een deel van een derde halfgeleiderinrichting in een stadium van vervaardiging 5 met behulp van de werkwijze volgens de uitvinding.
Bij een werkwijze voor het vervaardigen van een halfgeleiderinrichting wordt op een halfgeleiderlichaam 1 (zie fig. 1) een isolerende laag 2 gevormd en wordt het halfgeleiderlichaam 1 in aanwezigheid van waterstof een warmtebehandeling gegeven.
10 Hierbij wordt waterstof aan het grensvlak tussen het half geleiderlichaam 1 en de isolerende laag 2 gebonden. Ter verbetering van ' de stabiliteit van de waterstofbinding wordt volgens de uitvinding voor afgaande aan de warmtebehandeling op de isolerende laag 2 vanuit een waterstof bevattend plasma een laag 3 neergeslagen van een materiaal beho-15 rende tot de groep bestaande uit siliciumnitride, amorf silicium en mengsels van siliciumnitride en amorf silicium.
Het aldus neergeslagen materiaal dient als waterstofbron bij de warmtebehandeling, die plaatsvindt bij een hogere temperatuur als die waarbij de materiaallaag 3 is neergeslagen.
20 Aldus kan bijvoorbeeld een stabiele passivering van het half- geleideroppervlak worden verkregen. Het toepassingsgebied van de werkwijze volgens de uitvinding is zeer breed en bestrijkt de vervaardiging van discrete halfgeleiderinrichtingen en geïntegreerde schakelingen.
Het neerslaan van de materiaallaag en de warmtebehandeling 25 worden vaak toegepast in een gevorderd stadium van de vervaardiging, bij voorkeur nadat vereiste diffusiebehandelingen zijn gedaan of een metal-lisatiepatroon 4 (zie figuur 2) op het halfgeleiderlichaam is aangebracht, bijvoorbeeld ter verkrijging van een bipolaire geïntegreerde schakeling.
MOS-transistoren met praktisch de theoretische drempelwaarde 30 worden reproduceerbaar verkregen wanneer de materiaallaag 3 op de poort-elektrode 5 van ten minste êên MOS-transistor (zie figuur 3) wordt neergeslagen en daarna de warmtebehandeling wordt uitgevoerd. De warmtebehandeling wordt toegepast nadat source- en draingebieden 6 en 7 zijn gevormd. De isolerende laag 2 is de poortisolatie van de-in figuur 3 weergegeven 35 MOS-transistor.
Als isolerende laag wordt bij voorkeur een siliciumdioxyde bevattende laag gekozen. Bij een halfgeleiderlichaam, dat bij voorkeur uit silicium bestaat, kan de isolerende laag op een gebruikelijke wijze §00 1 2 32 PHN 9701 5 door oxydatie van het siliciumlichaam worden verkregen.
De materiaallaag kan op een gebruikelijke wijze worden neergeslagen in een doosvormige reaktor in een bij 50 kHz gegenereerd plasma.
Aan het plasma wordt ter verkrijging van een laag van silicium-5 nitride een gasmengsel toegevoerd bestaande uit ca. 40 Vol. % NH^, ca.
10 Vol % SiH4 en ca. 50 Vol % Ng.
Ter verkrijging van een laag amorf silicium wordt een gasmengsel aan het plasma toegevoerd bestaande uit 100 Vol % SiH^.
Materiaallagen uit mengsels van siliciumnitride en amorf sili-10 cium worden bijvoorbeeld verkregen uit mengsels van silaan en stikstof.
De genoemde lagen worden bijvoorbeeld neergeslagen bij een temperatuur van 300°C. Neerslagtemperatuur boven 200°C leveren lagen die voldoende ondoorlaatbaar zijn voor waterstof en tevens een voldoend hoog waterstofgehalte, bijvoorbeeld 2at.%, bezitten. Deze waterstofgehalten 15 kunnen oplopen tot 20at.?ó. Voor het verkrijgen van amorf silicium is de neerslagtemperatuur niet hoger dan 550°C.
Bij de warmtebehandeling wordt voldoende waterstof afgegeven indien de behandelingstemperatuur 100 a 200°C., bijvoorbeeld 150°C hoger is dan de neerslagtemperatuur, dus bijvoorbeeld 450°C bedraagt. De warm-20 tebehandeling duurt slechts kort. Een behandelingsduur van 15 minuten is meestal voldoende. Soms kan ook in korte tijd, bijvoorbeeld 5 ê 10 minuten, het beoogde resultaat zijn verkregen.
Een geschikte dikte van de materiaallaag bedraagt 0,5-lyum, deze is voor de meeste toepassingen voldoende isolerend indien de soor- 25 telijke weerstand meer dan lQ'Jlcm bedraagt, zonder dotering bedraagt g de soortelijke weerstand van laag 3 bijvoorbeeld 2.10 ~acm.
Metallisatiepatronen 4 kunnen op een gebruikelijke wijze uit titaan-, platina- en goudlagen worden opgebouwd. Laag 3 wordt dan bij bijvoorbeeld 200°C neergeslagen en de behandelingstemperatuur bedraagt dan 30 bijvoorbeeld 350°C.
Gevonden is een afname van de rekombinatiesnelheid met een faktor lOx aan het grensvlak silicium - siliciumdioxyde; een verbetering van de lineariteit van bipolaire IC's van bijvoorbeeld 1,2 tot 1,01; een 2 verbetering van de β . van I L I.C.'s, namelijk een faktor 2-3 x ho-35 ger bij lage stromen, welkekonstant is tot in het nA-gebied.
De poortelektrode 5 kan uit gebruikelijke materialen zoals po-lysilicium of aluminium bestaan.
Bij gebruikelijke werkwijzen ter verkrijging van MOS-transis- 300 1 2 32 ΡΗΝ 9701 6 toren worden - afhankelijk van onkontroleerbare variaties in de vervaardiging - drempelwaarden van een bepaald type p- en n-kanaal MOS-transis-toren verkregen die liggen tussen 1,3 en 1,7V. Na een behandeling met behulp van de werkwijze volgens de uitvinding wordt nagenoeg de theore-5 tische waarde bijvoorbeeld voor een n-kanaal MOS-transistor van 1,2 V en voor een p-kanaal MOS-transistor van 1,8V bereikt. Deze waarden verlopen niet in de tijd in tegenstelling tot de waarde die met de bekende werkwijzen en soms pas na een vele uren durende behandeling worden verkregen.
10 De uitvinding is niet beperkt tot de gegeven voorbeelden.
Het zal de vakman duidelijk zijn dat binnen het kader van de uitvinding vele variaties mogelijk zijn.
Zo kan men bijvoorbeeld in plaats van silicium als materiaal voor het halfgeleiderlichaam ook lichamen uit III V of II VI materialen worden 15 toegepast.
20 25 30 35 800 1 2 32

Claims (12)

1. Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op een halfgeleiderlichaam een isolerende laag wordt gevormd en het halfgeleiderlichaam in aanwezigheid van waterstof een warmtebehandeling wordt gegeven, met het kenmerk, dat voorafgaande aan de warmtebe- 5 handeling op de isolerende laag vanuit een waterstof bevattend plasma ! een laag wordt neergeslagen van een materiaal behorende tot de groep bestaande uit siliciumnitride, amorf silicium en mengsels van silicium-nitride en amorf silicium en het aldus neergeslagen materiaal dient als waterstofbron bij de warmtebehandeling, welke warmtebehandeling plaats-10 vindt bij een hogere temperatuur als die waarbij de materiaallaag is neergeslagen.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat de temperatuur waarbij het materiaal wordt neergeslagen ten minste 200°C bedraagt.
3. Werkwijze volgens conclusie 2, met het kenmerk, dat de tempe-15 ratuur waarbij het materiaal wordt neergeslagen ca. 300°C. bedraagt.
4. Werkwijze volgens conclusie 2 of 3, met het kenmerk, dat de temperatuur waarbij de warmtebehandeling plaatsvindt 100-2Q0°C. hoger is dan de neerslagtemperatuur.
5. Werkwijze volgens conclusie 4, met het kenmerk, dat de tempe-20 ratuur waarbij de warmtebehandeling plaatsvindt ca. 150°C. hoger is dan de neerslagtemperatuur.
6. Werkwijze volgens een van de voorgaande conclusies, met het kenmerk, dat de dikte van de materiaallaag ten minste 0,5-lyum bedraagt.
7. Werkwijze volgens een van de voorgaande conclusies, met het 25 kenmerk, dat als isolerende laag een siliciumdioxyde bevattende laag wordt gekozen.
8. Werkwijze volgens een van de voorgaande conclusies, met het kenmerk, dat het neerslaan van de materiaallaag en de. warmtebehandeling worden voorafgegaan door voor de vervaardiging vereiste diffusiebehan- 30 delingen.
9. Werkwijze volgens een van de voorgaande conclusies, met het kenmerk, dat neerslaan van de materiaallaag en de warmtebehandeling worden uitgevoerd nadat een metallisatiepatroon op het halfgeleiderlichaam is aangebracht.
10. Werkwijze volgens een van de voorgaande conclusies, met het kenmerk, dat de soortelijke weerstand van een amorf silicium bevattende materiaallaag groter is dan 10^._lcm.
11. Werkwijze volgens een der voorgaande conclusies, met het ken- 800 1232 -v- PHN 9701 8 merk, dat de materiaallaag op de poortelektrode van ten minste één M0S-transistor wordt neergeslagen en daarna de warmtebehandeling wordt uitgevoerd.
12. Werkwijze volgens een der voorgaande conclusies, met het 5 kenmerk, dat het halfgeleiderlichaam uit silicium bestaat. 10 15 20 25 30 35 800 1 2 32
NL8001232A 1980-02-29 1980-02-29 Werkwijze voor het vervaardigen van een halfgeleiderinrichting. NL8001232A (nl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
NL8001232A NL8001232A (nl) 1980-02-29 1980-02-29 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8001232A NL8001232A (nl) 1980-02-29 1980-02-29 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
NL8001232 1980-02-29

Publications (1)

Publication Number Publication Date
NL8001232A true NL8001232A (nl) 1981-10-01

Family

ID=19834916

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8001232A NL8001232A (nl) 1980-02-29 1980-02-29 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.

Country Status (1)

Country Link
NL (1) NL8001232A (nl)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0128724A2 (en) * 1983-06-13 1984-12-19 AT&T Corp. Preparation of photodiodes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0128724A2 (en) * 1983-06-13 1984-12-19 AT&T Corp. Preparation of photodiodes
EP0128724A3 (en) * 1983-06-13 1986-01-22 American Telephone And Telegraph Company Preparation of photodiodes

Similar Documents

Publication Publication Date Title
JPS63316476A (ja) 半導体装置およびその製造方法
JPS6094757A (ja) 抵抗体
JPS61134079A (ja) 改良されたラテラルポリシリコンダイオードおよびそれを作る方法
WO1992022086A1 (en) Anneal to decrease moisture absorbance of intermetal dielectrics
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
US6313728B1 (en) Stabilized polysilicon resistor and a method of manufacturing it
EP0187475A2 (en) Method of manufacturing semiconductor devices having an oxygen-containing polycristalline silicon layer
JPS6022497B2 (ja) 半導体装置
JPH07235542A (ja) 半導体装置およびその製造方法
JP3213909B2 (ja) 抵抗およびその作製方法
JP3152739B2 (ja) 半導体集積回路装置の製造方法
KR960005801A (ko) 반도체 장치 제조방법
EP0769808A2 (en) Wet etching process with high selectivity between Cu and Cu3Ge
NL8001232A (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JP2950555B2 (ja) 半導体装置の製造方法
CN1312736C (zh) 半导体装置的制造方法
US6579614B2 (en) Structure having refractory metal film on a substrate
US6365482B1 (en) I.C. thin film resistor stabilization method
JPH06177128A (ja) 半導体装置とその製造方法
US4380115A (en) Method of making a semiconductor device with a seal
EP0471844A1 (en) Silicon oxide film and semiconductor device having the same
KR100255130B1 (ko) 초고집적 기억소자 및 비기억소자를 위한 wbxny확산방지막제조방법 및 그를 이용한 다층 금속연결 배선방법
JP3334760B2 (ja) 半導体装置の製造方法
US6521505B2 (en) Manufacturing method of semiconductor device
JPS5890727A (ja) 電極または配線

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed