NL8001189A - Inrichting en werkwijze binnen een digitaal verwerkingssysteem voor het vooraf ophalen van zowel operatiecoden als van operanden. - Google Patents
Inrichting en werkwijze binnen een digitaal verwerkingssysteem voor het vooraf ophalen van zowel operatiecoden als van operanden. Download PDFInfo
- Publication number
- NL8001189A NL8001189A NL8001189A NL8001189A NL8001189A NL 8001189 A NL8001189 A NL 8001189A NL 8001189 A NL8001189 A NL 8001189A NL 8001189 A NL8001189 A NL 8001189A NL 8001189 A NL8001189 A NL 8001189A
- Authority
- NL
- Netherlands
- Prior art keywords
- operand
- instruction word
- extracting
- opcode
- memory
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000004044 response Effects 0.000 claims description 7
- 238000000605 extraction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/383—Operand prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Devices For Executing Special Programs (AREA)
Description
8θ. 303VTi/M/vL 'v
-1- N
Aanvraagster: Tektronix, Inc. te Beaverton, Oregon,
Verenigde Staten van Amerika
Korte aanduiding: Inrichting en -werkwijze tinnen een digitaal verwerkingssysteem voor het vooraf ophalen van zowel operatie-coden als van operanden
De uitvinding heeft betrekking op middelen voor het ophalen van instructies en operanden in een digitaal verwerkingssysteem.
Een bekend, op een verwerker gebaseerd rekensysteem omvat naast een verwerkings deel een geheugendeel voor het vasthouden van te verwerken 5 gegevens en een invoer/uitvoerdeel voor de overdracht van gegevens in en uit het systeem. In een dergelijke bekende'inrichting worden gegevens in de vorm van instructies en operanden onder besturing van een programma-teller in de verwerkingseenheid in volgorde uit het geheugen of gelezen en naar behoefte opgehaald. Indien elke nieuwe instructie of operand ver-10 eist is, wordt het uit het geheugen gehaald en beschikbaar gesteld aan de verwerkingseenheid voor de uitvoering daarvan of voor het nemen van een andere geschikte actie. In sommige bekende inrichtingen bestaat eveneens een mogelijkheid om een volgende instructie gedurende de uitvoering van een actuele instructie op te halen.
15 Problemen treden op indien de uit te voeren instructie vereist, dat extra gegevens worden verkregen voordat de uitvoering kan beginnen: bij voorbeeld een met een eerste waarde bij een rekenkundige bewerking.
In dergelijke gevallen moet de verwerkingseenheid wachten waarbij een extra geheugentoegang wordt uitgevoerd en de informatie verkregen wordt.
20 Een dergelijk wachten van de verwerkingseenheid vermindert duidelijk de totale snelheid en efficiëntie van de inrichting.
De uitvinding heeft betrekking op een inrichting en werkwijze voor het vooraf ophalen van zowel instructies en operanden voor achtereenvolgende uitvoering of andere actie door een digitale verwerkingseenheid.
25 De inrichting volgens de uitvinding betreft in het bijzonder een geheugen-besturingseenheid en een overeenkomstige werkwijze voor het ophalen van een volgende instructie en daarmee geassocieerde operanden terwijl de verwerkingseenheid een actuele instructie uitvoert, waarbij de ophaalbewer-king onafhankelijk en samenvallend met de executiebewerking plaats vindt.
30 Tijdens de uitvoering van een actuele instructie door de verwer kingseenheid haalt de geheugenbesturingseenheid automatisch het volgende so o 11 ή V -2- instructiewoord op, decodeert het commando of de operatiecode, verdeelt het word in bepaalde vooraf gekozen besturingssignalen en gebruikt de geschikte besturingssignalen voor het ophalen van een'tweede byte of woord met de noodzakelijke operanden voor de uitvoering van de instructie.
5 In veel gevallen worden zowel de bewerking van het ophalen van de volgende instructie als van de bewerking van het ophalen van de operand afgerond voordat de bewerkingseenheid met de uitvoering van de actuele instructie klaar is, In bijna alle gevallen zal de bewerking van het vooraf ophalen tenminste de tijd doen afnemen dat de verwerkingseenheid moet wachten 10 voordat de volgende instructie en operand voor executie of andere actie beschikbaar zijn. Er is eveneens voor gezorgd dat de delen van een vooraf opgehaalde instructie bewaard worden cm de noodzaak voor een opvolgende geheugentoegang uit te sluiten en daarbij verder de wachttijd van de verwerkingseenheid te verkleinen.
15 De uitvinding heeft tot doel middelen en een werkwijze binnen een op een verwerkingseenheid gebaseerd rekensysteem te verschaffen ter verhoging van het totale rendement van het systeem door verkleining van de tijd welke de verwerkingseenheid moet wachten voor een volgende instructie of operand.
20 De uitvinding heeft verder ten doel middelen en een werkwijze te verschaffen binnen een dergelijk systeem voor het vooraf en samenvallend met de executie van een actuele instructie ophalen van zowel een volgende instructie en indien van toepassing een volgende operand voor opvolgende executie of andere actie door de verwerkingseenheid.
25 De uitvinding heeft daarbij als kenmerk, dat de progranmateller, die doorgaans gebruikt wordt cm het geheugenadres van een volgende instructie· te verschaffen, zich bevindt binnen en bestuurd wordt door een geheugenbesturingseenheid in plaats van de verwerkingseenheid teneinde zonder tussenkomst van de verwerkingseenheid het ophalen van een volgende 30 instructie mogelijk te maken.
De uitvinding wordt toegelicht aan de hand van de figuur.
Deze enkele figuur toont een blokdiagram van de geheugenbesturingseenheid volgens de uitvinding binnen een op een verwerkingseenheid gebaseerd rekensysteem.
35 De figuur toont in een vereenvoudigd blokdiagram de geheugenbestu ringseenheid (MCü) 20 volgens de uitvinding binnen een op een verwerkingseenheid gebaseerd rekensysteem met een verwerkingsdeel 22, een hoofd- 800 1 1 89 -3- > geheugendeel 2k en een invoer/uitvoer (I/O) deel 26, die, als aangegeven in de figuur, met elkaar zijn verbonden door middel van de getrokken lijnen, welke gegevenslijnen zijn, en door middel van de gestippelde lijnen, welke stuurlijnen zijn.
c; Het verwerkingsdeel 22 omvat ten behoeve van de illustratie een slechts-lezen-geheugen (ROM) 30 voor. de opslag van een of meer vooraf gecodeerde microprogramma's, voldoende rekenketens 32 voor de ontvangst van gegevenswoorden vanaf de MCU 20, voor het uitvoeren van bepaalde logische bewerkingen en het terugvoeren van gegevenswoorden naar de MCU, .jQ waarbij al deze bewerkingen afhankelijk zijn van door de door middel van de ROM 30 verkregen besturingssignalen, en een verwerkingsstuurketen 3^ voor de besturing van de ROM 30 en de rekenkundige ketens 32 op een zodanige wijze dat een gewenste logische bewerking verkregen wordt. De in de ROM 30 opgeslagen informatie omvat een aantal micro-instructiewoorden 15 waarvan verschillende opeenvolgende groepen microprogramma’s vormen, die êên of meer m.acro-instructies van de instructieset van het systeem uitvoeren. Als reactie op een ontvangen macro-instructiewoord krijgt de verwerkingsstuurketen 3^ achtereenvolgens elk instructiewoord van het overeenkomstige mieroprogramma ter verkrijging van een serie stuursignalen, 20 die noodzakelijk zijn cm de rekenkundige ketens 32 een gewenste bewerking te doen uitvoeren. Dergelijke verwerkingseenheiddelen zijn bekend.
Het hoofdgeheugendeel 2h omvat eveneens als voorbeeld een slechts-lezen-geheugen (ROM) Uo, een willekeurig toegankelijk geheugen (RAM) k2, een geassocieerde adresseringsketen Ml· en gegevensketens h6 en een geas-25 socieerde besturingsketen k8 die alle via de MCU 20 of via het 1/0 hoofddeel 26 toegankelijk zijn. In het voorbeeld volgens de figuur bestaat elk geheugenmoduul ko, k2 uit 65*536 (65K) woorden van elk 8 bits,·waarbij elk woord op unieke wijze door middel van een specifiek 16-bit adreswoord en een geschikt geheugenkeuzesignaal identificeerbaar is. Opganerkt wordt, 30 dat de uitvinding niet beperkt wordt door de capaciteit van de geheugen-modulen of de lengte van de geheugenwoorden. Het 1/0 deel 26 kan componenten omvatten als kathodestraalbuisstations, toetsenborden, stuur-knuppels, magnetische bandeenheden en dergelijke. De invoer in het systeenfwordt verzorgd door gegevenssignalen naar de gegevensketens k6 en 35 een geschikt stuursignaal naar het geheugenstuurketen ^-8 te voeren en uitvoer wordt verzorgd door gegevenssignalen vanaf een geheugen Ho, k2 en weer vergezeld van het geschikte stuursignaal naar het 1/0 deel te 800 1 1 89 . j» 7 -in voeren. Zovel het hoofdgeheugendeel 2b als het I/O deel 26 zijn bekend, het is echter nuttig indien het geheugendeel in staat is cm gegevens op een byte-overlappende manier te ontvangen, op te slaan en te verzenden, d.v.z. met een lager byte van een eerste 2-byte voord eveneens het 5 hogere byte van een eerstvolgend 2-byte voord vormend. Een dergelijk geheugensysteem is beschreven in een, ongeveer tegelijkertijd met deze ingediende, aanvrage van dezelfde aanvraagster en zal van toepassing zijn in het vervolg van deze beschrijving.
De geheugenbesturingseenheid 20, die de basis van de uitvinding 10 vormt, heeft een instructieregister 60 voor het vasthouden en aanbieden aan het ververkingsdeel 22 van een 8-bit instructievoord, heeft ter besturing van het ophalen slechts-lezen-geheugen (BOM) 62 voor het automatisch omzetten van elk naar het instructieregister 60 gevoerde voord in een van 256 mogelijk 8-bit besturingssignalen, en een MCU stuurketen 6b 15 voor de uitvoering van bepaalde besturingsfuncties in responsie op de door de ROM 62 afgegeven stuursignalen. Eveneens zijn opgencmen een l6-bit programmateller 66 voor het vasthouden van het hoofdgeheugenadres van het volgende macro-instructievoord, een 16-bit ingangsslottrekker 68 voor gegevens van een 16-bit uitgangsslottrekker 70 voor gegevens voor 20 het vasthouden en overbrengen van gegevensvoorden in en uit het ververkingsdeel 22, een byteslottrekker of register J2 voor het vasthouden van de lagere 8-bits van een 16-bits instructievoord en een nul/teken-uit-breidingsketen 7^ voor het afgeven van 8-bits die alle nul of alle êên zijn voor selectieve combinatie met de 8 in de byteslottrekker opgeslagen 25 bits. De uitdrukking ’,instructievoord,, vordt verondersteld een geheugen-voord te omvatten met een villekeurige operatiecode, een operand, of beide.
De toegang tot het hoofdgeheugendeel 2k vindt plaats volgens een van tvee onafhankelijke vijzen: expliciet en impliciet. Bij de expliciete 30 vijze vordt op bekende vijze toegang tot het geheugen verkregen doordat het ververkingsdeel.22 een adressignaal via de uitgangsslottrekker J0 en een geschikt stuursignaal via de MCU stuurketen 6b naar het hoofdgeheugen stuurt gedurende een eerste tijdcyclus en een gegevenssignaal via de uitgangsslottrekker 70 of ingangsslottrekker 67 gedurende een tveede opvol-35 gende tijdcyclus verzendt of ontvangt.
Bij de impliciete vijze vindt toegang tot het geheugen plaats via slechts de MCU 20 en onafhankelijk van en zonder tussenkomst van de ver- 800 1 1 89 -5- '· werkingseenheid 22. Voor de duidelijkheid wordt een toelichting over de toegang op de impliciete wijze tegelijk met de toelichting over de werking van de geheugenstuureenheid 20 gegeven. Er wordt opgemerkt, dat de nieuwheid van de uitvinding berust op de functionele en operationele 5 eigenschappen van de geheugenstuureenheid 20 in samenwerking met de ver-werkingseenheid 22 en het geheugen 2b, en dat de implementatie van de individuele componenten van de stuureenheid met bekende, middelen kan geschieden. De primaire functies van de MCU 20 zijn het vooraf ophalen van instructiewoorden voor opvolgende executie door de verwerkingseen-10 heid 22 en het vooraf ophalen van operanden die noodzakelijk zijn voor ' de instructie-executie. Een instructiewoord bestaat doorgaans uit tenminste êên byte die een operatiecode, of opcode, definieert en een of meer extra bytes, dié voor de uitvoering van de geïdentificeerde operatie noodzakelijke operanden definieert. Een uitzondering op de algemene regel 15 is de enkel-byte-instructie welke geen operand voor haar executie vereist.
In alle gevallen bevat het opcode-deel van het instructiewoord informatie, welke de bron, zo aanwezig, van de noodzakelijke operanden bepaalt.
Voor instructiewoorden van drie of minder bytes kan de MCU 20 zowel de opcoden'en de noodzakelijke operanden vooraf ophalen. Voor instructie-20 woorden van' meer dan drie bytes worden de operanden op expliciete wijze door de verwerkingseenheid 22 opgehaald.
Tijdens de uitvoering van een actuele instructie, welke geen verdere toegang tot het hoofdgeheugen vereist, zendt het verwerkings-deel 22, een stuursignaal via de lijn 80 naar de MCU stuurketen 6b van de 25 geheugenstuurketen 20 cm een eerstvolgend instructiewoord op te halen.
Ea ontvangst van het signaal betreffende het vooraf ophalen zendt de stuurketen 6b een signaal via de stuurlijn 82 naar de geheugenstuurketen ij-8 om het 16-bit geheugenwoord, geïdentificeerd door het actueel in de geheugenteller 66 opgeslagen 16-bit geheugenadressignaal te ont-30 trekken (merk op dat de programmateller zich in de MCU 20 bevindt in plaats van als conventioneel in het verwerkingsdeel 22. De plaatsing van de programmateller in de MCU staat toe om het incrementeel te vernieuwen onder besturing van de stuurketen 6b zonder tussenkomst van de verwerkingseenheid. Volgens afspraak bevat de programmateller 16 ook nu steeds het 35 adres van het volgende te verkrijgen instructiewoord). De bovenste 8 bits (8-15) van het onttrokken geheugenwoord (de opcode) worden via de ge-gevenslijn 8U naar het instructieregister 60 gezonden en de lagere 8 bits 800 1 1 89 φ -6- (0-7, een potentiële operand) worden via dezelfde lijn naar de byteslot-trekker 72 gezonden. Bij ontvangst door het instructieregister 60 wordt de 8-hit opcode bewaard voor later transport naar het verwerkingsdeel 22 en tegelijkertijd naar de slottrekkerbesturings ROM 62 gezonden voor 5 automatische omzetting in een stuursignaal, welke aangeeft of een operand vereist is voor de uitvoering van de opcode en indien dit het geval is, de bron van het operand adres. De meest gebruikte bron van een operand-adres is de programmeteller 66 (nu verhoogd om met het adres van het volgende instructiewoord overeen te komen). Een andere gebruikte bron is het 10 tweede byte, of de tweede en derde bytes, van het vooraf opgehaalde instructiewoord. De ophaalbesturings ROM 62 is, in het voorbeeld volgens de figuur, een 256 woord bij 8-bit slechts-lezen-geheugen, dat reeds voorgeladen is ter verkrijging van een voorafgekozen 8-bi‘t stuursignaal in responsie op een ontvangen 8-bit opcode. Equivalente eenheden met andere T5 capaciteiten kunnen binnen het kader van de uitvinding eveneens gebruikt warden.
Indien een voorafbepaalde instructie slechts een opcode omvat, veroorzaakt het door de ROM 62 afgegeven stuursignaal dat de in de byte-slottrekker 72 opgeslagen 8 bits terzijde geplaatst worden indien het in 20 het instructieregister 60 opgeslagen opcode gereed is voor transmissie naar de verwerkingseenheid 22 zonder verdere verwerking. Indien het tweede byte van het vooraf opgehaalde instructiewoord een letter is, dat wil zeggen een gegevens const ante of een verschuivingswaarde, veroorzaakt het door de ROM 62 afgegeven stuursignaal, dat de in de byteslottekker 72 25 opgeslagen 8 bits tezamen met 8 bits, die alle nul of alle êên zijn, vanaf de nul/teken-uitbreidingsketen 7^ overgebracht worden naar de ingangs-slottrekker 68 voor opvolgende overdracht tezamen met de opcode vanuit het instructieregister 60 naar de verwerkingseenheid 22. De gegevens-lijnen tussen de geheugenbyteslottrekker 72 en de nul/teken-uitbreiïLngs-30 keten Jk met de ingangsslottrekker 68 zijn zodanig verbonden, dat de 8 bits vanaf de byteslottrekker naar de lagere 8 bitposities van de ingangsslottrekker overgebracht worden en de 8 bits vanaf de nul/teken-uitbreidingsketen naar de hogere 8 bitposities overgebracht worden. Indien het tweede byte van het vooraf opgehaalde instructiewoord een kort adres 35 is, dat wil zeggen van 00 tot FF hexadecimaal, veroorzaakt het door de stuur-ROM 62 afgegeven stuursignaal, dat de in de byteslottrekker 72 opgeslagen 8 bits naar het hoofdgeheugendeel 2b teruggezonden worden te- 80 0 1 1 89 -7- zamen met een geschikt stuursignaal vanaf de MCU stuurketen 6b naar de geheugenstuurketen 1*8 om een leesbewerking op het geheugen uit te voeren in de door het 8-bitsignaal gedefinieerde locatie. Het onttrokken 16-bit operandsignaal wordt dan naar de ingangsslottrekker 68 gezonden voer 5 opvolgende overdracht naar het verwerkingsdeel 22 en weer tezamen met de in het instructieregister βθ opgeslagen opcode.
Indien de vooraf opgehaalde code aangeeft, dat de operanden of de adressen van de operanden als vereist voor de uitvoering zich in een derde als ook in een tweede byte van het geassocieerde instructiewoord bevinden 10 veroorzaakt het door de ophaalbesturings ROM 62 afgegeven resulterend stuursignaal dat door de werking van de MCU stuurketen 6b de 8 bits in de byteslottrekker J2 ter zijde geplaatst worden en een nieuwe toegang tot het geheugen gezocht wordt op het adres gedefinieerd door de actuele inhoud van de programmateller 66, waarbij het onttrokken 16-bit geheugen-15 woord naar de ingangsslottrekker 68 overgebracht wordt indien het een letter is of door de adresketens bb voer opvolgende geheugentoegang teruggevoerd wordt indien het een adres is. In het laatste geval wordt het 16-bit geheugenwoord dat tijdens de tweede toegang onttrokken werd, eveneens naar de ingangsslottrekker 68 gevoerd voor opvolgende actie door 20 de verwerkingseenheid 22. Alleen indien het instructiewoord vier of meer bytes omvat, is het noodzakelijk voor de verwerkingseenheid 22 om de operanden via een geheugentoegang op expliciete wijze te onttrekken; overigens is de bewerking van het vooraf ophalen geheel onafhankelijk van de werking van de verwerkingseenheid behalve natuurlijk wat betreft de op-25 wekking van. het initiële signaal voor het vooraf ophalen.
Er wordt opgemerkt, dat hoewel de gegevensoverdracht vanaf het hoofdgeheugendeel 2b via de geheugenstuureenheid 20 naar het processor-deel 22 met 16-bit geheugenwoorden plaats vindt, de executie van de bewerking van het vooraf ophalen zeer efficiënt wordt verzorgd indien het 30 geheugen toegankelijk is met'veelvouden van 8 bits; dat wil zeggen dat een toegang tot adres IJ de bytes N en U + 1 zal terugvoeren en een toegang tot adres H + 1 de bytes H + 1 en H + 2 zal terugvoeren. Zoals eerder gezegd, wordt deze mogelijkheid geboden door de geheugeninrichting zoals beschreven in de met deze tegelijk ingediende aanvrage op naam van 35 dezelfde aanvraagster.
Indien iedere bewerking van het vooraf ophalen afgerond is, komen de in het instructieregister 60 opgeslagen opcode en de mogelijke in de 800 1 1 89 ψ -8- ingangsslottrekker 68 opgeslagen operanden beschikbaar om na opdracht daartoe naar het verwerkingsdeel 22 overgebracht te worden. In de meeste gevallen zal de bewerking van het vooraf ophalen afgerond zijn voordat het verwerkingsdeel met de uitvoering van de actuele instructie klaar is.
5 In die gevallen waar het verwerkingsdeel gereed komt voordat de bewerking van het vooraf ophalen afgerond is wordt toch een tijdsvoordeel verkregen door de eerdere initiatie van de bewerking van het vooraf ophalen.
800 1 1 89
Claims (6)
1. Inrichting met middelen geassocieerd met een digitale verwerkings-eenheid voor het onafhankelijk van de "werking van de verwerkingseenheid vooraf ophalen van een opcodedeel en een operanddeel van een instructiewoord gekenmerkt door middelen voor de opslag van een instructiewoord, 5 dat een uit te voeren logische bewerking definieert, verwerkingsmiddelen, die reageren op de ontvangst van het instructiewoord voor de uitvoering van dedaarbij gedefinieerde logische bewerkingen, middelen geassocieerd met de geheugenmiddelen voor het onttrekken van een opcodedeel uit het instructiewoord, middelen die onafhankelijk zijn van de werking van de 10 verwerkingsmiddelen en reageren op de opcode voor het onttrekken van een operanddeel uit het instructiewoord en middelen voor de overdracht van het opcodedeel en het operanddeel van het instructiewoord naar de verwerkingsmiddelen voor de uitvoering daarvan.
2. Inrichting volgens conclusie 1, met het kenmerk, dat de operand 15 onttrekkende middelen middelen omvatten voor de omzetting van de opcode in een stuursignaal; dat kenmerkend is voor een locatie van de operand, en middelen die reageren op het signaal voor het onttrekken van de operand uit deze locatie.
3. Inrichting volgens conclusie 1, met het kenmerk, dat de geheugen- 20 middelen een aantal geheugenlocaties hebben voor de opslag van een dergelijk veelvoud van instructiewoorden, waarbij elke geheugenlocatie door middel van een uniek adres identificeerbaar is en waarin de opcode onttrekkende middelen programmatellermiddelen omvatten voor het houden van een adressignaal dat kenmerkend is voor het adres in de geheugenmiddelen 25 van het volgende te onttrekken instructiewoord. k. Middelen volgens conclusie 3, met het kenmerk, dat de operand ophalende middelen omvatten voor de onttrekking van een volgend instructiewoord uit een opslaglocatie in de geheugenmiddelen, bepaald door het adressignaal dat actueel in de programmatellermiddelen bevat wordt. 30 5· Middelen volgens conclusie 1, met het kenmerk, dat de opcode onttrekkende middelen middelen omvatten voor de onttrekking vanuit de geheugenmiddelen van zowel een opcodedeel en een operanddeel uit het instructiewoord, eerste registermiddelen voor het vasthouden van de onttrokken opcode, en tweede registermiddelen voor het vasthouden van de ont- 35 trokken operand, waarbij de operand onttrekkende middelen middelen cm- 800 1189 -10- * yatten die reageren op de opcode voor de afgifte van een. stuursignaal welke kenmerkend is voor de aanwezigheid in de tweede registermiddelen van de operand en waarbij de het instructiewoord overbrengende middelen middelen omvatten die reageren op het stuursignaal voor de overdracht 5 van de opcode vanuit de eer'ste registermiddelen en de operand vanuit de tweede registermiddelen naar de verwerking smiddelen.
6. Werkwijze voor het vooraf ophalen van een opcodedeel en een operand-deel uit een digitaal instructiewoord voor het opvolgend uitvoeren door een digitale verwerkings eenheid gekenmerkt door geheugenmiddelen voor de 10 opslag van een aantal digitale instructiewoorden, waarvan elk woord een uit te voeren logische bewerking definieert, en door verwerking smiddelen, die reageren op de ontvangst van een digitaal instructiewoord voor de uitvoering van een daarbij gedefinieerde logische bewerking, het onttrekken vanuit de geheugenmiddelen van een opcodedeel van een eerste instructie-15 woord, het onafhankelijk van de werking van de verwerkingsmiddelen en in responsie op de opcode onttrekken van een operanddeel van het eerste instructiewoord, en de overdracht van het opcodedeel en het operanddeel ' van het eerste instructiewoord naar de verwerkingsmiddelen voor uitvoering daarvan. 20 7· Werkwijze volgens conclusie 6, met het kenmerk, dat de stap van het onttrekken van een operanddeel van het eerste instructiewoord onafhankelijk van de werking van de verwerkingsmiddelen en in responsie op de opcode de stappen omvat van de omzetting van de onttrokken opcode in een stuursignaal, welke kenmerkend is voor een locatie van de operand en het 25 onttrekken van de operand vanuit de met het signaal overeenkomende locatie.
8. Werkwijze volgens conclusie 6, met het kenmerk, dat de stap van het onttrekken vanuit de geheugenmiddelen van een opcodedeel van een eerste instructiewoord de stap omvat van het handhaven in een programma-teller van het adres van een volgend te onttrekken instructiewoord. 30 9· Werkwijze volgens conclusie 8, met het kenmerk, dat de stap van het onttrekken van een operanddeel van het eerste instructiewoord onafhankelijk van de werking van de verwerkingsmiddelen en in responsie op de opcode de stap omvat van de onttrekking van een volgend instructiewoord vanuit de geheugenmiddelen in een opslaglocatie bepaald door het 35 adres dat actueel in de programmateller aanwezig is. ,
10. Werkwijze volgens conclusie 6, met het kenmerk, dat de stap van de onttrekking vanuit de geheugenmiddelen van een opcodedeel uit een 800 1 1 89 -11- *·. eerste instructiewoord de stappen omvat van het onttrekken van zowel het opcodedeel als het operanddeel uit het instructiewoord, de opslag van het opcodedeel in een eerste register en de opslag van het operanddeel in een tweede register en de stap waarbij onafhankelijk van de werking 5 van de verwerkingsmiddelen in responsie op de opcode een operanddeel van het eerste instructiewoord onttrokken woord het afgeven omvat van een stuursignaal dat kenmerkend is voor de aanwezigheid in het tweede register van de operand en waarbij de stap van de overdracht van het opcodedeel en het operanddeel van het eerste instructiewoord naar de verwer-10 kingsmiddelen voor uitvoering daarvan de stap omvat van de overdracht van de opcode vanuit het eerste register en de operand vanuit het tweede register naar de digitale verwerkingseenheid. 80 0 1 1 89
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3284279A | 1979-04-24 | 1979-04-24 | |
US3284279 | 1979-04-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8001189A true NL8001189A (nl) | 1980-10-28 |
Family
ID=21867110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8001189A NL8001189A (nl) | 1979-04-24 | 1980-02-27 | Inrichting en werkwijze binnen een digitaal verwerkingssysteem voor het vooraf ophalen van zowel operatiecoden als van operanden. |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS5815810B2 (nl) |
CA (1) | CA1134952A (nl) |
DE (1) | DE3015876A1 (nl) |
FR (1) | FR2455316A1 (nl) |
GB (1) | GB2047928A (nl) |
NL (1) | NL8001189A (nl) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4541045A (en) * | 1981-09-21 | 1985-09-10 | Racal-Milgo, Inc. | Microprocessor architecture employing efficient operand and instruction addressing |
JPS5858653A (ja) * | 1981-10-02 | 1983-04-07 | Hitachi Ltd | デ−タ処理装置 |
JPH0776917B2 (ja) * | 1984-12-29 | 1995-08-16 | ソニー株式会社 | マイクロコンピユ−タ |
US4722047A (en) * | 1985-08-29 | 1988-01-26 | Ncr Corporation | Prefetch circuit and associated method for operation with a virtual command emulator |
US5053941A (en) * | 1986-08-29 | 1991-10-01 | Sun Microsystems, Inc. | Asynchronous micro-machine/interface |
US5919256A (en) * | 1996-03-26 | 1999-07-06 | Advanced Micro Devices, Inc. | Operand cache addressed by the instruction address for reducing latency of read instruction |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3840861A (en) * | 1972-10-30 | 1974-10-08 | Amdahl Corp | Data processing system having an instruction pipeline for concurrently processing a plurality of instructions |
JPS50128948A (nl) * | 1974-03-29 | 1975-10-11 | ||
FR2298138A1 (fr) * | 1975-01-16 | 1976-08-13 | Int Computers Ltd | Processeur de donnees en mode pipeline |
JPS51111026A (en) * | 1975-03-26 | 1976-10-01 | Hitachi Ltd | Information management equipment |
-
1980
- 1980-01-31 CA CA000344774A patent/CA1134952A/en not_active Expired
- 1980-02-27 NL NL8001189A patent/NL8001189A/nl not_active Application Discontinuation
- 1980-04-18 GB GB8012813A patent/GB2047928A/en not_active Withdrawn
- 1980-04-22 FR FR8009468A patent/FR2455316A1/fr not_active Withdrawn
- 1980-04-22 JP JP55053469A patent/JPS5815810B2/ja not_active Expired
- 1980-04-24 DE DE19803015876 patent/DE3015876A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
FR2455316A1 (fr) | 1980-11-21 |
CA1134952A (en) | 1982-11-02 |
JPS5815810B2 (ja) | 1983-03-28 |
GB2047928A (en) | 1980-12-03 |
JPS55143654A (en) | 1980-11-10 |
DE3015876A1 (de) | 1980-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU640828B2 (en) | Database search processor | |
FI90804B (fi) | Dataprosessorin ohjausyksikkö, jolla on käskyn esihaun uudelleensuuntausta käyttävä keskeytyspalvelu | |
US5276882A (en) | Subroutine return through branch history table | |
EP0071028B1 (en) | Instructionshandling unit in a data processing system with instruction substitution and method of operation | |
US2968027A (en) | Data processing system memory controls | |
US5471626A (en) | Variable stage entry/exit instruction pipeline | |
JPS60151761A (ja) | 10進演算用に連続したデ−タ装置をアクセスするためのニブルおよびワ−ド・アドレス指定可能なメモリ− | |
US4305124A (en) | Pipelined computer | |
KR930702719A (ko) | 고속 트랩 및 예외 상태를 구현한 risc 마이크로프로세서 구조 | |
JP2003509733A5 (nl) | ||
EP0320098A2 (en) | Jump prediction | |
GB1443777A (en) | Data processing apparatus | |
JPS5918737B2 (ja) | デ−タ処理システム | |
EP0054620B1 (en) | Data processing terminal | |
US3573853A (en) | Look-ahead control for operation of program loops | |
EP0062658B1 (en) | Stack for a data processor | |
NL8001189A (nl) | Inrichting en werkwijze binnen een digitaal verwerkingssysteem voor het vooraf ophalen van zowel operatiecoden als van operanden. | |
US4720779A (en) | Stored logic program scanner for a data processor having internal plural data and instruction streams | |
US5210838A (en) | Method and apparatus for predicting the effective addresses of future memory load operations in a microprocessor | |
US4524427A (en) | Method for making comparisons between reference logical entities and logical entities proceeding from a file | |
US6205546B1 (en) | Computer system having a multi-pointer branch instruction and method | |
EP0116600B1 (en) | Pre-execution next address calculating mechanism | |
JP3495230B2 (ja) | エミュレーション処理方式 | |
Taylor | Microprocessor‐based, programmable laboratory equipment controller and data acquisition system | |
JPH02278424A (ja) | 正規化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1A | A request for search or an international-type search has been filed | ||
BV | The patent application has lapsed |