NL7811812A - TV CIRCUIT FOR DERIVING A GRID SYNCHRONIZER SIGNAL FROM A COMPOSITE SYNCHRONIZER SIGNAL. - Google Patents
TV CIRCUIT FOR DERIVING A GRID SYNCHRONIZER SIGNAL FROM A COMPOSITE SYNCHRONIZER SIGNAL. Download PDFInfo
- Publication number
- NL7811812A NL7811812A NL7811812A NL7811812A NL7811812A NL 7811812 A NL7811812 A NL 7811812A NL 7811812 A NL7811812 A NL 7811812A NL 7811812 A NL7811812 A NL 7811812A NL 7811812 A NL7811812 A NL 7811812A
- Authority
- NL
- Netherlands
- Prior art keywords
- circuit
- flip
- signal
- input
- flop
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Description
s ψ STEE/CS PHN 9295 N.V. Philips' Gloeilampenfabrieken te Eindhoven.s ψ STEE / CS PHN 9295 N.V. Philips' Incandescent lamp factories in Eindhoven.
"Televisieschakeling voor het afleiden van een rastersyn-chroniseersignaal uit een samengesteld synchroniseersignaal ""Television circuit for deriving a raster sync signal from a composite sync signal"
De uitvinding heeft betrekking op een televisieschakeling voor het afleiden van een rastersynchroni-seersignaal uit een samengesteld synchroniseersignaal, welke schakeling is uitgevoerd met een, met de ingang van de 5 schakeling verbonden mono-stabiele multivibratorschakeling voor het verleggen van de achterflanken van signaalpulsen optredend in het aan de ingang toegevoerde, samengestelde synchroniseersignaal en met tenminste een tussen de multivibratorschakeling en een het rastersynchroniseersignaal 10 voerende uitgang van de televisieschakeling aangebrachte flip-flopschakeling.The invention relates to a television circuit for deriving a raster synchronizing signal from a composite synchronizing signal, which circuit is formed with a mono-stable multivibrator circuit connected to the input of the circuit for displacing the trailing edges of signal pulses occurring in the composite synchronizing signal applied to the input and comprising at least one flip-flop circuit disposed between the multivibrator circuit and an output of the television circuit carrying the frame synchronizing signal.
Een dergelijke schakeling is bekend uit het Amerikaanse octrooischrift 3 925 613* In plaats dat met behulp van een signaalintegratieschakeling een rastersyn-15 chroniseersignaal uit het samengestelde synchroniseersig naal wordt afgeleid, is aangegeven dit met binaire schakelingen te doen. Hierdoor kan een rastersynchroniseersignaal worden verkregen met pulsflanken die op nauwkeurig vastgelegde tijdstippen optreden.Such a circuit is known from United States Patent Specification 3 925 613. Instead of deriving a raster synchronizing signal from the composite synchronizing signal by means of a signal integration circuit, it has been indicated to do this with binary circuits. As a result, a raster synchronizing signal can be obtained with pulse edges that occur at precisely defined times.
20 Daartoe is in het genoemde octrooischrift voorgeschreven om met behulp van de multivibratorschakeling een enkele, minstens een rastersynchroniseerinterval durende puls af te leiden uit het samengestelde synchroniseersignaal dat op volgens een televisiestandaard voorge-25 schreven wijze een aantal pulsen in het rastersynchroniseer interval heeft. Ter opwekking van de enkele puls wordt aan de mono-stabiele multivibratorschakeling een klokpulssig-naal met een frekwentie van ongeveer dertien maal de lijn- 781 1812 * .: 2 PHN 9295 - ........ ..To that end, it is prescribed in the said patent to derive, with the aid of the multivibrator circuit, a single pulse, at least one frame synchronizing interval, from the composite synchronizing signal which has a number of pulses in the frame synchronizing interval prescribed in accordance with a television standard. To generate the single pulse, a clock pulse signal with a frequency of approximately thirteen times the line 781 1812 *: 2 PHN 9295 - ........ .. is applied to the monostable multivibrator circuit.
frekwentie toegevoerd. Het klokpulssignaal wordt via een telschakeling en een stel-terugstelflip-flopschakeling aanwezig in de multivibratorschakeling, benut voor het over vier klokpulsperioden vertragen van de puls acht er flanken.frequency supplied. The clock pulse signal is provided in the multivibrator circuit through a counting circuit and a set-reset-flip-flop circuit, to delay the pulse behind its edges by four clock pulse periods.
5 in het eraan toegevoerde samengestelde synchroniseersignaal.5 in the composite synchronizing signal applied to it.
Hierdoor worden de brede pulsen aanwezig in het rastersyn-chroniseerinterval, de zogeheten rasterinzaagpulsen, elk verbreed tot verder dan het begin van de volgende puls, zodat als resultaat de enkele puls\ optreedt met een duur 10 die ongeveer gelijk is aan het rastersynchroniseerinterval.As a result, the wide pulses present in the frame synchronization interval, the so-called frame saw pulses, are each broadened beyond the beginning of the next pulse, so that as a result the single pulse occurs with a duration approximately equal to the frame synchronization interval.
Vervolgens wordt deze puls als poortpuls toegevoerd aan een poQrtschakeling waaraan verder klokpulsen met de dubbele lijnfrekwentie worden toegevoerd. Op de poortschakeling volgt een met flip-flop schakelingen uitgevoerde telschakeling 15 aan terugstelingangen waarvan de afgeleide, enkele puls wordt toegevoerd. De telschakeling geeft na een aantal klokpulsen, geteld na het begin van de genoemde poortpuls, een enkele klokpuls af als de gewenste synchroniseerpuls.Subsequently, this pulse is applied as a gate pulse to a pulse circuit to which clock pulses with the double line frequency are further applied. The gate circuit is followed by a counting circuit 15 comprising flip-flop circuits, to reset inputs of which the derived single pulse is applied. The count circuit delivers a single clock pulse as the desired synchronizing pulse after a number of clock pulses counted after the start of said gate pulse.
Het blijkt dat voor de voorgestelde raster-20 synchroniseersignaalafleiding klokpulsen nodig zijn met on geveer dertienmaal en tweemaal de lijnfrekwentie. Hieruit volgt dat de voorgestelde schakeling niet gericht is op toepassing bij televisieweergeefinrichtingen daar hierin normaliter geen klokpulsen voorkomen met een frekwentie 25 die in de grootte orde van dertienmaal de lijnfrekwentie ligt. Bij televisie-opneeminrichtingen zou een signaal met een dergelijke frekwentie aanwezig kunnen zijn, maar nodig is dit niet.It has been found that the proposed raster-20 synchronizing signal derivation requires clock pulses of approximately thirteen times and twice the line frequency. It follows that the proposed circuit is not aimed at use in television displays, since it normally does not contain clock pulses having a frequency of the order of thirteen times the line frequency. In television recorders, a signal with such a frequency may be present, but this is not necessary.
De uitvinding beoogt de verwezenlijking van een 30 eenvoudige binaire schakeling voor het afleiden van een rastersynchroniseersignaal uit een samengesteld synchroni-seersignaal waarbij geen specifiek klokpulssignaal benodigd is. Een schakeling volgens de uitvinding vertoont daartoe het kenmerk, dat van de genoemde flip-flopschakeling die 35 is uitgevoerd met tenminste een voorwaarde ingang en een klokpulsingang, de voorwaarde ingang is verbonden met de het samengestelde synchroniseersignaal voerende ingang van 78118 12 3 PHN 9295 de schakeling en de klokpulsingang voor toevoer van klok- een pulsen is verbonden met/de signaalpulsen met de verlegde achterflanken voerende uitgang van de multivibratorschake-ling.The object of the invention is to realize a simple binary circuit for deriving a frame synchronizing signal from a composite synchronizing signal, in which no specific clock pulse signal is required. To this end, a circuit according to the invention has the feature that of the said flip-flop circuit which is provided with at least one condition input and a clock pulse input, the condition input is connected to the input of the composite synchronizing signal of 78118 12 3 PHN 9295 the circuit. and the clock pulse input for supplying clock and pulses is connected to / the signal pulses with the offset trailing output of the multivibrator circuit.
5 Met de gegeven, zeer eenvoudige opbouw van de schakeling wordt een raster synchr oni s e er signaal afgeleid dat een rasterfrekwente puls bevat waarvan de duur ongeveer 2,5 lijnperiode is, waarbij de voor- en achterflank in de tijd vastgelegd worden door de multivibratorschake-10 ling. Hierdoor wordt de nauwkeurigheid en stabiliteit van de voor- en achterflankvastlegging bepaald door die van de terugklaptijd van de mono-stabiele multivibratorschakeling. Bij toepassing van een mono-stabiele multivibratorschakeling met een vaste, niet-verlopende terugklaptijd treden 15 geen problemen op, maar indien dit niet het geval is ver schuiven de voor- en achterflank in de tijd. Ter vermijding van een dergelijke verschuiving vertoont een verdere uitvoering van de schakeling volgens de uitvinding het kenmerk, dat de schakeling is voorzien van een tweede, ten-20 minste een voorwaarde ingang en een klokpulsingang hebben de flip-flopschakeling, waarvan de voorwaarde ingang is verbonden met een uitgang van de eerstgenoemde flip-flop-schakeling en de klokpulsingang is verbonden met de het samengestelde synchroniseersignaal voerende ingang van de 25 schakeling.5 With the given, very simple construction of the circuit, a raster synchronous signal is derived which contains a raster frequency pulse, the duration of which is approximately 2.5 line periods, the leading and trailing edges of which are fixed in time by the multivibrator switch. 10 ling. As a result, the accuracy and stability of the leading and trailing edge recording is determined by that of the folding time of the monostable multivibrator circuit. When using a mono-stable multivibrator circuit with a fixed, non-progressing fold-back time, no problems occur, but if this is not the case, the front and back sides shift in time. In order to avoid such a shift, a further embodiment of the circuit according to the invention is characterized in that the circuit is provided with a second, at least one condition input and a clock pulse input, the flip-flop circuit, of which the condition input is connected. with an output of the first-mentioned flip-flop circuit and the clock pulse input is connected to the input of the circuit carrying the composite synchronizing signal.
Een eenvoudige uitvoering vertoont verder het kenmerk, dat de eerste en tweede flip-flopschakeling van het D-type zijn.A simple embodiment is further characterized in that the first and second flip-flop circuits are of the D-type.
In deze verdere uitvoering van de schakeling 30 is bereikt dat de voor- en achterflank van de afgeschei den rastersynchroniseerpuls worden vastgelegd door puls-flariken optredend in het samengestelde synchroniseersignaal. Hierbij wordt een rastersynchroniseerpuls verkregen met een duur van ongeveer 2,5 lijnperiode.In this further embodiment of the circuit 30, it has been achieved that the leading and trailing edges of the separated frame synchronizing pulse are fixed by pulse flares occurring in the composite synchronizing signal. A frame synchronizing pulse with a duration of about 2.5 line periods is hereby obtained.
35 Voor het opwekken van een rastersynchroniseer puls met nauwkeurig vastgelegde voor- en achterflanken, welke puls daarbij een gewenste pulsduur van ongeveer 0,5 7811812 <> - b PHN.9295 ..................35 For generating a raster synchronizing pulse with precisely defined front and rear edges, which pulse has a desired pulse duration of approximately 0.5 7811812 <> - b PHN.9295 ............... ...
lijnperiode moet hebben, vertoont een verdere uitvoering van de schakeling volgens ‘de uitvinding het kenmerk, dat de schakeling is voorzien van een derde en een vierde flipflops chakeling die zijn uitgevoerd met een klokpulsingang 5 en een terugstelingang, waarbij de klokpulsingang van de derde respektievelijk vierde flip-flopschakeling is verbonden met een uitgang van de tweede respektievelijk derde flip-flopschakeling en de terugstelingang van de derde respektievelijk vierde flip-flopschakeling is verbonden 10 met een uitgang van de multivibratorschakeling respektieve- lijk de het samengestelde synchroniseersignaal voerende ingang van de schakeling.line embodiment, a further embodiment of the circuit according to the invention is characterized in that the circuit is provided with a third and a fourth flip-flop circuit, which are provided with a clock pulse input 5 and a reset input, the clock pulse input of the third and fourth respectively flip-flop circuit is connected to an output of the second and third flip-flop circuit, respectively, and the reset input of the third and fourth flip-flop circuit, respectively, is connected to an output of the multivibrator circuit and the composite synchronizing signal input of the circuit, respectively.
Een eenvoudige uitvoering vertoont verder het kenmerk, dat de derde en vierde flip-flopschakeling van 15 het JK-type zijn.A simple embodiment is further characterized in that the third and fourth flip-flop circuits are of the JK type.
Daar in de schakeling volgens de uitvinding het samengestelde synchroniseersignaal onder andere als klokpuls- en terugstelsignaal bij f lip-f 1 op schakelingen wordt benut zonder dat verdere klokpulssignalen behoeven te wor-20 den toegepast is bereikt dat de schakeling volgens de uit vinding bruikbaar is in zowel televisie-opneeminrichtingen als televisieweergeefinrichtingen.Since, in the circuit according to the invention, the composite synchronizing signal is used, inter alia, as clock pulse and reset signal at f-lip-f 1 on circuits, without further clock pulse signals having to be applied, it has been achieved that the circuit according to the invention can be used in both television recorders and television displays.
De uitvinding zal aan de hand van bijgaande figuren als voorbeeld nader worden toegelicht, waarbij: 25 fig. 1 een schakeling volgens de uitvinding geeft, fig. 2 enige in de schakeling volgens fig. 1 optredende signalen als funktie van de tijd geeft, en fig. 3A en 3® enige verder mogelijke signalen 30 geven.The invention will be explained in more detail with reference to the accompanying figures, in which: Fig. 1 shows a circuit according to the invention, Fig. 2 shows some signals occurring in the circuit according to Fig. 1 as a function of time, and Fig. 3A and 3® give some further possible signals.
In fig. 1 is met I een ingang van de tele-visieschakeling volgens de uitvinding aangeduid waaraan bijvoorbeeld een in fig. 2 als funktie van de tijd t getekend signaal CS wordt toegevoerd. Het in fig. 2 getekende 35 signaal CS is een in een televisiestandaard vastgelegd, samengesteld synchroniseersignaal dat lijnsynchroniseer-gulsen HP, voor- en na-egalisatiepulsen EP en rastèrinzaag- 781 1 8 1 2 * « 5 PHN 9295 .......In Fig. 1, I denotes an input to the television circuit according to the invention, to which, for example, a signal CS drawn in Fig. 2 as a function of time t is applied. The signal CS drawn in FIG. 2 is a composite synchronizing signal recorded in a television standard which comprises line synchronizing pulses HP, pre- and post-equalizing pulses EP and field saw 781 1 8 1 2 * 5 PHN 9295 ...... .
pulsen RP bevat. In fig. 2 is tussen een logische 1- en 0- waarde getekend dat vijf vooregalisatiepulsen EP worden gevolgd door vijf rasterinzaagpulsen RP waarop weer vijf na-egalisatiepulsen EP volgen, welke pulsen steeds in 2.5 üjn-5 periode TH optreden wat aldus de duur is van respektievelijk een vooregalisatie-, rastersynchroniseer- en na- egalisatie-interval. Het in fig. 2 getekende signaal CS is voorgeschreven in meerdere televisie standaarden, bijvoorbeeld in de B-standaard (CCIR-norm), terwijl volgens andere stan-10 daarden niet vijf, maar zes pulsen dienen te worden gebruikt, hetgeen irrelevant is voor de werking van de schakeling. Verder is het signaal CS getekend aan het einde van een raster dat met een halve lijn eindigt, welk raster met een, met een hele lijn eindigend raster, bij een geïnterlinieerd 15 televisiebeeld behoort.pulses RP. In Fig. 2 it is drawn between a logical 1 and 0 value that five pre-equalizing pulses EP are followed by five screen saw pulses RP, followed by five post-equalizing pulses EP, which pulses always occur in 2.5 µ-5 period TH, which is the duration. of a pre-equalization, raster synchronization and post-equalization interval, respectively. The signal CS shown in Fig. 2 is prescribed in several television standards, for example in the B standard (CCIR standard), while according to other standards, not five but six pulses should be used, which is irrelevant for the operation of the circuit. Furthermore, the signal CS is drawn at the end of a half-line frame, which frame with a full-line frame belongs to an interlaced television picture.
De ingang I van de schakeling volgens fig. 1 is verbonden met een klokpulsingang CP van een mono-stabiele multivibratorschakeling M die is uitgevoerd met twee uitgangen Q en Q. Met een cirkel is bij de klokpulsingang 20 CP aangegeven dat de multivibratorschakeling M reageert op neergaande pulsflanken. De uitgangen Q en Q voeren signalen * in tegenfase, welke signalen als QM en QM in fig. 2 zijn uitgezet. De pulsduur van de neergaande respektievelijk opgaande pulsen in het signaal QM respektievelijk QM is een 25 weinig langer dan de duur van de lijnsynchroniseerpulsen HP. Als voorbeeld geldt dat bij een in de B- standaard vastgelegde duur voor de lijnsynchroniseerpulsen HP gelijk aan 4,7^us, de pulsen in de signalen QM en QM ongeveer 6 ^us kunnen zijn. Verder geldt dat de lijnperiode TH 64 yus 30 duurt, de egalisatiepulsen EP een tijdsduur van 2,35 yus hebben, terwijl de rasterinzaagpulsen RP een tijdsduur hebben gelijk aan een halve lijnperiode minus een lijnsyn-chroni s eerpulsduur.The input I of the circuit according to Fig. 1 is connected to a clock pulse input CP of a mono-stable multivibrator circuit M, which is provided with two outputs Q and Q. At the clock pulse input 20 CP, a circle indicates that the multivibrator circuit M responds to descending pulse edges. The outputs Q and Q carry signals * in reverse phase, which signals such as QM and QM are shown in FIG. The pulse duration of the descending and ascending pulses in the signal QM and QM, respectively, is a little longer than the duration of the line synchronizing pulses HP. As an example, for a duration set in the B standard for the line synchronizing pulses HP equal to 4.7 µm, the pulses in the signals QM and QM may be about 6 µm. Furthermore, it holds that the line period TH lasts 64 yus 30, the equalizing pulses EP have a duration of 2.35 yus, while the field saw pulses RP have a duration equal to half a line period minus a line synchronizing pulse duration.
Voor de neergaande respektievelijk opgaande 35 pulsen in het signaal QM respektievelijk QM is het essen tieel dat de duur langer is dan die van de neergaande lijn-synchroniseerpulsen HP maar korter is dan die van de neer- 7811812 6 PHN 9295 gaande rasterinzaagpulsen RP.For the down-going and up-going pulses in the signal QM and QM, respectively, it is essential that the duration is longer than that of the down-line synchronizing pulses HP but shorter than that of the down-going pulse saw pulses RP.
De Q-uitgang van de multivibratorschakeling M is verbonden met de klokpulsingang CP van een flip-flop-schakeling F1 die van het D-type is en waarvan de D-voor-5 waarde ingang is verbonden met de I-ingang van de schake ling. De Q-uitgang van de flip-flopschakeling FI ligt aan een mogelijke uitgang 01 van de schakeling volgens fig. 1 maar is daarin verder verbonden met een D-voorwaarde ingang van een tweede flip-flopschakeling F2 van het D-type.The Q output of the multivibrator circuit M is connected to the clock pulse input CP of a flip-flop circuit F1 which is of the D type and whose D-for-5 value input is connected to the I input of the circuit . The Q output of the flip-flop circuit FI is connected to a possible output 01 of the circuit of FIG. 1, but is further connected therein to a D-condition input of a second D-type flip-flop circuit F2.
10 Van de flip-flopschakeling F2 ligt de klokpulsingang CPThe clock pulse input CP of the flip-flop circuit F2 is located
aan de I-ingang van de schakeling, waarbij de Q-uitgang enerzijds is verbonden met een mogelijk tweede uitgang 02 van de schakeling en anderzijds in de schakeling is gelegd aan de klokpulsingang CP van een derde flip-flopschakeling 15 F3 die van het JK-type is. De J- en K-voorwaarde ingangen van de flip-flopschakeling F3 liggen vrij en voeren door interne koppelingen in de flip-flopschakeling F3 beide een logische 1. Van de flip-flopschakeling F3 is een terug-stelingang R verbonden met de Q-uitgang van de multivibrator-20 schakeling M en de Q-uitgang is verbonden met de klokpuls- ingang CP van een vierde flip-flopschakeling F4 die van het JK-type is. Van de flip-flopschakeling F4 is de terug-stelingang R verbonden met de I-ingang van de schakeling en de Q-uitgang is verbonden met een derde uitgang 03 van 25 de schakeling. In fig. 2 zijn de benutte uitgangssignalen van de flip-flopschakelingen F1, F2, F3 respektievelijk F4 uitgezet als signalen QF1, QF2, 'QF3 respektievelijk QF4, waarbij de signalen QF1, QF2 en QF4 van de respektieve uitgangen 01, 02 en 03 kunnen worden betrokken.at the I input of the circuit, wherein the Q output is connected on the one hand to a possible second output 02 of the circuit and, on the other hand, is placed in the circuit at the clock pulse input CP of a third flip-flop circuit F3 that of the JK type. The J and K condition inputs of the flip-flop circuit F3 are exposed and, through internal couplings in the flip-flop circuit F3, both carry a logic 1. Of the flip-flop circuit F3, a reset input R is connected to the Q output of the multivibrator-20 circuit M and the Q output is connected to the clock pulse input CP of a fourth flip-flop circuit F4 which is of the JK type. From the flip-flop circuit F4, the reset input R is connected to the I input of the circuit and the Q output is connected to a third output 03 of the circuit. In Fig. 2, the utilized output signals of the flip-flop circuits F1, F2, F3 and F4, respectively, are plotted as signals QF1, QF2, 'QF3 and QF4, respectively, the signals QF1, QF2 and QF4 of the respective outputs 01, 02 and 03 being are involved.
30 Voor een keuze en een verklaring omtrent de wer king van de flip-flopschakelingen F1, F2, F3 en F4 wordt verwezen naar de data handboeken, waarbij als voorbeelden voor "Philips'· schakelingen worden genoemd: F1 en F2 uitgevoerd als HEF 4013B en F3 en F4 uitgevoerd als HEF 4027B, 35 terwijl voor de multivibratorschakeling M een HEF 4528B kan worden toegepast. Voor de verklaring van de signalen gegeven in fig. 2 wordt het volgende opgemerkt. De flip-flopschake- 7811812 7 PHN 9295 lingen F1, F2, F3 en F4 kunnen omklappen onder invloed van opgaande pulsflanken optredend aan de klokpulsingangen CP. Voor de D-flip-flopschakelingen F1 en F2 geldt hierbij dat de Q-uitgang de logische waarde 0 of 1 aanwezig op de D-5 voorwaarde ingang verkrijgt indien deze niet reeds aan wezig is, hierbij heeft de Q-uitgang de logische 1 of 0. Voor de JK-flip-flopschakeling F3 en F4 geldt dat een logische 1 aanwezig op de terugstelingang R op dominerende wijze een logische 0 op de Q-uitgang en een logische 1 op 10 de Q-uitgang geeft onafhankelijk van de toevoer van klok- pulsen aan de klokpulsingang CP. Bij een logische 0 op de terugstelingang R zijn de flip-flopschakelingen F3 en F4 vrijgegeven en volgt, door de logische 1 op de J- en K-ingang, een omklappen bij elke opgaande pulsflank optredend 15 bij de klokpulsingang CP.For a selection and explanation of the operation of the flip-flop circuits F1, F2, F3 and F4 reference is made to the data manuals, mentioning as examples for "Philips" circuits: F1 and F2 configured as HEF 4013B and F3 and F4 are designed as HEF 4027B, 35, while for the multivibrator circuit M an HEF 4528B can be used. For the explanation of the signals given in Fig. 2, the following is noted: The flip-flop switch 7811812 7 PHN 9295 F1, F2 , F3 and F4 can flip under the influence of rising pulse edges occurring at the clock pulse inputs CP For the D-flip-flop circuits F1 and F2, the Q-output obtains the logic value 0 or 1 present on the D-5 condition input if it is not already present, here the Q output has the logic 1 or 0. For the JK flip-flop circuits F3 and F4, a logic 1 present on the reset input R dominates a logic 0 on the Q output. and a logical 1 at 10 gives the Q output independent of the supply of clock pulses to the clock pulse input CP. At a logic 0 on the reset input R, the flip-flop circuits F3 and F4 are released and, by the logic 1 on the J and K inputs, a flip over occurs at each rising pulse edge occurring at the clock pulse input CP.
In fig. 2 is een tijdstip t1 aangeduid waarop na een voorafgaande lijnsynchroniseerpuls HP de multivibra-torschakeling M een opgaande pulsflank in het signaal QM heeft. Hierbij komt in het signaal CS de logische 1 voor 20 waarbij door de toevoer als voorwaardesignaal aan de D- voorwaarde ingang van de flip-flopschakeling F1 de logische ^ 1 in het signaal QF1 moet voorkomen en door de toevoer' aan de terugstelingang R van de flip-flopschakeling Fk de logische 0 op dominerende wijze in het signaal QF4 moet op-25 treden. Voor de stabiele toestand van de flip-flopschake ling F2 volgt dat bij de logische 1 aan de D-voorwaarde ingang, in het uitgangssignaal QF2 de logische 0 moet voorkomen. Voor de stabiele toestand van de flip-flopschakeling F3 volgt dat onder invloed van het signaal QM bij de terug-30 stelingang R in het uitgangssignaal QF3 de logische 1 moet voorkomen. Het blijkt dat de uitgangssignalen QF1, QF2, QF3 en QF4 op het tijdstip tl behoren bij een stabiele toestand van de flip-flopschakelingen F1, F2, F3 en Fk.In Fig. 2 a point in time t1 is indicated at which, after a previous line synchronizing pulse HP, the multivibrator circuit M has an ascending pulse edge in the signal QM. In the signal CS there is the logic 1 for which the logic 1 must occur in the signal QF1 as a condition signal to the D-condition input of the flip-flop circuit F1 and the input to the reset input R of the flip-flop circuit F1. flip-flop circuit Fk the logic 0 must occur in a dominant manner in the signal QF4. For the stable state of the flip-flop circuit F2, it follows that at the logic 1 at the D-condition input, the logic 0 must occur in the output signal QF2. For the stable state of the flip-flop circuit F3 it follows that under the influence of the signal QM at the reset input R in the output signal QF3, the logic 1 must occur. It appears that the output signals QF1, QF2, QF3 and QF4 at time t1 belong to a stable state of the flip-flop circuits F1, F2, F3 and Fk.
Op een tijdstip t2 begint het vooregalisatie-35 interval met de duur van 2,5 lijnperiode TH, waarin geen ver andering in de beschreven stabiele toestand optreedt.At a time t2, the pre-equalization interval begins with the duration of 2.5 line period TH, during which no change in the described stable state occurs.
______ _______ Op een tijdstip t3 begint het rastersynchro- 78118 1 2 „1 8 * PHN 9295 . . .......______ _______ At a time t3, the frame sync starts 78118 1 2 „1 8 * PHN 9295. . .......
ni seerinterval. Op een tijdstip tb, dat in het gegeven voorbeeld 6 ^us ligt na het tijdstip t3, treedt in het signaal QM een opgaande pulsflank op waarbij in het signaal CS de logische O aanwezig is, zodat de flip-flopschakeling F1 om-5 klapt en in het uitgangssignaal QF1 de logische 0 geeft.n seer interval. At an instant tb, which in the given example is 6 µs after the instant t3, a rising pulse edge occurs in the signal QM, the logic O being present in the signal CS, so that the flip-flop circuit F1 flips over and gives logic 0 in the output signal QF1.
In fig. 2 zijn een trekkerwerking uitoefenende, opgaande pulsflanken van een pijlpunt voorzien, waarbij de logische 0 of 1 waarde van een hierbij van belang zijnd signaal met een punt is aangeduid.In Fig. 2, a trigger point acting on trigger pulse flanks is provided with an arrow point, the logic 0 or 1 value of a signal of interest here being indicated by a dot.
10 Vervolgens komt op een tijdstip t5 een op gaande pulsflank voor in het signaal CS. Hierbij is in het signaal QF1 op de D-voorwaarde ingang van de flip-flop-schakeling F2 de logische 0 aanwezig, zodat onder invloed van de opgaande pulsflank bij de klokpulsingang CP de flip-15 flopschakeling F2 omklapt en een opgaande pulsflank in het signaal QF2 geeft. Deze doet door de toevoer aan de klok-pulsingang CP van de flip-flopschakeling F3 die door deThen, at an instant t5, an ascending pulse edge occurs in the signal CS. The logic 0 is present in the signal QF1 on the D-condition input of the flip-flop circuit F2, so that under the influence of the rising pulse edge at the clock pulse input CP the flip-15 flop circuit F2 flips over and an rising pulse edge in the signal. QF2 gives. This is done by supplying the clock pulse input CP of the flip-flop circuit F3 through the
logische 0 in het signaal QM aan de terugstelingang Rlogic 0 in the signal QM at the reset input R.
waardo o r is vrijgegeven, de flip-flopschakeling F3 omklappen,/in het 20 signaal QF3 de logische 0 optreedt.by which the flip-flop circuit F3 is flipped over, / in the signal QF3 the logic 0 occurs.
Op een tijdstip t6 treedt in het signaal QM een opgaande pulsflank op waarbij de logische 1 waarde de flip-flopschakeling F3 terugstelt, zodat een opgaande pulsflank in het signaal QF3 optreedt. Hierbij is in het 25 signaal CS op de terugstelingang R van de flip-flopschake ling F4 de .logische 0 aanwezig zodat de dan vrijgegeven flip-flopschakeling Fb kan en moet omklappen. Aldus komt op het tijdstip t6 een opgaande pulsflank in het signaal QF4 voor. De pulsflank op het tijdstip t6 in het signaal 30 QF4 wordt veroorzaakt door die voorkomend in het signaal QM, welke weer direkt wordt veroorzaakt door de pulsflank . in het signaal CS,-zodat de pulsflanken in de signalen QF4 en CS nauw zijn gekoppeld.At an instant t6, an ascending pulse edge occurs in the signal QM, the logic 1 value resetting the flip-flop circuit F3, so that an ascending pulse edge occurs in the signal QF3. The logic 0 is present in the signal CS on the reset input R of the flip-flop circuit F4, so that the flip-flop circuit Fb then released can and must flip. Thus, at the instant t6, an ascending pulse edge occurs in the signal QF4. The pulse edge at time t6 in the signal QF4 is caused by that occurring in the signal QM, which in turn is directly caused by the pulse edge. in the signal CS, -so that the pulse edges in the signals QF4 and CS are closely coupled.
Op een tijdstip t7 treedt een volgende op-35 gaande pulsflank op in het signaal CS waardoor de logische 1 aanwezig op de terugstelingang R van de flip-flopschakeling F4 deze doet omklappen, waardoor in het signaal QF4 de 78118 12 9 PHN 9295 logische 0 optreedt. Het blijkt dat de pulsflank in het signaal QF4 op het tijdstip tj direkt wordt bepaald door het signaal CS.At a time t7, a subsequent rising pulse edge occurs in the signal CS, causing the logic 1 present on the reset input R of the flip-flop circuit F4 to flip it over, causing the signal 78118 12 9 PHN 9295 logic 0 to appear in the signal QF4. . It appears that the pulse edge in the signal QF4 at the instant tj is directly determined by the signal CS.
Tot een tijdstip t8 aan het einde van het 5 rastersynchroniseerinterval verkeert de schakeling in een bij dit interval behorende stabiele toestand.Until a time t8 at the end of the frame synchronizing interval, the circuit is in a stable state associated with this interval.
Op een tijdstip t9 treedt een opgaande pulsflank op in het signaal QM waarbij de logische 1 voorkomt in het signaal CS aan de D-voorwaarde ingang van de flip-10 flopschakeling F1, zodat deze omklapt en de logische 1 voor komt in het signaal QF1.At an instant t9, an ascending pulse edge occurs in the signal QM with the logic 1 appearing in the signal CS at the D-condition input of the flip-10 flop circuit F1, so that it flips over and the logic 1 occurs in the signal QF1.
De opgaande pulsflank op een tijdstip t10 in het signaal CS dat aanwezig is aan de klokpulsingang CP van de flip-flopschakeling F2 geeft bij de aanwezigheid van de 15 logische 1 op de D-voorwaarde ingang (signaal QF1), dat de flip-flopschakeling F2 omklapt en de logische 0 optreedt in het signaal QF2. Na het tijdstip t10 verkeert de schakeling volgens fig. 1 in de toestand zoals bij het tijdstip t1 is beschreven; de stabiele toestand is bereikt die 20 voorkomt buiten het rastersynchroniseerinterval.The rising pulse edge at a time t10 in the signal CS present at the clock pulse input CP of the flip-flop circuit F2, in the presence of the logic 1 on the D-condition input (signal QF1), indicates that the flip-flop circuit F2 flipped and the logic 0 occurs in the signal QF2. After time t10, the circuit of FIG. 1 is in the state as described at time t1; the steady state has been reached which occurs outside the frame synchronization interval.
Het signaal QF4 op de uitgang 03 heeft een rastersynchroniseerpuls met een duur gelijk aan een halve lijnperiode TH minus de duur van een lxjnsynchroniseerpuls, in het gegeven voorbeeld volgt een pulsduur van 32-4,7=27,3^us' 25 Zoals beschreven wordt de pulsachterflank op het tijdstip tj in het signaal QF4 direkt bepaald door de pulsflank optredend in het signaal CS, waarbij het pulsvoorflanktijd-stip t6 wordt vastgelegd via de multivibratorschakeling M en de flip-flopschakeling F3 welk tijdstip ten opzichte 30 van de neergaande flank in het signaal CS slechts een ver traging heeft gelijk aan de som van de omklaptijden van de mono-stabiele multivibratorschakeling M en de flip-flop-schakeling F4. Deze gezamenlijke omkLaptijd kan worden verwaarloosd.The signal QF4 on the output 03 has a frame synchronizing pulse with a duration equal to half a line period TH minus the duration of a 1x synchronizing pulse, in the example given follows a pulse duration of 32-4.7 = 27.3 μm As described the pulse trailing edge at time tj in the signal QF4 directly determined by the pulse edge occurring in the signal CS, the pulse leading edge time t6 being fixed via the multivibrator circuit M and the flip-flop circuit F3, which time is relative to the falling edge in the signal CS has only a delay equal to the sum of the flip-over times of the monostable multivibrator circuit M and the flip-flop circuit F4. This joint turnaround time can be neglected.
35 Indien het gewenst is een langer durende ras ter synchr oni seerpuls van de schakeling volgens fig. 1 te betrekken, waarbij voor- en achterflank eveneens nauwkeurig 7811812 10 PHN 9295 worden bepaald door pulsflanken in het signaal CS, kan de uitgang 02 worden benut. In het signaal QF2 op de uitgang 02 treedt een rastersynchroniseerpuls op met een duur van ongeveer 2,5 lijnperiode TH.If it is desired to use a longer-lasting race to synchronize the circuit of FIG. 1 with synchronizing pulse, the front and rear edges of which are also accurately determined by pulse edges in the signal CS, the output 02 can be utilized. In the signal QF2 on the output 02, a frame synchronizing pulse with a duration of about 2.5 line period TH occurs.
5 Indien een mono-stabiele multivibratorschake- ling M wordt toegepast waarvan de niet-stabiele toestand voldoende nauwkeurig en stabiel in de tijd is, kan de uitgang 01 worden benut voor het betrekken van het signaal QF1 met een pulsduur van ongeveer 2,5 lijnperiode TH.If a mono-stable multivibrator circuit M is used whose unstable state is sufficiently accurate and stable in time, the output 01 can be used to involve the signal QF1 with a pulse duration of about 2.5 line period TH .
10 In fig. JA en 3® is een samengesteld synchro- niseersignaal CS getekend dat niet volgens een standaard met vijf of zes voor- en na-egalisatie pulsen (EP) en raster inzaagpul sen (RP) is opgebouwd. Het signaal CS is in fig. 3A respektievelijk 3B getekend aan het einde van een 15 raster dat eindigt met een hele respektievelijk halve lijn, waarbij een enkele puls in een rastersynchroniseerinterval optreedt. De schakeling volgens fig. 1 kan bij een dergelijke synchroniseersignaalopbouw worden toegepast, waarbij van de uitgang 01 het afgeleide rastersynchroniseersignaal 20 QF1 kan worden betrokken. Daar de werking van de schakeling volgens fig. 1 aan de hand van fig. 2 is verklaard, is in fig. JA en 3® volstaan met het aangeven van eenzelfde tijdstip tk en van accenten voorziene tijdstippen t91 en t9" die een tijdsverschuiving hebben ondergaan. Het blijkt dat 25 de voorflank van de rastersynchroniseerpuls in het signaal QF1 voor beide rasters op periodiek hetzelfde tijdstip t4 optreedt, terwijl de pulsachterflank voor het ene raster een halve lijnperiode is verschoven ten opzichte van die voor het andere raster. Dit effekt treedt niet op bij de toe-30 voer van het signaal CS van fig. 2 en het betrekken van het signaal QF1 van de uitgang 01, daar het signaal CS voor beide rasters identiek is in het rastersynchroniseerinterval en het na-egalisatie-interval.In FIGS. JA and 3® a composite synchronizing signal CS is shown which is not constructed according to a standard with five or six pre- and post-equalizing pulses (EP) and grid sawing pulses (RP). The signal CS is shown in Fig. 3A and 3B, respectively, at the end of a frame ending with a whole and half line, respectively, with a single pulse occurring in a frame synchronizing interval. The circuit of FIG. 1 can be used in such a synchronizing signal structure, whereby the derived frame synchronizing signal QF1 can be obtained from the output 01. Since the operation of the circuit of FIG. 1 has been explained with reference to FIG. 2, it is sufficient in FIGS. JA and 3® to indicate the same time tk and accented times t91 and t9 "which have undergone a time shift. It has been found that the leading edge of the frame synchronizing pulse in the signal QF1 for both frames occurs at the same time period t4, while the pulse rear edge for one frame has shifted half a line period from that for the other frame. when the signal CS of FIG. 2 is supplied and the signal QF1 is supplied from the output 01, since the signal CS is identical for both frames in the frame synchronizing interval and the post-equalizing interval.
De schakeling volgens fig. 1 kan zowel in te-35 levisie-opneeminrichtingen als weergeefinrichtingen worden toegepast voor het afleiden van een rastersynchroniseersignaal (QF4, _QF2 en/of QF1) uit een samengesteld synchro- 7811812The circuit of FIG. 1 can be used in both television recorders and displays for deriving a frame synchronizing signal (QF4, QF2 and / or QF1) from a composite synchronizer 7811812.
Claims (7)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7811812A NL7811812A (en) | 1978-12-04 | 1978-12-04 | TV CIRCUIT FOR DERIVING A GRID SYNCHRONIZER SIGNAL FROM A COMPOSITE SYNCHRONIZER SIGNAL. |
| FR7924248A FR2443777A1 (en) | 1978-12-04 | 1979-09-28 | TELEVISION CIRCUIT FOR DERIVING A FRAME SYNCHRONIZATION SIGNAL FROM A COMPOUND SYNCHRONIZATION SIGNAL |
| DE19792947881 DE2947881A1 (en) | 1978-12-04 | 1979-11-28 | TELEVISION CIRCUIT FOR DERIVING A VERTICAL SYNCHRONOUS SIGNAL FROM A COMPOSED SYNCHRONOUS SIGNAL |
| GB7941507A GB2039440B (en) | 1978-12-04 | 1979-11-30 | Extracting a television field synchronizing signal |
| JP15499979A JPS5579575A (en) | 1978-12-04 | 1979-12-01 | Vertical synchronizing signal separating circuit for television |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7811812 | 1978-12-04 | ||
| NL7811812A NL7811812A (en) | 1978-12-04 | 1978-12-04 | TV CIRCUIT FOR DERIVING A GRID SYNCHRONIZER SIGNAL FROM A COMPOSITE SYNCHRONIZER SIGNAL. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL7811812A true NL7811812A (en) | 1980-06-06 |
Family
ID=19831990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL7811812A NL7811812A (en) | 1978-12-04 | 1978-12-04 | TV CIRCUIT FOR DERIVING A GRID SYNCHRONIZER SIGNAL FROM A COMPOSITE SYNCHRONIZER SIGNAL. |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS5579575A (en) |
| DE (1) | DE2947881A1 (en) |
| FR (1) | FR2443777A1 (en) |
| GB (1) | GB2039440B (en) |
| NL (1) | NL7811812A (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5714564U (en) * | 1980-06-26 | 1982-01-25 | ||
| DE3037987C2 (en) * | 1980-10-08 | 1985-07-25 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Circuit arrangement for determining a pulse of a certain minimum length in a pulse mixture |
| JPS5833364A (en) * | 1981-08-21 | 1983-02-26 | Matsushita Electric Ind Co Ltd | Separating circuit of vertical synchronizing signal |
| JPS59119668U (en) * | 1983-02-01 | 1984-08-13 | パイオニア株式会社 | Frame pulse generation circuit |
| US4524387A (en) * | 1983-03-30 | 1985-06-18 | Rca Corporation | Synchronization input for television receiver on-screen alphanumeric display |
| JPS6012870A (en) * | 1983-07-04 | 1985-01-23 | Hitachi Ltd | Vertical synchronizing and separating device |
| JPS60206269A (en) * | 1984-03-30 | 1985-10-17 | Pioneer Electronic Corp | Separating circuit for vertical synchronizing signal |
| JPS61113365A (en) * | 1984-11-07 | 1986-05-31 | Rohm Co Ltd | Vertical synchronizing signal separating circuit |
| FR2575626B1 (en) * | 1984-12-27 | 1987-01-30 | Loire Electronique | TOP FRAME DECODING CIRCUIT IN A VIDEOCOMPOSITE SIGNAL |
| JPS61171281A (en) * | 1985-01-25 | 1986-08-01 | Hitachi Ltd | Synchronizing separator circuit |
| JPH0411410Y2 (en) * | 1985-05-20 | 1992-03-23 |
-
1978
- 1978-12-04 NL NL7811812A patent/NL7811812A/en not_active Application Discontinuation
-
1979
- 1979-09-28 FR FR7924248A patent/FR2443777A1/en not_active Withdrawn
- 1979-11-28 DE DE19792947881 patent/DE2947881A1/en not_active Withdrawn
- 1979-11-30 GB GB7941507A patent/GB2039440B/en not_active Expired
- 1979-12-01 JP JP15499979A patent/JPS5579575A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB2039440A (en) | 1980-08-06 |
| FR2443777A1 (en) | 1980-07-04 |
| GB2039440B (en) | 1983-01-26 |
| JPS5579575A (en) | 1980-06-16 |
| DE2947881A1 (en) | 1980-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL7811812A (en) | TV CIRCUIT FOR DERIVING A GRID SYNCHRONIZER SIGNAL FROM A COMPOSITE SYNCHRONIZER SIGNAL. | |
| US4169659A (en) | Multiple standard television sync generator | |
| US5864250A (en) | Non-servo clock and data recovery circuit and method | |
| GB1576621A (en) | Television synchronizing apparatus | |
| JPS5923517B2 (en) | television signal synchronizer | |
| JPS5914948B2 (en) | Color television signal processing system | |
| US4268852A (en) | Sync generator for a color television system | |
| US4024572A (en) | PAL alternate line color phase detector | |
| US4594516A (en) | Sampling pulse generator | |
| US5285263A (en) | Sample rate converter for digital video signals having reduced phase error and sync point coincidence | |
| US4695873A (en) | Horizontal line data position and burst phase encoding apparatus and method | |
| JP2896901B2 (en) | Phase-locked subcarrier recovery circuit | |
| KR930011431B1 (en) | Corresponding signal reproducing circuit for standard video signal | |
| JPH0728787Y2 (en) | Time base correction circuit for video disc playback device | |
| KR0182002B1 (en) | Digitalized pal/mesecam discriminator circuit | |
| US3586777A (en) | Method and arrangement for generating a gating pulse | |
| KR890007495Y1 (en) | Equalizing pulse detecting circuits | |
| KR950009239B1 (en) | Burst gate pulse occurence circuit | |
| JPH021976Y2 (en) | ||
| JPS61195465A (en) | Correlator | |
| JP2661401B2 (en) | Caption decoder circuit | |
| SU1193788A1 (en) | Device for synchronizing clock sequence signals | |
| JPS63246991A (en) | Burst gate pulse generation circuit | |
| JPH01136441A (en) | Synchronizing circuit | |
| JP2002023678A (en) | Horizontal afc circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| BV | The patent application has lapsed |