NL194315C - Werkwijze voor het vervaardigen van een hoog-temperatuur supergeleidende veldeffecttransistor met een dikke supergeleidende kanaallaag. - Google Patents

Werkwijze voor het vervaardigen van een hoog-temperatuur supergeleidende veldeffecttransistor met een dikke supergeleidende kanaallaag. Download PDF

Info

Publication number
NL194315C
NL194315C NL9402037A NL9402037A NL194315C NL 194315 C NL194315 C NL 194315C NL 9402037 A NL9402037 A NL 9402037A NL 9402037 A NL9402037 A NL 9402037A NL 194315 C NL194315 C NL 194315C
Authority
NL
Netherlands
Prior art keywords
layer
yba2cu307
superconducting
channel
channel layer
Prior art date
Application number
NL9402037A
Other languages
English (en)
Other versions
NL9402037A (nl
NL194315B (nl
Inventor
Gun-Yong Sung
Jeong-Dae Suh
Original Assignee
Korea Electronics Telecomm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Electronics Telecomm filed Critical Korea Electronics Telecomm
Publication of NL9402037A publication Critical patent/NL9402037A/nl
Publication of NL194315B publication Critical patent/NL194315B/nl
Application granted granted Critical
Publication of NL194315C publication Critical patent/NL194315C/nl

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/20Permanent superconducting devices
    • H10N60/205Permanent superconducting devices having three or more electrodes, e.g. transistor-like structures 
    • H10N60/207Field effect devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00Superconductor technology: apparatus, material, process
    • Y10S505/70High TC, above 30 k, superconducting device, article, or structured stock
    • Y10S505/701Coated or thin film device, i.e. active or passive

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

1 194315
Werkwijze voor het vervaardigen van een hoog-temperatuur supergeleidende veldeffecttransistor met een dikke supergeleidende kanaallaag
De onderhavige uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een super-5 geleidende veldeffecttransistor, welke werkwijze de stappen omvat van: a) het verschaffen van een oxidekristalsubstraat; b) het neerslaan van een sjabloonlaag op een hoofdvlak van het oxidekristalsubstraat; c) het vormen van een YE^CugOy^-laag op de sjabloonlaag; d) het vormen van een patroon In de YBajCiiaO^x-laag om een van een patroon voorziene YBa2Cu307.x-laag te vormen met daarin een opening, en een oppervlakgedeelte van de sjabloonlaag bloot te leggen; e) het neerslaan van een YBaaCUaCV,,-10 kanaallaag op het oppervlakgedeelte van de sjabloonlaag en over de van een patroon voorziene YBa2Cu307.x-laag; 0 het opeenvolgend vormen van een isolerende SrTi03-iaag op de YBaaCu307.x-kanaallaag; g) het vormen vein bron/put-elektroden; en h) het vormen van een poortelektrode op isolerende SrTi03-laag in de opening.
Een dergelijke werkwijze is bekend uit de Europese octrooiaanvrage EP 0.546.959. De met deze 15 bekende werkwijze vervaardigde veldeffecttransistor bezit een extreem dunne supergeleidende kanaallaag (ongeveer 5 nm) en is georiënteerd volgens de a-as.
De uitvinding beoogt een verbeterde supergeleidende veldeffecttransistor te verschaffen.
Meer in het bijzonder beoogt de onderhavige uitvinding een werkwijze te verschaffen voor het vervaardigen van een hoog-temperatuur supergeleidende veldeffecttransistor met een dikke supergeleidende 20 kanaallaag waarin de dikte van de supergeleidende kanaallaag ongeveer zes maal zo dik is als die van een bekende supergeleidende veldeffecttransistor, en toch gebruikt kan worden als een kanaal daarvan.
Meer in het bijzonder beoogt de onderhavige uitvinding een werkwijze te verschaffen voor het vervaardigen van een hoog-temperatuur supergeleidende veldeffecttransistor welke een relatief dikke supergeleidende kanaallaag heeft in vergelijking met die van de bekende veldeffecttransistor teneinde de 25 opbrengst van transistoren te verbeteren.
Voor het bereiken van deze doelstellingen voorziet de uitvinding in een werkwijze voor het vervaardigen van een supergeleidende veldeffecttransistor van voomoemde soort, gekenmerkt door de stappen van I) het gedurende stap d) zodanig door middel van de sjabloonlaag laten groeien van de YBa2Cu307.x-laag loodrecht is op het substraat; j) de YBa2Cu307.x-kanaallaag in stap e) neergeslagen wordt tot deze een 30 dikte heeft van 60-100 nm; h) dat tussen de YBa2Cu307.x-kanaallaag en de SrT(03 isolatielaag en beschermende SrT,03-laag wordt gevormd; I) gedeelten van de isolerende en beschermende lagen droog worden teruggeëtst onder gebruikmaking van een etsmasker teneinde oppervlakgedeelten van de YBagCugOy.x-kanaallaag bloot te geven; en m) de bron/put-elektroden op beide oppervlakgedeelten van de YBa2Cu307_x-kanaallaag worden gevormd, gelijktijdig met de kanaalelektrode.
35 Opgemerkt wordt dat het uit de Europese octrooiaanvrage EP 0.502.787 op zich bekend is dat de oriëntatie van een YBCO-laag loslaat door middel van een onderliggende extra laag in een bepaalde richting kan worden gemanipuleerd.
In een voorkeursuitvoeringsvorm bestaat het oxidekristalsubstraat uit één van de materialen van een oxideklasse van supergeleiders, zoals SrTi03, LaAI03, MgO, NdGa03, LaSrAI04, en LaSrGa04. De 40 genoemde sjabloonlaag kan bestaan uit PiBaaCugO^.
In een uitvoeringsvorm omvat de werkwijze verder de stap van het bevestigen van het oxidekristalsubstraat aan een substraatverwarmingsplaat van een pulslaser-neerslagapparaat onder gebruikmaking van een zllverpasta.
In een uitvoeringsvorm wordt de stap van het neerslaan van de sjabloonlaag uitgevoerd in het 45 temperatuurgebied van 600°C tot 650°C, en onder een zuurstofdruk van ongeveer 13 Pa teneinde de sjabloonlaag met een dikte van 50 tot 200 nm te vormen.
In een uitvoeringsvorm wordt de stap van het vormen van de YBa2Cu307_x-laag uitgevoerd in het temperatuurgebied van 720°C tot 780°C, en onder een zuurstofdruk van ongeveer 13 Pa teneinde de YBasCUgO^ laag met een dikte van ongeveer 500 nm te vormen.
50 In een uitvoeringsvorm wordt de stap van het neerslaan van de YBa2Cu307.x-kanaallaag uitgevoerd in het temperatuurgebied van 720°C tot 780°C, en onder een zuurstofdruk van 13 Pa, en wordt de stap van het vormen van de isolerende laag uitgevoerd in het temperatuurgebied van 650°C tot 750°C, waarbij genoemde beschermende laag een dikte heeft van 10 tot 50 nm en genoemde isolerende laag een dikte heeft van 100 tot 500 nm.
55 In een uitvoeringsvorm wordt, tijdens het uitvoeren van de stap van het vormen van de beschermende SrTi03-laag, de YB^C^CVx’kanaallaag tussen de beschermende SrTi03-laag en het oppervlakgedeelte van de sjabloonlaag gespannen door een spanning om veranderd te worden naar een spannings- 194315 2 veranderende laag.
Aangezien de volgens de werkwijze van de onderhavige uitvinding vervaardigde supergeleidende FET in vergelijking met bekende supergeleidende FET’s een relatief zeer dikke YBa^UgO^-laag heeft van 60 nm of meer, welke kan dienen als een kanaal, is het mogelijk om de opbrengst van supergeleidende FETs in 5 een productielijn te verbeteren en om een eigenschap van de supergeleidende FET te verbeteren.
De bovengenoemde en andere aspecten van de uitvinding zullen nader worden verduidelijkt door de hiernavolgende beschrijving van een voorkeursuitvoeringsvorm onder verwijzing naar de tekening, waarin: figuur 1 een dwarsdoorsnede toont van de constructie van een bekende supergeleidende veldeffect-10 transistor welke bestaat uit een drielaagsstructuur van metaal-isolator-supergeleider; figuur 2 een dwarsdoorsnede toont van de constructie van een andere bekende supergeleidende veldeffecttransistor welke bestaat uit een geïnverteerde drielaagsstructuur; en figuren 3A t/m 3D dwarsdoorsneden tonen welke de stappen van het maken van een hoog-temperatuur supergeleidende veldeffecttransistor volgens een uitvoeringsvorm van de onderhavige uitvinding illustreren. 15
Figuur 1 toont een constructie van een bekende supergeleidende veldeffecttransistor (in het hiernavolgende aangeduid als "FET”) met een extreem dun supergeleidend kanaal. In figuur 1 omvat de bekende supergeleidende FET een substraat 11 dat uit YBa2Cu307.x bestaat, een uit een dunne supergeleidende oxidelaag bestaand extreem dun supergeleidend kanaal 12 op het hoofdoppervlak van het substraat 11, en 20 een op het supergeleidende kanaal 12 gevormde isolatielaag 13. De FET omvat verder bron/put-elektroden 15 en 16 welke van een metaal zijn gevormd op beide uiteinden van de supergeleidende kanaailaag 12, en een poortelektrode 14 welke van een metaal is gevormd op de isolatielaag 13. In deze FET-structuur is de isolatielaag 13 gemaakt van SrTI03, en bestaat het supergeleidende kanaal 12 uit een hoog-temperatuur supergeleider. Deze supergeleidende FET bestaat uit een drielaagsstructuur waarin opeenvolgend een 25 metaallaag, een isolatielaag, en een hoog-temperatuur supergeleidende laag zijn gevormd op het substraat 11, zoals beschreven in de Europese octrooiaanvrage 0.533.519.
Figuur 2 toont een constructie van een andere bekende supergeleidende FET met een geïnverteerde drielaagsstructuur. De supergeleidende FET van figuur 2 omvat een met Nb gedoteerd SrTi03 substraat 21, een op een hoofdvlak van het substraat 21 gevormde platinalaag 22, en een boven de platinalaag 22 30 gevormde supergeleidende kanaailaag 24, met daartussen een isolatielaag 23. De supergeleidende FET van figuur 2 omvat verder metalen bron/put-elektroden 25 en 26 welke gevormd zijn op de supergeleidende kanaailaag 24 en elektrisch van elkaar geïsoleerd zijn, en een poortelektrode 27 die gevormd is op het achtervlak van het substraat 21. Deze supergeleidende FET van figuur 2 heeft een geïnverteerde drielaagsstructuur in vergelijking met de supergeleidende FET van figuur 1, en is beschreven in het Amerikaanse 35 octroolschrift 5.278.138.
Deze bekende supergeleidende FETs hebben echter het serieuze probleem, dat het elektrische veldeffect met verscheidene procenten is verlaagd aangezien als poort een hoog-temperatuur supergeleidende film wordt gebruikt.
Ook kunnen in de bekende supergeleidende FETs geen hoge elektrische veldeffecten worden bereikt.
40 Een van de redenen daarvoor Is dat een ultra-dunne film met een dikte van 10 nm of minder wordt gebruikt als de hoog-temperatuur supergeleidende kanaailaag van de FET. Bij de praktische vervaardiging van de hoog-temperatuur supergeleidende laag rijzen diverse problemen.
Ten eerste, in het geval van het maken van een extreem dunne YBa2Cu307.x supergeleidende laag, deze verliest de supergeleidende karakteristieken daarvan aangezien de supergeleidende laag chemisch 45 reageert met vocht in de lucht en met grote snelheid uiteenvalt in ander materiaal.
Ten tweede, bij het vervaardigen van de supergeleidende transistor wordt de chemische stabiliteit van een extreem dunne supergeleidende laag aanzienlijk verminderd aangezien er diverse stappen van etsprocessen moeten worden uitgevoerd.
Tenslotte wordt de reproductie van een supergeleidende laag aanzienlijk verminderd wanneer de dikte 50 van een extreem dunne supergeleidende laag verder wordt verminderd, aangezien er een limiet bestaat van een optimaal gebied van filmvormingsomstandigheden.
Thans wordt verwezen naar figuur 3A, welke een oxidekristalsubstraat 30 toont, waarop een sjabloonlaag 32 en een YBa2Cu307.x-laag 34 opeenvolgend zijn gevormd, waarna een patroonvormend proces wordt uitgevoerd. De vormende processen van de sjabloonlaag 32 en de YBa2Cu307.x-laag 34 kunnen worden 55 uitgevoerd in een pulslaser-neerslagapparaat zoals op dit gebied welbekend is.
Eerst wordt het oxidekristalsubstraat 30 onder gebruikmaking van bijvoorbeeld een zilverpasta bevestigd aan een substraatverwarmingsplaat in het pulslaser-neerslagapparaat. In deze toestand wordt de sjabloon- 3 194315 laag 32 neergeslagen op een hoofdvlak van het oxidekristalsubstraat 30, bij voorkeur bij een temperatuur van 600°C tot 650°C en onder een zuurstofdruk van ongeveer 13 Pa. Als resultaat heeft de sjabloonlaag 32 een dikte van 50 tot 200 nm. Het oxidekristalsubstraat 30 kan bestaan uit één van de materialen van een oxideklasse van supergeleiders, zoals SrTi03, LaAI03, MgO, NdGa03, LaSrAI04, en LaSrGa04. De 5 sjabloonlaag 32 kan bestaan uit PrBa^UgO^,,.
Het vormingsproces van de YBa2Cu307.x-laag 34 wordt bij voorkeur uitgevoerd in het temperatuurgebied van 720°C tot 780°C, en onder een zuurstofdruk van ongeveer 13 Pa, waardoor de YBaaCUgO^-laag 34 een dikte heeft van ongeveer 500 nm. Dan wordt door middel van een etsproces een opening 35 gevormd, zoals getoond in figuur 3A, zodat de laag 34 een van een patroon voorziene YBa2Cu307.S(-laag 34 wordt 10 Door de opening 35 wordt een blootliggend oppervlakgedeelte van de sjabloonlaag 32 gedefinieerd.
In deze uitvoeringsvorm is de sjabloonlaag 32 verschaft om de YE^CUgO^-laag te laten groeien, waarvan de a-as loodrecht op het substraat komt te staan.
Vervolgens worden neerslagprocessen opeenvolgend uitgevoerd voor een YBas.Cu^.x-kanaailaag 36, een beschermende SrTi03-laag 38 en een isolerende SrTi03-laag 40, zoals getoond in figuur 3B.
15 Eerst wordt het neerslagproces voor de YBa2Cu307.x-kanaallaag 36 uitgevoerd. Daarbij wordt, bij voorkeur bij een temperatuur in het gebied van 720°C tot 780eC en onder een zuurstofdruk van 13 Pa, de YBajCUgO^-kanaallaag 36 met een dikte van 60 tot 100 nm gevormd. Vervolgens wordt de beschermende SrTi03-laag 38 met een dikte van 10 tot 50 nm neergeslagen op de YBa2Cu307.x-kanaallaag 36. Dan wordt het neerslaan van de isolerende SrTi03-laag 40 uitgevoerd, bij voorkeur in het gebied van 650°C tot 750°C. 20 Deze isolatielaag 40 heeft een dikte van 100 tot 500 nm. De resulterende structuur is getoond in figuur 3B.
In deze uitvoeringsvorm wordt, tijdens het uitvoeren van het neerslagproces van de beschermende SrTi03-laag 38, de bij een grensvlak tussen de beschermende SrTi03-laag 38 en het oppervlakgedeelte van de sjabloonlaag 32 gevormde YBaaCu307.x-kanaallaag gespannen door een spanning om veranderd te worden naar een spanningsveranderende YBasCugO^-laag 36a.
25 Vervolgens wordt een droog-etsproces uitgevoerd, waardoor gedeelten van de isolerende en beschermende lagen weggeëtst worden, zoals getoond in figuur 3C. Bijvoorbeeld worden de isolerende en beschermende lagen selectief verwijderd onder gebruikmaking van een etsmasker. Als resultaat worden oppervlakgedeelten van de YBa2Cu307.x-kanaallaag 36 blootgelegd.
Tenslotte worden op beide blootgelegde oppervlakgedeelten van de YBa^UsO^-kanaallaag 36 30 bron/put-elektroden 44 en 46 aangebracht, en, bij voorkeur tegelijkertijd, wordt een poortelektrode 42 aangebracht op de SrTi03 isolatielaag 40 in de opening 35, zoals getoond in figuur 3D. Hiermee zijn de processen voor het maken van de hoogtemperatuur supergeleidende FET voltooid.
De YBaaCu307.x-iaag van de supergeleidende FET heeft supergeleidende karakteristieken waarvan de eigenschap aanzienlijk is veranderd langs respectieve kristalassen vanwege de kristallijne structuur daarvan, 35 welke ook een spanningsafhankelijkheid heeft volgens de supergeleidende karakteristieken welke bepaald wordt volgens asrichtingen.
In het geval van een YB^CUgO^-laag wordt gegroeid op een substraat op een zodanige manier, dat de a-as van de YBa2Cu307.xTaag loodrecht staat op het oppervlak van het substraat, beïnvloedt een trekspan-ning een gebied in de nabijheid van een grensvlak daartussen vanwege roostermisaanpassing daartussen 40 en thermische expansie-coèfficiënten daartussen, en daardoor worden veel puntfouten gegenereerd in dat gebied. Aangezien deze puntfouten dienen als verstrooiingscentra, botsen supergeleidende elektronparen met de puntfouten en veroorzaken daardoor dat de supergeleidende eigenschap verloren gaat in de YBa^i^O^-laag. Bijgevolg treedt een dergelijke supergeleidende eigenschap niet op in een gebied tot een dikte van ongeveer 25 nm vanaf het oppervlak van de YBa2Cu307.x-laag, welke gebied door de trekspan-45 ning kan worden beïnvloed.
Zoals bovenbeschreven, als de supergeleidende FET wordt gefabriceerd volgens het bovengenoemde proces, heeft de gespannen YBa2Cu307.x-kanaallaag een centraal gebied van ongeveer 10 tot 50 nm in dikte waarin de spanning volledig afwezig is, aangezien een spanningseffect dat optreedt bij een grensvlak tussen het substraat en de YBa^UgO^-kanaallaag waarvan de a-as loodrecht staat op het resultaat, zelfs 50 optreedt in gebieden in de nabijheid van beide oppervlakken van YBagC^O^-kanaallaag.
Meer gedetailleerd, in de supergeleidende FET volgens de onderhavige uitvinding wordt de YBa3Cu307.x-kanaallaag met een dikte van 60 tot 100 nm gevormd tussen het substraat en de SrTI03-lagen. Zelfs wanneer de YBa2Cu307.x-kanaallaag wordt beïnvloedt door de spanning tot een diepte van ongeveer 25 nm gerekend vanaf elk oppervlak daarvan, waardoor de totale diepte van aldus beïnvloede oppervlakgebieden 55 van de YBa2Cu307.x-kanaallaag ongeveer 50 nm bedraagt, heeft de YBa2Cu307.x-kanaallaag een supergeleidend centrumgebied van 10 tot 50 nm in dikte waarin de spanning volledig geëlimineerd is.
Aangezien de volgens de werkwijze van de onderhavige uitvinding vervaardigde supergeleidende FET

Claims (9)

194315 4 een relatief dikke YBa2Cu307.x-laag van 60 nm en meer kan hebben om te dienen als een kanaal, is het in vergelijking met bekende supergeleidende FETs mogelijk om de opbrengst van supergeleidende FETs in een productielijn te verbeteren en daarbij een eigenschap van de supergeleidende FET te verbeteren. 5
1. Werkwijze voor het vervaardigen van een supergeleidende veldeffecttransfstor, welke werkwijze de stappen omvat van: 10 a. het verschaffen van een oxidekristalsubstraat; b. het neerslaan van een sjabloonlaag op een hoofdvlak van het oxidekristalsubstraat; c. het vormen van een YBa^UjO^-laag op de sjabloonlaag; d. het vormen van een patroon in de YBa^jCUgO^x-laag om een van een patroon voorziene YBa^u-jO^ x-laag te vormen met daarin een opening, en een oppervlakgedeelte van de sjabloonlaag bloot te leggen; 15 e. het neerslaan van een YBa2Cu307.x-kanaallaag op het oppervlakgedeelte van de sjabloonlaag en over de vein een patroon voorziene YBa2Cu307.x-laag; f. het opeenvolgend vormen van een isolerende SrTi03-laag op de YBe^Cu307.x-kanaaliaag; g. het vormen van bron/put-elektroden; en h. het vormen van een poortelektrode op de isolerende SrTi03-laag In de opening, 20 gekenmerkt door de stappen van i. het gedurende stap d) zodanig door middel van een sjabloonlaag (32) laten groeien van de YBagCu-jO^-laag dat de a-as van de YBa2Cu307.xlaag loodrecht is op het substraat (30); j. de YBa2Cu307.x-kanaallaag (36) in stap e) neergeslagen wordt tot deze een dikte heeft van 60-100 nm; 25 k. dat tussen YBa^UgO^x-kanaallaag (36) en de SrT,03isolatielaag (40) een beschermende SrT,03-laag (38) wordt gevormd; l. gedeelten van de isolerende en beschermende lagen droog worden teruggedtst onder gebruikmaking van een etsmasker teneinde oppervlakgedeelten van de YBa2Cu307.x-kanaallaag bloot te leggen; en m. bron/put-elektroden (44, 46) op beide oppervlakgedeelten van de YBa2Cu307_x-kanaallaag worden 30 gevormd, gelijktijdig met de kanaalelektrode (42).
2. Werkwijze volgens conclusie 1, met het kenmerk, dat genoemd oxidekristalsubstraat bestaat uit één van de materialen van een oxideklasse van supergeleiders.
3. Werkwijze volgens conclusie 2, met het kenmerk, dat genoemde oxideklasse van supergeleiders omvat: SrTi03, LaAI03, MgO, NdGa03, LaSrAI04, en LaSrGa04.
4. Werkwijze volgens conclusie 1, met het kenmerk, dat genoemde sjabloonlaag bestaat uit Ριββ^υ^,χ.
5. Werkwijze volgens conclusie 1, met het kenmerk, dat genoemde werkwijze verder de stap omvat van het bevestigen van het oxidekristalsubstraat aan een substraatverwarmingsplaat van een pulslasemeerslag-apparaat onder gebruikmaking van een zilverpasta.
6. Werkwijze volgens conclusie 1, met het kenmerk, dat stap b wordt uitgevoerd in het temperatuurgebied 40 van 600eC tot 650°C, en onder een zuurstofdruk van ongeveer 13 Pa teneinde de sjabloonlaag met een dikte van 50 tot 200 nm te vormen.
7. Werkwijze volgens conclusie 1, met het kenmerk, dat stap c wordt uitgevoerd in het temperatuurgebied van 720°C tot 78°C, en onder een zuurstofdruk van ongeveer 13 Pa teneinde de YBa2Cu307.x-laag met een dikte van ongeveer 500 nm te vormen.
8. Werkwijze volgens conclusie 1, met het kenmerk, dat stap e wordt uitgevoerd in het temperatuurgebied van 720°C tot 780“C, en onder een zuurstofdruk van 13 Pa, en dat stap f wordt uitgevoerd in het temperatuurgebied van 650°C tot 750°C, en dat genoemde beschermende laag een dikte heeft van 10 tot 50 nm en dat genoemde isolerende laag een dikte heeft van 100 tot 500 nm.
9. Werkwijze volgens conclusie 1, met het kenmerk, dat tijdens het vormen van de beschermende 50 SrTi03-laag in stap f, de YBa2Cu307.x-kanaallaag tussen de beschermende SrTi03-iaag en het oppervlakgedeelte van de sjabloonlaag wordt gespannen door een spanning om veranderd te worden naar een spanningsveranderende laag. Hierbij 3 bladen tekening
NL9402037A 1994-11-21 1994-12-02 Werkwijze voor het vervaardigen van een hoog-temperatuur supergeleidende veldeffecttransistor met een dikke supergeleidende kanaallaag. NL194315C (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019940030618A KR0148598B1 (ko) 1994-11-21 1994-11-21 두꺼운 초전도채널층을 구비한 고온초전도 전계효과 트랜지스터의 제조방법
KR19940030618 1994-11-21

Publications (3)

Publication Number Publication Date
NL9402037A NL9402037A (nl) 1996-07-01
NL194315B NL194315B (nl) 2001-08-01
NL194315C true NL194315C (nl) 2001-12-04

Family

ID=19398505

Family Applications (1)

Application Number Title Priority Date Filing Date
NL9402037A NL194315C (nl) 1994-11-21 1994-12-02 Werkwijze voor het vervaardigen van een hoog-temperatuur supergeleidende veldeffecttransistor met een dikke supergeleidende kanaallaag.

Country Status (5)

Country Link
US (1) US5663081A (nl)
JP (1) JP2682810B2 (nl)
KR (1) KR0148598B1 (nl)
DE (1) DE4442688C1 (nl)
NL (1) NL194315C (nl)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906965A (en) * 1996-01-19 1999-05-25 Superconductor Technologies, Inc. Thin film superconductor-insulator-superconductor multi-layer films and method for obtaining the same
JP3278638B2 (ja) 1998-09-01 2002-04-30 日本電気株式会社 高温超伝導ジョセフソン接合およびその製造方法
US20080299780A1 (en) * 2007-06-01 2008-12-04 Uv Tech Systems, Inc. Method and apparatus for laser oxidation and reduction
US8204564B2 (en) * 2007-11-07 2012-06-19 Brookhaven Science Associates, Llc High temperature interfacial superconductivity
KR100923947B1 (ko) 2007-12-10 2009-10-29 한국전자통신연구원 검출 소자 및 검출 시스템
US8242375B2 (en) 2008-09-18 2012-08-14 United Technologies Corporation Conductive emissions protection

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499119A (en) * 1983-07-06 1985-02-12 Sperry Corporation Method of manufacturing super-conductive tunnel junction devices with precise junction area control
US5218136A (en) * 1987-12-28 1993-06-08 Sumitomo Chemical Company, Limited Styryl compounds, process for preparing the same and photoresist compositions comprising the same
SG46182A1 (en) * 1991-01-07 1998-02-20 Ibm Superconducting field-effect transistors with inverted misfet structure and method for making the same
EP0684654A1 (en) * 1991-03-04 1995-11-29 Sumitomo Electric Industries, Limited A thin film of oxide superconductor possessing locally different crystal orientations and a process for preparing the same
JPH05304320A (ja) * 1991-03-27 1993-11-16 Semiconductor Energy Lab Co Ltd 超伝導薄膜トランジスタ及びその作製方法
EP0523275B1 (en) * 1991-07-19 1996-02-28 International Business Machines Corporation Enhanced superconducting field-effect transistor with inverted MISFET structure and method for making the same
EP0533519B1 (en) * 1991-08-26 1996-04-24 Sumitomo Electric Industries, Ltd. Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same
US5399546A (en) * 1991-11-30 1995-03-21 Sumitomo Electric Industries, Ltd. Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material
CA2084983C (en) * 1991-12-10 1996-11-12 Takao Nakamura Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same
EP0546959B1 (en) * 1991-12-13 1997-10-01 Sumitomo Electric Industries, Ltd. Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material
EP0576363B1 (en) * 1992-06-24 1998-01-07 Sumitomo Electric Industries, Ltd. Method of manufacturing a superconducting device having a superconducting channel formed of oxide superconductor material

Also Published As

Publication number Publication date
JPH08148729A (ja) 1996-06-07
NL9402037A (nl) 1996-07-01
NL194315B (nl) 2001-08-01
KR0148598B1 (ko) 1998-10-15
US5663081A (en) 1997-09-02
JP2682810B2 (ja) 1997-11-26
DE4442688C1 (de) 1996-06-27

Similar Documents

Publication Publication Date Title
JP2798361B2 (ja) 結晶粒界チャンネルをもつ超伝導電界効果素子とその製造方法
DE69026301T2 (de) Supraleitende Einrichtung und deren Herstellungsverfahren
US5750474A (en) Method for manufacturing a superconductor-insulator-superconductor Josephson tunnel junction
DE69115209T2 (de) Verfahren zur Herstellung eines Supraleitungsbauelements mit reduzierter Dicke der supraleitenden Oxidschicht und dadurch hergestelltes Supraleitungsbauelement.
NL194315C (nl) Werkwijze voor het vervaardigen van een hoog-temperatuur supergeleidende veldeffecttransistor met een dikke supergeleidende kanaallaag.
DE69403104T2 (de) Verfahren zum Erzeugen einer strukturierten oxydsupraleitenden Dünnschicht
JPH05335638A (ja) ジョセフソン接合構造体およびその作製方法
EP0468868B1 (en) Superconducting device having a layered structure composed of oxide superconductor thin film and insulator thin film and method for manufacturing the same
US5413982A (en) Field effect transistor having c-axis channel layer
DE69218735T2 (de) Verfahren zum Herstellen eines künstlichen Josephson-Korngrenzen-Übergangselementes
KR100249782B1 (ko) 입방정 yba2cu3ox 박막을 장벽층으로 사용한 초전도 접합의 제조방법
US5510324A (en) Method for manufacturing a superconducting device having an extremely thin superconducting channel
US5509183A (en) Method for manufacturing a superconducting device having an extremely thin superconducting channel formed of oxide superconductor material
DE69210523T2 (de) Verfahren zur Herstellung von supraleitenden Schichten aus supraleitendem Oxyd in denen nicht-supraleitende Gebiete vorkommen und Verfahren zur Herstellung eines Bauelements welches solche Schichten enthält
EP0591312B1 (de) Strukturierte leiterbahnen und verfahren zur herstellung derselben
JPH03166776A (ja) トンネル接合素子とその作製方法
CA2186840C (en) Superconducting field effect device having a superconducting channel and method for manufacturing the same
KR0139734B1 (ko) 조셉슨 접합소자 제조방법
JP2647251B2 (ja) 超電導素子および作製方法
KR100194621B1 (ko) 고온초전도 전계효과 소자 및 그 제조방법
JPH0555649A (ja) 超電導電界効果型素子の作製方法
JPH06338639A (ja) ジョセフソン素子の製造方法
JPH03225974A (ja) 超伝導素子の製造加工方法
JPH0435073A (ja) 酸化物超伝導素子およびその製造方法
JPH0730159A (ja) ジョセフソン接合素子およびその作製方法

Legal Events

Date Code Title Description
A1C A request for examination has been filed
V1 Lapsed because of non-payment of the annual fee

Effective date: 20100701