NL1022335C2 - Data control device for LCD screen, has digital analogue converter circuits controlled via time control unit and connected to output buffer circuits - Google Patents
Data control device for LCD screen, has digital analogue converter circuits controlled via time control unit and connected to output buffer circuits Download PDFInfo
- Publication number
- NL1022335C2 NL1022335C2 NL1022335A NL1022335A NL1022335C2 NL 1022335 C2 NL1022335 C2 NL 1022335C2 NL 1022335 A NL1022335 A NL 1022335A NL 1022335 A NL1022335 A NL 1022335A NL 1022335 C2 NL1022335 C2 NL 1022335C2
- Authority
- NL
- Netherlands
- Prior art keywords
- data
- pixel
- output buffer
- signals
- pixel signals
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
- G09G2310/0227—Details of interlacing related to multiple interlacing, i.e. involving more fields than just one odd field and one even field
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
Korte aanduiding: Gegevensbesturingstoestel en werkwijze voor vloeibaar-kristalbeeldscherm.Brief indication: Data control device and method for liquid crystal display.
ACHTERGROND VAN DE UITVINDING Gebied van de uitvindingBACKGROUND OF THE INVENTION Field of the Invention
Deze uitvinding heeft betrekking op een vloeibaar-kristal-beeldscherm, en meer in het bijzonder op een gegevensbesturingstoe-5 stel en werkwijze voor een vloeibaar-kristalbeeldscherm, waarbij een digitaal-analoog omzetter en een uitvoerbuffer afzonderlijk zijn geïntegreerd voor het drastisch verminderen van een verlies dat wordt veroorzaakt door een slechte dragerstrookverpakking. Tevens is de uitvinding gericht op een gegevensbesturingstoestel en werkwijze voor een 10 vloeibaar-kristalbeeldscherm, waarbij een digitaal-analoog omzetter wordt bedreven op een tijddeelbasis voor het verminderen van het aantal geïntegreerde schakelingen voor het verschaffen van een digitaal-analoog omzetfunctie.This invention relates to a liquid crystal display, and more particularly to a data control device and method for a liquid crystal display, wherein a digital-to-analog converter and an output buffer are separately integrated to drastically reduce a loss this is caused by poor carrier strip packaging. The invention is also directed to a data control device and method for a liquid crystal display, wherein a digital-to-analog converter is operated on a time-division basis for reducing the number of integrated circuits to provide a digital-to-analog converter function.
15 Bespreking van de verwante stand van de techniekDiscussion of the Related Art
In het algemeen regelt een vloeibaar-kristalbeeldscherm (LCD) een lichtdoorlaatbaarheid van het vloeibare kristal door gebruik te maken van een elektrisch veld teneinde een afbeelding weer te geven. Voor dit doel omvat het LCD een vloeibaar-kristalbeeldscherm-20 paneel met vloeibaar-kristalcellen die zijn gerangschikt in een matrix, alsmede een besturingsschakeling voor het besturen van het vloeibaar-kristalbeeldschermpaneel.In general, a liquid crystal display (LCD) controls a light transmittance of the liquid crystal by using an electric field to display an image. For this purpose, the LCD comprises a liquid crystal display panel with liquid crystal cells arranged in a matrix, as well as a control circuit for controlling the liquid crystal display panel.
In het vloeibaar-kristalbeeldschermpaneel zijn poortlijnen en gegevenslijnen op een zodanige wijze gerangschikt dat zij elkaar krui-25 sen. Een vloeibaar-kristalcel is geplaatst op elke kruising van de poortlijnen en de gegevenslijnen. Het vloeibaar-kristalbeeldschermpa-neel is voorzien van een beeldpuntelektrode en een gemeenschappelijke elektrode voor het aanleggen van een elektrisch veld op elke vloeibaar-kristalcel. Elke beeldpuntelektrode is via bron- en afvoerelek-30 troden van een dunne-filmtransistor als een schakelinrichting verbonden met enige gegevenslijn. De poortelektrode van de dunne-filmtransistor is verbonden met enige poortlijn, waardoor het mogelijk wordt om voor elke lijn een beeldpuntspanningssignaal aan te leggen aan de beeldpuntelektroden.In the liquid crystal display panel, gate lines and data lines are arranged in such a way that they intersect. A liquid crystal cell is placed at each intersection of the gate lines and the data lines. The liquid crystal display panel is provided with a pixel electrode and a common electrode for applying an electric field to each liquid crystal cell. Each pixel electrode is connected to any data line via source and drain electrodes of a thin film transistor as a switching device. The gate electrode of the thin film transistor is connected to any gate line, making it possible to apply a pixel voltage signal to the pixel electrodes for each line.
1022335# I De besturingsschakeling omvat een poortbesturing voor het bestu- H ren van de poortlijnen, een gegevensbesturing voor het besturen van de gegevenslijnen alsmede een gemeenschappelijke spanningsgenerator voor I het besturen van de gemeenschappelijke elektrode. De poortbesturing 5 legt sequentieel een aftastsignaal aan aan de poortlijnen om sequen- tieel, één lijn per keer, de vloeibaar-kristalcellen op het vloeibaar- I kristalbeeldschermpaneel te besturen. De gegevensbesturing legt tel- kens wanneer het poortsignaal wordt aangelegd aan enige poortlijn een gegevensspanningssignaal aan aan elk van de gegevenslijnen. De gemeen- I 10 schappelijke spanningsgenerator legt een gemeenschappelijk spannings- signaal aan over de gemeenschappelijke elektrode. Dienovereenkomstig regelt het LCD de lichtdoorlaatbaarheid door middel van een elektrisch veld dat wordt aangelegd tussen de beeldpuntelektrode en de gemeen- schappelijke elektrode, in overeenstemming met het gegevensspannings- 15 signaal voor elke vloeibaar-kristalcel, om daardoor een afbeelding weer te geven. Elk van de gegevensbesturingen en de poortbesturingen H wordt gevormd uit een geïntegreerde schakeling(IC)chip. Deze zijn aan- I gebracht in een dragerstrookverpakking (TCP) en worden hoofdzakelijk door middel van een met tape geautomatiseerd hechtingssysteem (TAB) 20 verbonden met het vloeibaar-kristalbeeldschermpaneel.1022335 # I The control circuit comprises a gate controller for controlling the gate lines, a data controller for controlling the data lines as well as a common voltage generator for controlling the common electrode. The gate controller 5 sequentially applies a scan signal to the gate lines to sequentially, one line at a time, control the liquid crystal cells on the liquid crystal display panel. The data control always applies a data voltage signal to each of the data lines when the gate signal is applied to any gate line. The common voltage generator applies a common voltage signal over the common electrode. Accordingly, the LCD controls the light transmittance by means of an electric field applied between the pixel electrode and the common electrode, in accordance with the data voltage signal for each liquid crystal cell, to thereby display an image. Each of the data controls and the gate controls H is formed from an integrated circuit (IC) chip. These are arranged in a carrier strip package (TCP) and are connected to the liquid crystal display panel mainly by means of a tape-automated adhesive system (TAB).
Fig. 1 toont schematisch een gegevensbesturingsblok in een ge- bruikelijk LCD.FIG. 1 schematically shows a data control block in a conventional LCD.
Verwijzend naar fig. 1 omvat het gegevensbesturingsblok gege- vensbesturings IC's 4 die via TCP's 6 zijn verbonden met een vloei- 25 baar-kristalbeeldschermpaneel 2, alsmede een gedrukte bedradingskaart (PCB) 8 voor gegevens, die via de TCP's 6 is verbonden met de gege- vensbesturings IC's 4.Referring to Fig. 1, the data control block includes data control ICs 4 connected via TCPs 6 to a liquid crystal display panel 2, as well as a printed wiring card (PCB) 8 for data connected to the data via the TCPs 6 - data control ICs 4.
De gegevens-PCB 8 ontvangt uiteenlopende besturingssignalen van- uit een tijdsbesturing (niet getoond), alsmede gegevenssignalen en be- 30 sturingsspanningssignalen vanuit een voedingsgenerator (niet getoond) teneinde deze te interfacen naar de gegevensbesturings IC's 4. Elk van de TCP's 6 is elektrisch verbonden met een gegevenscontactvlak dat is H verschaft aan het bovengedeelte van het vloeibaar-kristalbeeldscherm- paneel 2 en een uitvoercontactvlak dat is verschaft bij elke gegevens- H 35 PCB 8. De gegevensbesturings IC's 4 zetten digitale beeldpuntgegevens om in analoge beeldpuntsignalen teneinde deze aan te leggen aan gege- venslijnen.The data PCB 8 receives various control signals from a time control (not shown), as well as data signals and control voltage signals from a power generator (not shown) in order to interface them to the data control ICs 4. Each of the TCPs 6 is electrically connected with a data contact surface that is H provided on the upper portion of the liquid crystal display panel 2 and an output contact surface that is provided with each data H 35 PCB 8. The data control ICs 4 convert digital pixel data into analog pixel signals to apply them to data lines.
H Voor dit doel omvat, zoals getoond in fig. 2, elk van de gege- vensbesturings IC's een schuifregistergedeelte 14 voor het aanleggen I 1022335#H For this purpose, as shown in FIG. 2, each of the data control ICs includes a shift register portion 14 for application. I 1022335 #
^-: : : :— T-'W-irai I I ^Μ·Ι I -_ I li H Ι····ΙΙΙ II iill'l \W I irfET?»«* I^ -:::: - T-'W-irai I I ^ Μ · Ι I -_ I li H Ι ···· ΙΙΙ II iill'l \ W I irfET? »« * I
- 3 - van een sequentieel bemonsteringssignaal. Een latchgedeelte 16 latcht sequentieel beeldpuntgegevens VD in reactie op het bemonsteringssignaal en voert de beeldpuntgegevens VD tegelijkertijd uit. Een digi-taal-analoog omzetter (DAC) 18 zet de beeldpuntgegevens VD vanuit het 5 latchgedeelte 16 om in een beeldpuntsignaal. Een uitvoerbuffergedeelte 26 buffert het beeldpuntsignaal vanuit de DAC 18 teneinde dit uit te voeren. Voorts omvatten de gegevensbesturings IC's 4 elk een signaalbesturing 10 voor het interfacen van uiteenlopende besturings-signalen vanuit een tijdsbesturing (niet getoond) en de beeldpuntgege-10 vens VD. Een gammaspanningsgedeelte 12 verschaft positieve en negatieve gammaspanningen die vereist zijn in de DAC 18. Elk van de gegevensbesturings IC's 4 bestuurt n gegevenslijnen DL1 tot DLn.- 3 - of a sequential sampling signal. A latch portion 16 tracks sequential pixel data VD in response to the sampling signal and outputs the pixel data VD simultaneously. A digital-to-analog converter (DAC) 18 converts the pixel data VD from the latch portion 16 into a pixel signal. An output buffer portion 26 buffers the pixel signal from the DAC 18 to output it. Furthermore, the data control ICs 4 each comprise a signal control 10 for interfacing various control signals from a time control (not shown) and the pixel data 10 VD. A gamma voltage portion 12 provides positive and negative gamma voltages required in the DAC 18. Each of the data control ICs 4 controls n data lines DL1 to DLn.
De signaalbesturing 10 bestuurt uiteenlopende besturingssigna-len zoals bijvoorbeeld SSP, SSC, SOE, REV en POL, alsmede de beeld-15 puntgegevens VD teneinde deze uit voeren naar de bijbehorende elementen. Het gammaspanningsgedeelte 12 verdeelt verscheidene gammarefe-rentiespanningen vanuit een gammareferentiespanningsgenerator (niet getoond) onder voor elke grijswaarde en voert de onderverdeelde gamma-referentiespanningen uit.The signal control 10 controls various control signals such as, for example, SSP, SSC, SOE, REV and POL, as well as the image point data VD in order to output them to the associated elements. The gamma voltage portion 12 distributes various gamma reference voltages from a gamma reference voltage generator (not shown) below for each gray value and outputs the subdivided gamma reference voltages.
20 Schuifregisters die zijn omvat in het schuifregistergedeelte 14 verschuiven sequentieel een bronstartpuls SSP vanuit de signaalbesturing 10 in reactie op bronbemonsteringskloksignaal SSC voor het uitvoeren van de bronstartpuls SSP als een bemonsteringssignaal.Shift registers included in the shift register portion 14 sequentially shift a source start pulse SSP from the signal controller 10 in response to source sampling clock signal SSC to output the source start pulse SSP as a sampling signal.
Meerdere n latches die zijn omvat in het latchgedeelte 16 bemon-25 steren sequentieel de beeldpuntgegevens VD uit de signaalbesturing 10 in reactie op het bemonsteringssignaal uit het schuifregistergedeelte 14 teneinde dit te latchen. Daaropvolgend reageren de n latches op een bronuitvoerinschakelsignaal SOE uit de signaalbesturing 10 teneinde de gelatchte beeldpuntgegevens VD tegelijkertijd uit te voeren. In dit 30 geval herstelt het latchgedeelte 16 de gemoduleerde beeldpuntgegevens VD op zodanige wijze dat deze een verlaagd overgangsbitgetal hebben in reactie op een gegevensomkeringskeuzesignaal REV en voert vervolgens de beeldpuntgegevens VD uit. Dit is omdat de beeldpuntgegevens VD, met een overgangsbitgetal dat voorbij een referentiewaarde gaat, zodanig 35 worden aangeboden dat deze worden gemoduleerd teneinde een verlaagd overgangsbitgetal te hebben teneinde een elektromagnetische interferentie (EMI) bij gegevensoverdracht vanuit de tijdsbesturing te minimaliseren.Multiple n latches included in the latch portion 16 sequentially sample the pixel data VD from the signal controller 10 in response to the sampling signal from the shift register portion 14 to latch it. Subsequently, the n latches respond to a source output enable signal SOE from the signal controller 10 to output the matched pixel data VD simultaneously. In this case, the latch portion 16 restores the modulated pixel data VD in such a way that they have a lowered transition bit number in response to a data inversion select signal REV and then outputs the pixel data VD. This is because the pixel data VD, with a transition bit number that goes beyond a reference value, is presented such that they are modulated to have a lowered transition bit number in order to minimize an electromagnetic interference (EMI) during data transmission from the time control.
- 4 -- 4 -
De DAC 18 zet de beeldpuntgegevens VD uit het latchgedeelte 16 tegelijkertijd om in positieve en negatieve beeldpuntsignalen en voert de signalen uit. Voor dit doel omvat de DAC 18 een positief (P) deco-deergedeelte 20 en een negatief (N) decodeergedeelte 22, die elk ge-5 meenschappelijk zijn verbonden met het latchgedeelte 16, alsmede een multiplexer (MUX) 24 voor het kiezen van uitvoersignalen van de P en N decodeergedeelten 20 en 22.The DAC 18 converts the pixel data VD from the latch portion 16 into positive and negative pixel signals simultaneously and outputs the signals. For this purpose, the DAC 18 comprises a positive (P) decoder portion 20 and a negative (N) decoder portion 22, each of which is jointly connected to the latch portion 16, as well as a multiplexer (MUX) 24 for selecting output signals. of the P and N decoding portions 20 and 22.
Meerdere η P decoders, die zijn omvat in het P decodeergedeelte 20, zetten n beeldpuntgegevens die gelijktijdig worden ingevoerd uit 10 het latchgedeelte 16 om in positieve beeldpuntsignalen met behulp van positieve gammaspanningen uit het gammaspanningsgedeelte 12. Meerdere η N decoders, die zijn omvat in het N decodeergedeelte 22, zetten n beeldpuntgegevens die gelijktijdig zijn ingevoerd uit het latchgedeelte 16 om in negatieve beeldpuntsignalen met behulp van negatieve gam-15 maspanningen uit het gammaspanningsgedeelte 12. De multiplexer 24 reageert op een polariteitbesturingssignaal POL uit de signaalbesturing 10 om selectief de positieve beeldpuntsignalen uit het P decodeergedeelte 20 of de negatieve beeldpuntsignalen uit het N decodeergedeelte 22 uit te voeren.Multiple η P decoders included in the P decoding portion 20 convert n pixel data that is input from the latch portion 16 simultaneously into positive pixel signals using positive gamma voltages from the gamma voltage portion 12. Multiple η N decoders included in the P N decoding portion 22, converts n pixel data simultaneously input from the latch portion 16 into negative pixel signals using negative gamma 15 voltages from the gamma voltage portion 12. The multiplexer 24 responds to a polarity control signal POL from the signal control 10 to selectively output the positive pixel signals outputting the P decoder portion 20 or the negative pixel signals from the N decoder portion 22.
20 Meerdere n uitvoerbuffers die zijn omvat in het uitvoerbufferge- deelte 26 bestaan uit spanningsvolgers die in serie zijn verbonden met de n gegevenslijnen DL1 tot DLn. Deze uitvoerbuffers bufferen de beeldpuntsignalen uit de DAC 18 en leggen de signalen aan aan de gegevenslijnen DL1 tot DLn.Multiple n output buffers included in the output buffer portion 26 consist of voltage followers connected in series with the n data lines DL1 to DLn. These output buffers buffer the pixel signals from the DAC 18 and apply the signals to the data lines DL1 to DLn.
25 Zoals boven beschreven dient elk van de gebruikelijke gegevens- besturings IC's 4 n latches en 2n decoders te hebben teneinde n gegevenslijnen DL1 tot DLn te besturen. Dit heeft tot gevolg dat het gebruikelijke gegevensbesturings IC 4 een nadeel heeft doordat het een ingewikkelde opbouw heeft alsmede betrekkelijk hoge vervaardigingskos-30 ten.As described above, each of the conventional data control ICs must have 4 n latches and 2n decoders in order to control n data lines DL1 to DLn. This has the consequence that the conventional data control IC 4 has a disadvantage in that it has a complex structure and relatively high manufacturing costs.
Voorts is elk van de gebruikelijke gegevensbesturings IC's gehecht op de TCP 6 in een enkele chip die is verbonden met het vloei-baar-kristalbeeldschermpaneel 2 en de gegevens-PCB 8, zoals getoond in fig. 1. Dienovereenkomstig heeft de TCP een hoge kans op bijvoorbeeld 35 breuk of kortsluiting. Derhalve is een groot verlies door kosten het gevolg omdat de gegevensbesturings IC's 4 die zijn aangebracht in de TCP 6 ook niet kunnen worden gebruikt wanneer de TCP 6 breekt of kortsluiting maakt.Furthermore, each of the conventional data control ICs is attached to the TCP 6 in a single chip connected to the liquid crystal display panel 2 and the data PCB 8, as shown in Fig. 1. Accordingly, the TCP has a high probability of for example, breakage or short circuit. Therefore, a large cost loss is the result because the data control ICs 4 provided in the TCP 6 cannot be used even if the TCP 6 breaks or short-circuits.
10S283S* - 5 -10S283S * - 5 -
SAMENVATTING VAN DE UITVINDINGSUMMARY OF THE INVENTION
Dienovereenkomstig is de onderhavige uitvinding gericht op een gegevensbesturingstoestel en een werkwijze voor een vloeibaar-kris-talbeeldscherm dat één of meer problemen ten gevolge van beperkin-5 gen en nadelen van de verwante stand van de techniek in hoofdzaak wegneemt.Accordingly, the present invention is directed to a data control device and a method for a liquid crystal display that substantially eliminates one or more problems due to limitations and disadvantages of the related prior art.
Een doel van de onderhavige uitvinding is het verschaffen van een gegevensbesturingstoestel en werkwijze voor een vloeibaar-kris-talbeeldscherm waarbij een digitaal-analoog omzetter en een uitvoer-10 buffer afzonderlijk zijn geïntegreerd teneinde verliezen die worden veroorzaakt door een slechte dragerstrookverpakking drastisch te verminderen.An object of the present invention is to provide a data controller and method for a liquid crystal display in which a digital-to-analog converter and an output buffer are separately integrated to drastically reduce losses caused by a poor carrier strip package.
Een ander doel van de onderhavige uitvinding is het verschaffen van een gegevensbesturingstoestel en werkwijze voor een vloei-15 baar-kristalbeeldscherm waarbij een digitaal-analoog omzetter wordt bestuurd op een tijddeelbasis voor het verminderen van het aantal geïntegreerde schakelingen voor het verschaffen van een digitaal-analoog omzetfunctie.Another object of the present invention is to provide a data control device and method for a liquid crystal display in which a digital-to-analog converter is controlled on a time-division basis for reducing the number of integrated circuits for providing a digital-to-analog sales function.
Aanvullende kenmerken en voordelen van de uitvinding zullen 20 worden beschreven in de beschrijving die volgt en gedeeltelijk zullen deze blijken uit de beschrijving, of kunnen worden geleerd door het toepassen van de uitvinding. De doelen en andere voordelen van de uitvinding zullen worden verwezenlijkt en bereikt door middel van de structuur die in het bijzonder is aangeduid in de geschreven 25 beschrijving en conclusies daarvan alsmede de bijgaande tekening.Additional features and advantages of the invention will be described in the description that follows and, in part, they will appear from the description, or may be learned by practice of the invention. The objects and other advantages of the invention will be realized and achieved by means of the structure which is specifically indicated in the written description and claims thereof and the accompanying drawing.
Om deze en andere voordelen te bereiken en in overeenstemming met het doel van de onderhavige uitvinding zoals belichaamd en in brede trekken beschreven, omvat het gegevensbesturingstoestel voor een vloeibaar-kristalbeeldscherm meerdere geïntegreerde uitvoerbufferscha-30 kelingen voor het bufferen van meerdere beeldpuntsignalen en het uitvoeren van de meerdere beeldpuntsignalen naar meerdere gegevenslijnen, meerdere geïntegreerde digitaal-analoog omzetterschakelingen, die elk gemeenschappelijk zijn verbonden met invoeraansluitpunten van ten minste twee van de meerdere geïntegreerde uitvoerbufferschakelingen, voor 35 het omzetten van invoerbeeldpuntgegevens in de meerdere beeldpuntsignalen en het selectief uitvoeren van de meerdere beeldpuntsignalen naar de ten minste twee geïntegreerde uitvoerbufferschakelingen, en tijdsbesturingsmiddelen voor het besturen van de meerdere geïntegreerde digitaal-analoog omzetterschakelingen en het uitvoeren van een 102233§fl - 6 - H tijddeling in ten minste twee gebieden van de beeldpuntgegevens ten- einde de beeldpuntgegevens sequentieel te verschaffen aan de meerdere gegevenslijnen.To achieve these and other advantages and in accordance with the purpose of the present invention as embodied and broadly described, the liquid crystal display data control device comprises a plurality of integrated output buffer circuits for buffering a plurality of pixel signals and outputting the a plurality of pixel signals to a plurality of data lines, a plurality of integrated digital-to-analog converter circuits, each of which is jointly connected to input terminals of at least two of the plurality of integrated output buffer circuits, for converting input pixel data into the plurality of pixel signals and selectively outputting the plurality of pixel signals to the at least two integrated output buffer circuits, and time control means for controlling the plurality of integrated digital-to-analog converter circuits and performing a 102233§fl - 6 - H time division in at least two regions of the pixel data in order to sequentially provide the pixel data to the plurality of data lines.
Een gegevensbesturingstoestel voor een vloeibaar-kristalbeeld- 5 scherm volgens een ander aspect van de onderhavige uitvinding omvat meerdere geïntegreerde uitvoerbufferschakelingen voor het bufferen van meerdere beeldpuntsignalen en het uitvoeren van de meerdere beeldpunt- signalen naar meerdere gegevenslijnen, en meerdere geïntegreerde digi- taal-analoog omzetterschakelingen, die elk gemeenschappelijk zijn ver- 10 bonden met de invoeraansluitpunten van ten minste twee van de meerdere geïntegreerde uitvoerbufferschakelingen, voor het omzetten van invoer- beeldpuntgegevens in de meerdere beeldpuntsignalen en het uitvoeren van de meerdere beeldpuntsignalen naar de ten minste twee geïntegreer- H de uitvoerbufferschakelingen in een tijddeling van de beeldpuntsigna- I 15 len.A liquid crystal display data control device according to another aspect of the present invention comprises a plurality of integrated output buffer circuits for buffering a plurality of pixel signals and outputting the plurality of pixel signals to a plurality of data lines, and a plurality of integrated digital-to-analog converter circuits , each of which is jointly connected to the input terminals of at least two of the plurality of integrated output buffer circuits, for converting input pixel data into the plurality of pixel signals and outputting the plurality of pixel signals to the at least two integrated output buffer circuits in time division of the pixel signals.
In een ander aspect, een werkwijze voor het besturen van een gegevensbesturingstoestel voor het besturen van meerdere gegevenslij- nen die zijn ingericht op een vloeibaar-kristalbeeldschermpaneel, waarbij het besturingstoestel meerdere geïntegreerde uitvoerbuffer- 20 schakelingen omvat die zijn verbonden met de meerdere gegevenslij- nen, alsmede meerdere geïntegreerde digitaal-analoog omzetterschake- lingen die gemeenschappelijk zijn verbonden met invoeraansluitpunten van ten minste twee van de meerdere geïntegreerde uitvoerbufferschake- lingen omvat het uitvoeren van een tijddeling in ten minste twee ge- 25 bieden van beeldpuntgegevens die dienen te worden verschaft aan elk van de meerdere geïntegreerde digitaal-analoog omzetterschakelingen, I het omzetten van de beeldpuntgegevens in analoge beeldpuntsignalen, en het selectief aanleggen van de omgezette beeldpuntsignalen aan de ten minste twee geïntegreerde uitvoerbufferschakelingen en de meerdere ge- H 30 gevenslijnen.In another aspect, a method for controlling a data control device for controlling a plurality of data lines arranged on a liquid crystal display panel, the control device comprising a plurality of integrated output buffer circuits connected to the plurality of data lines, and a plurality of integrated digital-to-analog converting circuits that are jointly connected to input terminals of at least two of the plurality of integrated output buffer circuits includes performing time division into at least two regions of pixel data to be provided to each of the plurality of integrated digital-to-analog converter circuits, converting the pixel data into analog pixel signals, and selectively applying the converted pixel signals to the at least two integrated output buffer circuits and the plurality of data lines.
Een werkwijze voor het besturen van een gegevensbesturingstoe- stel voor een vloeibaar-kristalbeeldschermpaneel volgens een ander as- peet van de onderhavige uitvinding omvat het omzetten van ten minste twee beeldpuntgegevens in analoge beeldpuntgegevens, en het uitvoeren 35 van de omgezette beeldpuntsignalen naar ten minste twee geïntegreerde I uitvoerbufferschakelingen in een tijddeling van de beeldpuntsignalen.A method of controlling a data control device for a liquid crystal display panel according to another aspect of the present invention comprises converting at least two pixel data into analog pixel data, and outputting the converted pixel signals into at least two integrated I output buffer circuits in a time division of the pixel signals.
I Het zij begrepen dat zowel de voorgaande algemene beschrijving I als de volgende gedetailleerde beschrijving ten voorbeeld en tot uit- I 10223351 . *- <Ρι···^ι»ι^· _-_'-* wa—agMH · ·· ,; ·_ .. ...................<1 H'Wg^^BtWWi^M*·» * . .- ,- : ,ί - 7 - leg strekken en bestemd zijn voor het verschaffen van verdere uitleg van de uitvinding als waarvoor uitsluitende rechten worden gevraagd.It is to be understood that both the foregoing general description I and the following detailed description are exemplary and extend to I 10223351. * - <Ρι ··· ^ ι »ι ^ · _-_'- * wa-agMH · ··,; · _ .. ................... <1 H'Wg ^^ BtWWi ^ M * · »*. Lay out and intended to provide further explanation of the invention for which exclusive rights are sought.
KORTE BESCHRIJVING VAN DE TEKENINGBRIEF DESCRIPTION OF THE DRAWING
5 De bijgaande tekening, die is opgenomen voor het verschaffen van een verder begrip van de uitvinding en is opgenomen in en deel uitmaakt van deze beschrijving, geeft uitvoeringsvormen van de uitvinding weer en dient samen met de beschrijving om de beginselen van de uitvinding uit te leggen.The accompanying drawing, which is incorporated to provide a further understanding of the invention and is incorporated in and forms part of this description, shows embodiments of the invention and, together with the description, serves to explain the principles of the invention. .
10 Fig. 1 is een schematisch aanzicht dat een gegevensbesturings- blok in een gebruikelijk vloeibaar-kristalbeeldscherm toont; fig. 2 is een blokdiagram dat een opbouw toont van de geïntegreerde gegevensbesturingsschakeling in fig. 1; fig. 3 is een blokdiagram dat een opbouw toont van een gegevens-15 besturing in een vloeibaar-kristalbeeldscherm volgens een uitvoeringsvorm van de onderhavige uitvinding; fig. 4A en 4B zijn vergelijkende golfvormdiagrammen van bestu-ringssignalen van het latchgedeelte dat is getoond in fig. 2 en het latchgedeelte dat is getoond in fig. 3, en fig. 4C is een golfvormdia-20 gram van een besturingssignaal van de demultiplexer die is getoond in fig. 3; fig. 5 is een schematisch aanzicht dat een gegevensbesturings-blok toont in het vloeibaar-kristalbeeldscherm met inbegrip van de ge-gevensbesturing die is getoond in fig. 3.FIG. 1 is a schematic view showing a data control block in a conventional liquid crystal display; Fig. 2 is a block diagram showing a structure of the integrated data control circuit in Fig. 1; Fig. 3 is a block diagram showing a structure of a data controller in a liquid crystal display according to an embodiment of the present invention; Figs. 4A and 4B are comparative waveform diagrams of control signals of the latch portion shown in Fig. 2 and the latch portion shown in Fig. 3, and Fig. 4C is a waveform slide of 20 grams of a control signal from the demultiplexer which is shown in FIG. 3; Fig. 5 is a schematic view showing a data control block in the liquid crystal display including the data control shown in Fig. 3.
2525
GEDETAILLEERDE BESCHRIJVING VAN DE WEERGEGEVEN UITVOERINGSVORMENDETAILED DESCRIPTION OF THE EMBODIMENTS INDICATED
Er zal nu in detail worden verwezen naar de weergegeven uitvoeringsvormen van de onderhavige uitvinding, waarvan voorbeelden zijn weergegeven in de bijgaande tekening.Reference will now be made in detail to the illustrated embodiments of the present invention, examples of which are shown in the accompanying drawings.
30 Fig. 3 is een blokdiagram dat een opbouw toont van een gege- vensbesturingstoestel voor een vloeibaar-kristalbeeldscherm volgens een uitvoeringsvorm van de onderhavige uitvinding.FIG. 3 is a block diagram showing a structure of a liquid crystal display data control device according to an embodiment of the present invention.
Onder verwijzing naar fig. 3 is het gegevensbesturingstoestel grotendeels opgedeeld in DAC middelen met een digitaal-analoog omzet-35 terfunctie en buffermiddelen met een uitvoerbufferfunctie, die zijn geïntegreerd in een afzonderlijke chip. Met andere woorden, het gegevensbesturingstoestel heeft een DAC IC 30 en ten minste twee uitvoer-buffer IC's 50 die afzonderlijk zijn geconfigureerd. In het bijzonder is het DAC IC 30 opgedeeld in ten minste twee gebieden op een tijdba- 102233S· I - 8 - H sis, zodanig dat de ten minste twee uitvoerbuffer IC's 50 gemeenschap- I pelijk zijn verbonden met een enkel DAC IC 30 voor besturing, teneinde daardoor een DAC functie te verschaffen.With reference to Fig. 3, the data control device is largely divided into DAC means with a digital-to-analog converter function and buffer means with an output buffer function integrated into a separate chip. In other words, the data control device has a DAC IC 30 and at least two output buffer ICs 50 that are configured separately. In particular, the DAC IC 30 is divided into at least two regions on a time base such that the at least two output buffer ICs 50 are jointly connected to a single DAC IC 30 for control , thereby providing a DAC function.
Hierna zal als een voorbeeld een geval worden beschreven waarin I 5 twee uitvoerbuffer IC's 50 gemeenschappelijk zijn verbonden met een I enkel DAC IC 30.In the following, a case will be described in which two output buffer ICs 50 are jointly connected to a single DAC IC 30.
Het DAC IC 30 omvat een schuifregistergedeelte 36 voor het aan- leggen van een sequentieel bemonsteringssignaal. Een latchgedeelte 38 latcht sequentieel beeldpuntgegevens VD in reactie op het bemonste- 10 ringssignaal en voert de beeldpuntgegevens VD tegelijkertijd uit. Een digitaal-analoog omzetter (DAC) 40 zet de beeldpuntgegevens VD uit het latchgedeelte 38 om in een beeldpuntsignaal. Een demultiplexer 48 legt sequentieel het beeldpuntsignaal uit de DAC 40 aan aan de twee uit- I voerbuffer IC's 50. Voorts omvat het DAC IC 30 een signaalbesturing 32 15 voor het interfacen van uiteenlopende besturingssignalen uit een I tijdsbesturing (niet getoond) en de beeldpuntgegevens VD. Een gamma- spanningsgedeelte 34 verschaft positieve en negatieve gammaspanningen die zijn vereist in de DAC 40. Elk DAC IC 30 wordt bestuurd op een tijddeelbasis voor het sequentieel n bij n uitvoeren van beeldpuntsig- 20 nalen die dienen te worden aangelegd aan 2n gegevenslijnen DL11 tot I DLln en DL21 tot DL2n.The DAC IC 30 includes a shift register portion 36 for applying a sequential sampling signal. A latch portion 38 sequentially outputs pixel data VD in response to the sampling signal and outputs the pixel data VD simultaneously. A digital-to-analog converter (DAC) 40 converts the pixel data VD from the latch portion 38 into a pixel signal. A demultiplexer 48 sequentially applies the pixel signal from the DAC 40 to the two output buffer ICs 50. Furthermore, the DAC IC 30 includes a signal controller 32 for interfacing various control signals from a time controller (not shown) and the pixel data VD . A gamma voltage portion 34 provides positive and negative gamma voltages required in the DAC 40. Each DAC IC 30 is controlled on a time portion basis for sequentially n-n outputting pixel signals to be applied to 2n data lines DL11 to I DLln and DL21 to DL2n.
Teneinde het mogelijk te maken dat het DAC IC 30 tweemaal zoveel gegevenslijnen als vergeleken met het aantal gegevenslijnen in het ge- bruikelijke gegevensbesturings IC bestuurt, hebben besturingssignalen 25 frequenties die tweemaal die van het gebruikelijke gegevensbesturings IC zijn.In order to make it possible for the DAC IC 30 to control twice as many data lines as compared to the number of data lines in the conventional data control IC, control signals 25 have frequencies twice that of the conventional data control IC.
H De signaalbesturing 32 bestuurt uiteenlopende besturingssignalen zoals bijvoorbeeld SSP, SSC, SOE, REV en POL, uit een tijdsbesturing en de beeldpuntgegevens VD teneinde deze uit te voeren naar de bijbe- 30 horende elementen. In dit geval maakt de tijdsbesturing het mogelijk dat de uiteenlopende besturingssignalen en POL, enz. en de beeldpunt- gegevens VD een frequentie hebben die tweemaal die is van de stand van de techniek. In het bijzonder voert de tijdsbesturing een tijddeling uit in twee gebieden van 2n beeldpuntgegevens VD die horen bij de 2n 35 gegevenslijnen DL11 tot DLln en DL21 tot DL2n teneinde deze n bij n te verschaffen.The signal control 32 controls various control signals such as, for example, SSP, SSC, SOE, REV and POL, from a time control and the pixel data VD in order to output them to the associated elements. In this case, the time control allows the various control signals and POL, etc., and the pixel data VD to have a frequency that is twice that of the prior art. In particular, the time control performs a time division into two regions of 2n pixel data VD associated with the 2n data lines DL11 to DLln and DL21 to DL2n to provide them n by n.
Het gammaspanningsgedeelte 34 verdeelt meerdere gammareferentie- spanningen uit een gammareferentiespanningsgenerator (niet getoond) I 10223351 . I BI mill1 - _·ν " · > · · · ·: - -- - - · >.^τ ^ - 9 - onder voor elke grijswaarde en voert de onderverdeelde gammareferen-tiespanningen uit.The gamma voltage portion 34 distributes multiple gamma reference voltages from a gamma reference voltage generator (not shown) I 10223351. I BI mill1 - _ · ν "·> · · · ·: - - - - ·>. ^ Τ ^ - 9 - bottom for each gray value and outputs the subdivided gamma reference voltages.
Schuifregisters die zijn omvat in het schuifregistergedeelte 36 verschuiven sequentieel een bronstartpuls SSP uit de signaalbesturing 5 32 in reactie op een bronbemonsteringskloksignaal SSC teneinde de bronstartpuls SSP als een bemonsteringssignaal uit te voeren. In dit geval reageert het schuifregistergedeelte 36 op de bronstartpuls en het bronbemonsteringskloksignaal SSC elk met een frequentie die is verdubbeld teneinde een bemonsteringssignaal uit te voeren op tweemaal 10 de snelheid als vergeleken met de stand van de techniek.Shift registers included in the shift register portion 36 sequentially shift a source start pulse SSP from the signal controller 32 in response to a source sampling clock signal SSC to output the source start pulse SSP as a sampling signal. In this case, the shift register portion 36 responds to the source start pulse and the source sampling clock signal SSC each with a frequency that is doubled to output a sampling signal at twice the speed as compared to the prior art.
n latches die zijn omvat in het latchgedeelte 38 bemonsteren sequentieel de beeldpuntgegevens VD uit de signaalbesturing 32 in reactie op het bemonsteringssignaal uit het schuifregistergedeelte 36 teneinde dit te latchen. Daaropvolgend reageren de n latches op een bron-15 uitvoerinschakelsignaal SOE uit de signaalbesturing 32 teneinde de ge-latchte beeldpuntgegevens VD gelijktijdig uit te voeren.n latches included in the latch portion 38 sequentially sample the pixel data VD from the signal controller 32 in response to the sampling signal from the shift register portion 36 for latching. Subsequently, the n latches respond to a source output enable signal SOE from the signal controller 32 to output the terminated pixel data VD simultaneously.
In dit geval herstellen de latches de gemoduleerde beeldpuntgegevens VD op een zodanige wijze dat deze een verlaagd overgangsbitge-tal hebben in reactie op een gegevensomkeerkeuzesignaal REV en voeren 20 vervolgens de beeldpuntgegevens VD uit. Dit is omdat de beeldpuntgegevens VD, met een overgangsbitgetal dat voorbij een referentiewaarde gaat, zodanig worden verschaft dat deze worden gemoduleerd teneinde een verlaagd overgangsbitgetal te hebben teneinde een elektromagnetische interferentie (EMI) bij gegevensoverdracht uit de tijdsbesturing 25 te minimaliseren.In this case, the latches restore the modulated pixel data VD in such a way that they have a reduced transition bit number in response to a data reversal selection signal REV and then output the pixel data VD. This is because the pixel data VD, with a transition bit number that goes beyond a reference value, is provided such that they are modulated to have a lowered transition bit number in order to minimize an electromagnetic interference (EMI) during data transmission from the time control.
Hierbij hebben het bronbemonsteringskloksignaal SSC en het bron-uitvoerinschakelsignaal SOE die zijn aangelegd aan het schuifregistergedeelte 36 en het latchgedeelte 38 tweemaal de frequentie van "SSC" en "SOE" die zijn aangelegd op het gebruikelijke schuifregistergedeel-30 te 14 en latchgedeelte 16 die zijn getoond in fig. 2, als aangeduid door "NSSC" en "NSOE" in fig. 4A respectievelijk 4B.Here, the source sampling clock signal SSC and the source output enable signal SOE applied to the shift register portion 36 and the latch portion 38 have twice the frequency of "SSC" and "SOE" applied to the conventional shift register portion 14 and latch portion 16 shown. in Fig. 2, as indicated by "NSSC" and "NSOE" in Figs. 4A and 4B, respectively.
De DAC 40 zet de beeldpuntgegevens VD uit het latchgedeelte 38 tegelijkertijd om in positieve en negatieve beeldpuntsignalen en voert de signalen uit. Voor dit doel omvat de DAC 40 een positief (P) deco-35 deergedeelte 42 en een negatief (N) decodeergedeelte 44, elk waarvan gemeenschappelijk is verbonden met het latchgedeelte 38, alsmede een multiplexer MUX 46 voor het kiezen van uitvoersignalen van de P en N decodeergedeelteen 42 en 44.The DAC 40 converts the pixel data VD from the latch portion 38 simultaneously into positive and negative pixel signals and outputs the signals. For this purpose, the DAC 40 includes a positive (P) decoder portion 42 and a negative (N) decoder portion 44, each of which is jointly connected to the latch portion 38, as well as a multiplexer MUX 46 for selecting output signals from the P and N decoding portions 42 and 44.
M223351 -ιο ί Meerdere η Ρ decoders, die zijn omvat in het P decodeergedeelte I 42 zetten n beeldpuntgegevens die gelijktijdig zijn ingevoerd uit het I latchgedeelte 38 om in positieve beeldpuntsignalen met behulp van po- I sitieve gammaspanningen uit het gammaspanningsgedeelte 34. Meerdere n I 5 N decoders, die zijn omvat in het N decodeergedeelte 44, zetten n I beeldpuntgegevens die gelijktijdig zijn ingevoerd uit het latchgedeel- I te 38 om in negatieve beeldpuntsignalen met behulp van negatieve gam- I maspanningen uit het gammaspanningsgedeelte 34. De multiplexer 46 rea- I geert op het polariteitbesturingssignaal POL uit de signaalbesturing I 10 32 teneinde de positieve beeldpuntsignalen uit het P decodeergedeelte I 42 of de negatieve beeldpuntsignalen uit het N decodeergedeelte 44 se- I lectief uit te voeren. De DAC 40 zet de beeldpuntgegevens om in beeld- I puntsignalen n bij n met een snelheid die tweemaal die is van de ge- I bruikelijke DAC 18, teneinde daardoor de 2n beeldpuntgegevens in I 15 beeldpuntsignalen.M223351 -ιο ί Multiple η Ρ decoders included in the P decoding section I 42 convert n pixel data entered simultaneously from the latch section 38 into positive pixel signals using positive gamma voltages from the gamma voltage section 34. Multiple n I 5 N decoders included in the N decoding section 44 convert n I pixel data entered simultaneously from the latch section 38 into negative pixel signals using negative gamma voltages from the gamma voltage section 34. The multiplexer 46 responds I derives the polarity control signal POL from the signal control I 32 to selectively output the positive pixel signals from the P decoding section 42 or the negative pixel signals from the N decoding section 44. The DAC 40 converts the pixel data into pixel signals n by n at a speed twice that of the conventional DAC 18, thereby converting the 2n pixel data into 15 pixel signals.
I De demultiplexer 48 voert n beeldpuntsignalen uit de multiplexer I 46 uit naar het eerste uitvoerbuffer IC 50 of het tweede uitvoerbuffer I IC 50 in reactie op een keuzebesturingssignaal SEL dat is ingevoerd I uit de signaalbesturing 32, zoals getoond in fig. 4C. Het keuzebestu- I 20 ringssignaal SEL heeft een geïnverteerde logische waarde gedurende I elke periode van het bronuitvoerinschakelsignaal SOE dat wordt aange- I legd op het latchgedeelte 38, waardoor het mogelijk wordt gemaakt dat I elk van de n beeldpuntsignalen sequentieel wordt uitgevoerd naar het I eerste uitvoerbuffer IC 50 en het tweede uitvoerbuffer IC 50.The demultiplexer 48 outputs n pixel signals from the multiplexer I 46 to the first output buffer IC 50 or the second output buffer I IC 50 in response to a selection control signal SEL input from signal control 32, as shown in FIG. 4C. The selection control signal SEL has an inverted logic value during each period of the source output enable signal SOE applied to the latch portion 38, thereby allowing each of the n pixel signals to be sequentially output to the first output buffer IC 50 and the second output buffer IC 50.
I 25 Elk van de eerste en tweede uitvoerbuffer IC's 50 omvatten een I uitvoerbuffergedeelte 52 voor het bufferen van beeldpuntsignalen uit I het DAC IC 30 teneinde deze uit te voeren naar de n gegevenslijnen I DL11 tot DLln of DL21 tot DL2n. n uitvoerbuffers die zijn omvat in elk I uitvoerbuffergedeelte 52 bestaan uit spanningsvolgers die in serie 30 zijn verbonden met de n gegevenslijnen DL11 tot DLln of DL21 tot DL2n.Each of the first and second output buffer ICs 50 include an I output buffer portion 52 for buffering pixel signals from I the DAC IC 30 to output them to the n data lines I DL11 to DLln or DL21 to DL2n. n output buffers included in each I output buffer portion 52 consist of voltage followers connected in series to the n data lines DL11 to DLln or DL21 to DL2n.
I Deze uitvoerbuffers voeren een buffering uit van de beeldpuntsignalen I uit de DAC 18 en leggen deze aan aan de gegevenslijnen DL11 tot DLln I of DL21 tot DL2n.These output buffers perform a buffering of the pixel signals I from the DAC 18 and apply them to the data lines DL11 to DLln I or DL21 to DL2n.
I Zoals getoond in fig. 5 zijn de DAC IC 30 aangebracht in een ge- I 35 gevens-PCB 68 terwijl de uitvoerbuffer IC's 50 zijn aangebracht in een I TCP 66. De gegevens-PCB 68 zendt uiteenlopende besturingssignalen uit I een tijdsbesturing (niet getoond) en gegevenssignalen naar de DAC IC's 30 en stuurt beeldpuntsignalen uit de DAC IC 30 via de TCP 66 naar de I uitvoerbuffer IC's 50. De TCP 66 is elektrisch verbonden met gegevens- I 10223351 . - 11 - contactvlakken die zijn verschaft bij het bovengedeelte van een vloei-baar-kristalbeeldschermpaneel 62 en uitvoercontactvlakken die zijn verschaft bij de PCB 68. Zoals boven beschreven zijn de eenvoudig opgebouwde uitvoerbuffer IC's 50, met alleen een bufferfunctie, aange-5 bracht in de TCP 66, zodat slechts de uitvoerbuffer IC's 50 beschadigd worden wanneer de TCP 66 beschadigd wordt. Een resultaat is dat het grote verlies in kosten dat het gevolg is van een onmogelijkheid om de dure gegevensbesturings IC's te gebruiken, die wordt veroorzaakt door een beschadigde TCP 66 in de stand van de techniek, drastisch kan wor-10 den verlaagd. Voorts is het DAC IC 30 op een tijdbasis gedeeld voor sequentieel n bij n aanleggen van de beeldpuntsignalen aan ten minste twee uitvoerbuffer IC's 50. Dienovereenkomstig is het aantal DAC IC's 30 verlaagd tot 1/2 in vergelijking met samenstellen volgens de stand van de techniek, zodat het mogelijk wordt om de vervaardigingskosten 15 te verlagen.As shown in Fig. 5, the DAC IC 30 are arranged in a data PCB 68 while the output buffer ICs 50 are arranged in a I TCP 66. The data PCB 68 sends various control signals from a time control (not and data signals to the DAC ICs 30 and sends pixel signals from the DAC IC 30 via the TCP 66 to the I output buffer ICs 50. The TCP 66 is electrically connected to data I 10223351. Contact surfaces provided at the upper portion of a liquid crystal display panel 62 and output contact surfaces provided at the PCB 68. As described above, the simply constructed output buffer ICs 50, with only a buffer function, are arranged in the TCP 66, so that only the output buffer ICs 50 are damaged when the TCP 66 is damaged. As a result, the large loss in costs that results from an inability to use the expensive data control ICs caused by a damaged TCP 66 in the prior art can be drastically reduced. Furthermore, the DAC IC 30 is shared on a time basis for sequentially n upon n application of the pixel signals to at least two output buffer ICs 50. Accordingly, the number of DAC ICs 30 is reduced to 1/2 compared to prior art assemblies, so that it becomes possible to reduce manufacturing costs.
Zoals boven beschreven zijn volgens de onderhavige uitvinding de DAC middelen en de uitvoerbuffermiddelen geïntegreerd in een afzonderlijke chip om daardoor slechts de eenvoudig opgebouwde uitvoerbuffer IC's aan te brengen in de TCP met een hoge kans op breuk of kortslui-20 ting. Dienovereenkomstig is het mogelijk om verlies dat het gevolg is van de onmogelijkheid om de dure gegevensbesturings IC's te gebruiken ten gevolge van een beschadigde TCP in samenstellen volgens de stand van de techniek drastisch te verminderen.As described above, according to the present invention, the DAC means and the output buffer means are integrated into a separate chip to thereby provide only the simply constructed output buffer ICs in the TCP with a high risk of breakage or short circuit. Accordingly, it is possible to drastically reduce loss resulting from the inability to use the expensive data control ICs due to a damaged TCP in prior art assemblies.
Voorts wordt volgens de onderhavige uitvinding het DAC IC be-25 stuurd op een tijddeelbasis met behulp van besturingssignalen met hogere frequenties teneinde daardoor een enkel DAC IC gemeenschappelijk te verbinden met ten minste twee uitvoerbuffer IC's, zodat het raoge-lijk wordt om het aantal DAC IC's en dus de vervaardigingskosten te verlagen.Furthermore, according to the present invention, the DAC IC is controlled on a time-part basis by means of higher frequency control signals to thereby jointly connect a single DAC IC to at least two output buffer ICs, so that it becomes disastrous for the number of DAC ICs and thus reduce manufacturing costs.
30 Het zal duidelijk zijn aan de vakman op het gebied dat uiteenlo pende aanpassingen en wijzigingen kunnen worden aangebracht aan het gegevensbesturingstoestel en de werkwijze voor vloeibaar-kristalbeeld-scherm volgens de onderhavige uitvinding zonder buiten de geest of het kader van de uitvinding te treden. Het wordt derhalve beoogd dat de 35 onderhavige uitvinding de aanpassingen en wijzigingen van deze uitvinding afdekt mits deze vallen binnen het kader van de bijgevoegde conclusies en hun equivalenten.It will be apparent to those skilled in the art that various modifications and changes can be made to the data controller and the liquid crystal display method of the present invention without departing from the spirit or scope of the invention. It is therefore intended that the present invention cover the modifications and modifications of this invention provided that they fall within the scope of the appended claims and their equivalents.
$022333«$ 022333 «
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL1022335A NL1022335C2 (en) | 2003-01-09 | 2003-01-09 | Data control device for LCD screen, has digital analogue converter circuits controlled via time control unit and connected to output buffer circuits |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL1022335A NL1022335C2 (en) | 2003-01-09 | 2003-01-09 | Data control device for LCD screen, has digital analogue converter circuits controlled via time control unit and connected to output buffer circuits |
| NL1022335 | 2003-01-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL1022335C2 true NL1022335C2 (en) | 2004-07-13 |
Family
ID=32867053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL1022335A NL1022335C2 (en) | 2003-01-09 | 2003-01-09 | Data control device for LCD screen, has digital analogue converter circuits controlled via time control unit and connected to output buffer circuits |
Country Status (1)
| Country | Link |
|---|---|
| NL (1) | NL1022335C2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5170158A (en) * | 1989-06-30 | 1992-12-08 | Kabushiki Kaisha Toshiba | Display apparatus |
| US6097362A (en) * | 1997-10-14 | 2000-08-01 | Lg Semicon Co., Ltd. | Driver for liquid crystal display |
| EP1058232A2 (en) * | 1999-06-04 | 2000-12-06 | Oh-Kyong Kwon | Data driver for a liquid crystal display |
| EP1191513A2 (en) * | 2000-09-14 | 2002-03-27 | Sharp Kabushiki Kaisha | Active matrix display device |
-
2003
- 2003-01-09 NL NL1022335A patent/NL1022335C2/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5170158A (en) * | 1989-06-30 | 1992-12-08 | Kabushiki Kaisha Toshiba | Display apparatus |
| US6097362A (en) * | 1997-10-14 | 2000-08-01 | Lg Semicon Co., Ltd. | Driver for liquid crystal display |
| EP1058232A2 (en) * | 1999-06-04 | 2000-12-06 | Oh-Kyong Kwon | Data driver for a liquid crystal display |
| EP1191513A2 (en) * | 2000-09-14 | 2002-03-27 | Sharp Kabushiki Kaisha | Active matrix display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7936345B2 (en) | Driver for driving a display panel | |
| TW480469B (en) | Photoelectric device and electronic apparatus therewith and driver IC for display device | |
| KR100264506B1 (en) | Image display device, image display method and display drive device, together with electronic equipment using the same | |
| JP4567356B2 (en) | Data transfer method and electronic apparatus | |
| US7180499B2 (en) | Data driving apparatus and method for liquid crystal display | |
| KR101250787B1 (en) | Liquid crystal display device having gamma voltage generator of register type in data driver integrated circuit | |
| KR102396469B1 (en) | Display device | |
| KR100696915B1 (en) | Display device and display control circuit | |
| US20030071779A1 (en) | Data driving apparatus and method for liquid crystal display | |
| JP2002351413A (en) | Signal drive circuit, display device, electro-optical device and signal driving method | |
| US8542177B2 (en) | Data driving apparatus and display device comprising the same | |
| US7688301B2 (en) | Apparatus and method for driving liquid crystal display device | |
| JP3739663B2 (en) | Signal transfer system, signal transfer device, display panel drive device, and display device | |
| KR20070083102A (en) | Display device and method of driving the same | |
| JPH1165536A (en) | Image display device, image display method and electronic equipment using the same, and projection type display device | |
| NL1022335C2 (en) | Data control device for LCD screen, has digital analogue converter circuits controlled via time control unit and connected to output buffer circuits | |
| KR101112559B1 (en) | Liquid crystal display and driving method thereof | |
| KR101622641B1 (en) | Driving circuit for liquid crystal display device and method for driving the same | |
| US7843474B2 (en) | Driving apparatus for liquid crystal display | |
| NL1022336C2 (en) | Data control device for LCD screen, comprises output buffer and digital analogue converter parts controlled via time control unit | |
| KR20060012801A (en) | A driving circuit of a liquid crystal display device and a method for driving the same | |
| KR20020094893A (en) | Liquid Crystal Display Apparatus with 2 Port REV Device and Driving Method Thereof | |
| KR20060000115A (en) | The driving circuit of the liquid crystal display device and the method for driving the same | |
| US20150339995A1 (en) | Method of driving display panel and display apparatus for performing the same | |
| JP2007233415A (en) | Semiconductor integrated circuit device for driving display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PD2B | A search report has been drawn up | ||
| TD | Modifications of names of proprietors of patents |
Owner name: LG DISPLAY CO., LTD. Effective date: 20080604 |
|
| MM | Lapsed because of non-payment of the annual fee |
Effective date: 20210201 |