NL1004585C2

NL1004585C2 - Apparaat en werkwijze voor het demoduleren van datasignalen die uit een registratiemedium zijn gelezen.

Info

Publication number: NL1004585C2
Application number: NL1004585A
Authority: NL
Inventors: Hideaki Tanishima; Noriko Tomita; Masato Tomita
Original assignee: Fujitsu Ltd
Priority date: 1995-11-22
Filing date: 1996-11-21
Publication date: 1999-11-24
Also published as: CN1159623A; FR2741471B1; US5877907A; NL1004585A1; CN1167001C; KR100264087B1; FR2741471A1; KR970029618A

Description

APPARAAT EN WERKWIJZE VOOR HET DEMODULEREN VAN DATASIGNALEN DIE UIT EEN REGISTRATIEMEDIUM ZIJN GELEZEN

ACHTERGROND VAN DE UITVINDING 5

Gebied van de uitvinding

De onderhavige uitvinding heeft betrekking op een data-demodulatieapparaat en een werkwijze voor het demoduleren van een naloog datasignaal dat van een 10 registratiemedium is gelezen, welk medium data heeft die op tenminste een gedeelte van het registratiemedium zijn geregistreerd volgens een althans nagenoeg constant lineair snelheidssysteem, waarbij het registratiemedium wordt geroteerd met een althans nagenoeg constante snelheid tijdens het lezen van het analoge datasignaal, zodat een frequentie en/of een amplitude van het analoge leesdatasignaal varieert afhankelijk van 15 een verschuiving van een dataleespositie op het registratiemedium, waarbij het apparaat omvat: een signaalprocessor voor het verwerken van het analoge leesdatasignaal in ~ responsie op een verandering in de frequentie en/of amplitude voor het verschaffen van een digitaal datasignaal dat geschikt is voor demodulatie, waarbij de signaalprocessor 20 omvat: een versterker met variabele versterking voor het versterken van het analoge leesdatasignaal teneinde een versterkt analoog datasignaal te verkrijgen met een in hoofdzaak constante amplitude tijdens het aanpassen van een eigen versterkingsfactor in overeenstemming met een vooraf bepaalde spanning en de amplitude van het versterkte 25 analoge datasignaal of informatie betreffende de dataleespositie; en een demodulator voor het demoduleren van het digitale datasignaal voor het verschaffen van een gedemoduleerd digitaal datasignaal.

Een dergelijk data-demodulatieapparaat is bekend uit het Amerikaanse octrooischrift US-A-5.161.142.

30 Amerikaans octrooischrift US-A-5.161.142 beschrijft een schijfafspeelinrichting met constante lineaire snelheid, omvattende een opneemelement, een correctieschakeling voor de modulatieoverdrachtsfunctie (modulation transfer function, MTF), een schakeling voor het genereren van een correctiesignaal, een 1004585 2 klokreproductieschakeling, een demodulatieschakeling en een decodeereenheid. De MTF-correctieschakeling omvat een versterker met variabele versterking voor het versterken van een ingangssignaal met een versterking die overeenkomt met een correctiesignaal dat gegenereerd wordt in overeenstemming met een positie van het 5 opneemelement en een schijfsnelheid. De klokreproductieschakeling omvat een PLL-schakeling met een versterker met variabele versterking, een optelschakeling, een verschilversterker en een frequentiedetectieschakeling. De demodulatieschakeling extraheert een synchronisatiesignaal dat ingevoegd wordt op het tijdstip van opnemen, uit een pulssignaal dat verkregen wordt door het afsnijden van een HF-signaal dat 10 gecorrigeerd is door de MTF-correctieschakeling en voert een EFM-demodulatieproces van het pulssignaal en foutendetectie en -correctie uit. De decodeereenheid zet de aangevoerde data om in afbeeldingsdata of computerdata en scheidt tevens de adresdata i en voert deze uit.

De onderhavige uitvinding heeft in het algemeen betrekking op een 15 dataleesapparaat voor het lezen van data uit een registratiemedium zoals een CD-ROM (Compact Disk-Read Only Memory = compact-disk-alleen-uitleesgeheugen) of DVD (Digital Video Disk = digitale videoplaat). Meer in het bijzonder heeft de onderhavige uitvinding betrekking op een data-demodulatieapparaat dat data demoduleert die zijn gelezen van een registratiemedium waarbij data zijn geregistreerd in ofwel een CLV 20 (Constant Lineair Velocity = constante lineaire snelheid) of een ZCLV (Zone Constant Lineair Velocity = constante lineaire zonesnelheid)-systeem, terwijl de rotatie van het registratiemedium met een althans nagenoeg constante snelheid wordt bestuurd.

De laatste tijd is er aandacht besteed aan de ontwikkeling van optische schijven om data voor multimedia effectief te registreren. Bekende optische schijven omvatten 25 bijvoorbeeld LD's (laser disks), CD-ROM's, MD's (mini disks) en DVD's. DVD's hebben ongeveer dezelfde grootte als CD-ROM's, hun capaciteit is echter circa 7,5 maal groter. Vanuit het gebruikelijke gezichtspunt van verhoging van de geheugencapaciteit van registratiemedia alsmede van verwerkingssnelheden, zou een dataverwerkingssysteem een groter dataleesapparaat nodig hebben dat verbeterde dataleessnelheden van optische 30 schijven zoals een DVD heeft. Draagbare personal computers zullen echter in het algemeen een dataleesapparaat vereisen dat relatief compact is en dat minder stroom verbruikt dan gebruikelijke dataleesapparaten die in desk-top-computers worden gebruikt.

'ï 100 4585' 3

Een gebruikelijk dataleesapparaat heeft een motor voor het roteren van een optische schijf en een opneemapparaat voor het optisch lezen van digitale data die op die optische schijf zijn geregistreerd. Het opneemapparaat leest geregistreerde data van een optische schijf en geeft deze af als een analoog signaal. Het dataleesapparaat heeft verder 5 een versterker, die een analoog signaal versterkt om een versterkt analoog signaal te verschaffen dat een vooraf bepaalde amplitudewaarde heeft, Het dataleesapparaat vergelijkt het spanningsniveau van het versterkte analoge signaal met een vooraf bepaalde drempelwaarde om het analoge signaal in een binair digitaal pulssignaal om te zetten en demoduleert het digitale pulssignaal om een leesdatasignaal te verschaffen.

10 Het bovengenoemde dataleesapparaat leest data overeenkomstig een optische- schijf-leessysteem, zoals het CLV-, ZCLV- of CAV-(constant angular velocity = constante hoeksnelheid)-systeem (dat wil zeggen het registratiesysteem van het registreren van data op een optische schijf).

In het CLV-systeem worden data op een optische schijf geregistreerd in het 15 formaat dat is getoond in figuur 1. Elk van een veelheid sporen T die concentrisch op de schijf zijn aangebracht heeft een veelheid sectoren die elk uit een adresgebied Al en een datagebied A2 bestaan. De lengten van de individuele sectoren zijn zodanig ontworpen dat ze constant zijn, ongeacht de positie van de sporen T die zich aan binnen- of buitenranden van de sporen bevinden. Bij het lezen van data van een dergelijke 20 geformatteerde schijf wordt de draaisnelheid van de schijf bestuurd overeenkomstig de positie van het opneemapparaat in de radiale richting van de schijf. Wanneer, zoals in figuur 2A is getoond, het opneemapparaat op de schijf naar binnen beweegt vanaf de buitenzijde, wordt de draaisnelheid van de schijf verhoogd. Deze verandering in snelheid maakt het mogelijk dat data die in de individuele sectoren zijn opgeslagen worden 25 gelezen met dezelfde lineaire snelheid. Figuur 2B is een grafiek die de verhouding toont tussen de datasnelheid als indicatie van de hoeveelheid data die door het opneemapparaat per tijdseenheid zijn gelezen, en de spoorpositie. Deze grafiek toont dat bij een constante lineaire snelheid de datasnelheid (dat wil zeggen de frequentie en amplitude van een leesdatasignaal) constant is, ongeacht de positie van het opneemapparaat op een schijf. 30 Dit is omdat de lengten van dataregistratieputten in de sectoren zodanig zijn ontworpen dat ze constant zijn met betrekking tot de constante lineaire snelheid, ongeacht of het opneemapparaat op de binnen- of buitensporen van de schijf is gepositioneerd, zoals getoond in figuur 2C.

100 45 S® 4

In het ZCLV-systeem worden data geregistreerd in het formaat dat in figuur 3 is getoond. Het schijfgebied is gescheiden in een veelheid zones Z in de radiale richting van de schijf, waarbij een veelheid sporen T aan elke zone zijn toegewezen. De lengten van de individuele sectoren die in een buitenspoor T aanwezig zijn, zijn zodanig ontworpen 5 dat ze langer zijn dan die van de individuele sectoren die in een binnenspoor T aanwezig zijn. Verder is het bereik van de lengten van de individuele sectoren die variëren van het ene spoor T tot het andere in elke zone Z zodanig ontworpen dat dit zone na zone althans nagenoeg hetzelfde is. Daarom zijn de sectoren van elk spoor T in elke zone Z radiaal aangebracht in de radiale richting van de schijf. Bij het lezen van data van een dergelijke 10 geformatteerde schijf is de draaisnelheid van de schijf zone voor zone bestuurd overeenkomstig de positie van het opneemapparaat in de radiale richting van de schijf.

Zoals in figuur 4A is getoond, wordt, wanneer het opneemapparaat naar binnen beweegt vanaf de buitenzijde van de schijf, de draaisnelheid van de schijf stapsgewijs voor elke zone Z verhoogd. Deze stapsgewijze snelheidsverandering maakt het mogelijk 15 dat data die in de individiduele sectoren zijn opgeslagen met dezelfde lineaire snelheid worden gelezen. Zoals in figuur 4B is getoond, is, met een constante lineaire snelheid, de datasnelheid (de frequentie en amplitude van een leesdatasignaal) bij benadering constant ongeacht de positie van het opneemapparaat op een schijf. Hoewel de lengten van registratieputten in elke zone variëren, is het bereik van de verandering hetzelfde voor 20 elke zone, zoals in figuur 4C is getoond. Verder kunnen de lengten van de individuele sectorverandering in elke zone veranderen, maar het bereik van de verandering is voor elke zone hetzelfde.

In het CAV-systeem worden data geregistreerd in het formaat dat in figuur 5 is getoond. De lengten van individuele sectoren die aanwezig zijn in de individuele sporen 25 T die op een schijf zijn aangebracht zijn zodanig ontworpen dat ze langer worden in de richting van de buitenrand van de schijf. Op overeenkomstige wijze zijn de sectoren van elk spoor T radiaal aangebracht in de radiale richting van de schijf. Bij het lezen van data van een dergelijke geformatteerde schijf wordt de draaisnelheid van de schijf constant gehouden, ongeacht de positie van het opneemapparaat op de schijf, zoals geïllustreerd in 30 figuur 6A. Verder toont figuur 6B dat bij een constante draaisnelheid, de datasnelheid (de frequentie en amplitude van een leesdatasignaal) ongeveer constant is, ongeacht de positie van het opneemapparaat op een schijf. Figuur 6C toont dat de lengten van registratieputten in een buitenste sector op de schijf langer zijn dan die van <0Q4585 Ί

"I

5 registratieputten in een binnenste sector. Daarom zijn de lengten van de individuele sectoren ook langer in de richting van de buitenrand van de schijf.

Zoals duidelijk is uit de hierboven beschreven registratiesystemen, verschaft het CLV-systeem dat individuele sectoren heeft met lengten die hetzelfde zijn, een hogere 5 schijfregistratiedichtheid. In het geval waarbij data worden geregistreerd op schijven van dezelfde grootte in verschillende systemen, is daarom een schijf die wordt geregistreerd met gebruikmaking van het CLV-systeem voordelig als gevolg van zijn grotere geheugencapaciteit.

Het ZCLV-systeem vereenvoudigt de besturing van het aantal rotaties van de 10 schijf-aandrijfmotor terwijl de voordelige eigenschappen van een CLV-systeem, dat grotere schijfgeheugencapaciteit heeft, wordt gehandhaafd. Het ZCLV-systeem heeft een tussenliggende schijfregistratiedichtheid die tussen die van het CLV-systeem en het CAV-systeem ligt. Het CAV-systeem heeft kenmerkend de laagste schijfregistratiedichtheid van dataregistratiesystemen.

15 Dataleesapparaten die zich bezighouden met registratiemedia zoals een CD-ROM

of DVD gebruiken kenmerkend ofwel een CLV- ofwel een ZCLV-systeem, dat in het algemeen een hogere registratiedichtheid verschaft. Daarom kunnen data op een schijf overeenkomstig het CLV- of ZCLV-systeem worden geregistreerd terwijl het opneemapparaat data onder de schijfrotatiebesturing volgens het CLV- of ZCLV-systeem 20 leest.

Om de snelheid te verbeteren waarmee data door een datalees-apparaat volgens het CLV- of ZCLV-systeem worden gelezen, wordt de draaisnelheid van een schijf kenmerkend verhoogd. Het verhogen van de draaisnelheid van een schijf in het CLV-systeem zal in het algemeen een spontane verandering in het draaisnelheid van de schijf 25 vereisen op het moment dat een sector wordt gezocht die apart ligt van een sector op de schijf in de radiale richting. Om aan deze eis te voldoen moet de motor voor het roteren van de schijf een voldoende aandrijf-draaimoment waarborgen. Dit zal in het algemeen de vergroting van de motor alsmede een verhoging van het vermogen dat door het dataleesapparaat wordt verbruikt noodzakelijk maken.

30 Om dit probleem te verhelpen kunnen data van een schijf worden gelezen, waarop data zijn geregistreerd met gebruikmaking van het CLV- of ZCLV-systeem, terwijl de schijf met een constante snelheid onder de draaibesturing van het CAV-systeem wordt geroteerd. Deze inrichting vergemakkelijkt de implementatie van een motor die een 1004585 6 relatief klein aandrijf-draaimoment heeft. Op deze wijze kunnen de fysieke grootte van de motor en het vermogensverbruik van het dataleesapparaat beide worden gereduceerd. Het roteren van een schijf met een constante snelheid waarborgt echter niet een constante lineaire snelheid. Dat wil zeggen, de lineaire snelheid op het moment van het lezen van 5 data van een binnenste sector op een schijf verschilt van de lineaire snelheid op het moment van het lezen van data van een buitenste sector. Zoals in figuur 7 is getoond, voorziet het opneemapparaat de versterker van een analoog signaal, waarvan de frequentie F toeneemt in de richting van de buitenrand van de schijf, en de maximum verhouding van 1 : 2,5 heeft. Verder zendt, zoals is geïllustreerd in figuur 8, het 10 opneemapparaat aan de versterker een analoog signaal waarvan de amplitude W afneemt in de richting van de buitenrand van de schijf.

In het geval waarbij data worden gelezen van een schijf, waarop data zijn geregistreerd in het ZCLV-systeem en onder de draaibesturing van een CAV-systeem, zendt het opneemapparaat de versterker een analoog signaal waarvan de frequentie F met 15 een gegeven niveau daalt aan de grenzen van de individuele zones en geleidelijk toeneemt in de richting van de buitenrand van de schijf. Het opneemapparaat zendt de versterker tevens een analoog signaal waarvan de amplitude W met een gegeven waarde toeneemt aan de grenzen van de individuele zones en afneemt in de richting van de buitenrand van de schijf.

20 Het zal daarom duidelijk zijn dat het zeer moeilijk is om een analoog signaal te demoduleren dat een variërende frequentie en amplitude heeft, en derhalve om een vooraf bepaald leesdatasignaal accuraat te verkrijgen. Verder is het praktisch gezien moeilijk om data van een schijf te lezen die zijn geregistreerd met gebruikmaking van een CLV- of ZCLV-systeem terwijl de schijfrotatie wordt bestuurd door een CAV-25 systeem.

SAMENVATTING VAN DE UITVINDING

Algemeen gesproken heeft de onderhavige uitvinding betrekking op een 30 dataleesapparaat dat vooraf bepaalde leesdata accuraat kan verwerven, zelfs wanneer een registratiemedium waarop data zijn geregistreerd in ofwel het CLV- ofwel het ZCLV-j systeem wordt bestuurd met een constante draaisnelheid. De onderhavige uitvinding kan | op talloze wijzen worden geïmplementeerd, inclusief als een apparaat en een werkwijze.

1004585 7 Eén aspect van de uitvinding betreft een data-demodulatieapparaat van de bij aanhef gedefinieerde soort, met het kenmerk dat de signaalprocessor verder omvat: een met de versterker met variabele versterking verbonden filter voor het filteren van het versterkte analoge datasignaal terwijl de eigen afsnijfrequentie wordt ingesteld in 5 responsie op een verschuiving van de dataleespositie.

een met het filter verbonden vergelijker die het gefilterde analoge signaal ontvangt en een amplitude van het gefilterde analoge datasignaal vergelijkt met een drempelwaarde teneinde een digitaal datasignaal te genereren, waarbij de drempelwaarde gevarieerd wordt in overeenstemming met een verandering in de amplitude of de 10 frequentie van het analoge datasignaal.

In een ander aspect van de uitvinding wordt een werkwijze voor het demoduleren van een datasignaal dat is gelezen van een registratiemedium geopenbaard. Het registratiemedium zal bij voorkeur data hebben die op tenminste een gedeelte van het registratiemedium zijn geregistreerd, en de data worden bij voorkeur geregistreerd met 15 gebruikmaking van een registratiesysteem dat een althans nagenoeg constante lineaire snelheid heeft. De werkwijze omvat de bewerkingen van het roteren van het registratiemedium met een althans nagenoeg constante snelheid, en het lezen van data van het registratiemedium in een analoge signaalvorm. De analoge signaalvorm zal bij voorkeur een frequentie en een amplitude hebben waarvan er tenminste een zal variëren 20 op basis van de dataleespositie op het registratiemedium. Volgens de werkwijze wordt de analoge signaalamplitude althans nagenoeg constant gehouden en wordt omgezet in een digitaal pulssignaal terwijl de frequentie van het analoge signaal wordt gehandhaafd. Het digitale pulssignaal wordt dan gedemoduleerd voor het verschaffen van gedemoduleerde data.

25 Andere aspecten en voordelen van de uitvinding worden duidelijk aan de hand van de volgende beschrijving, in verbinding met de begeleidende tekeningen, die bij wijze van voorbeeld de principes van de uitvinding illustreert.

KORTE BESCHRIJVING VAN DE TEKENINGEN 30

De uitvinding, samen met doelstellingen en voordelen daarvan, zal het best worden begrepen door te verwijzen naar de volgende beschrijving van de thans de voorkeur verdienende uitvoeringsvormen samen met de begeleidende tekeningen.

1004585 δ

Figuur 1 is een diagram dat het schijfFormaat overeenkomstig het CLV-systeem illustreert;

Figuur 2A is een grafiek die de verhouding toont tussen de draaisnelheid van een schijf onder de draaibesturing van een CLV-systeem, en de opneempositie op een schijf; 5 Figuur 2B is een grafiek die de verhouding toont tussen de uitgangsdatasnelheid van een opneemapparaat en de opneempositie van een schijf;

Figuur 2C is een grafiek die de verhouding toont tussen de putlengten van data die in sectoren zijn geregistreerd en de opneempositie op een schijf;

Figuur 3 is een diagram dat een schijf illustreert die is geformatteerd met 10 gebruikmaking van een ZCLV-systeem;

Figuur 4A is een grafiek die de verhouding toont tussen de draaisnelheid van een schijf waarvan de rotatie wordt bestuurd met gebruikmaking van een ZCLV-systeem, en de opneempositie op een schijf;

Figuur 4B is een grafiek die de verhouding toont tussen de uitgangsdatasnelheid 15 van een opneemapparaat en de opneempositie op een schijf;

Figuur 4C is een grafiek die de verhouding toont tussen de putlengten van data die zijn geregistreerd in sectoren, en de opneempositie op een schijf;

Figuur 5 is een diagram dat een schijf toont die is geformatteerd volgens het CAV-systeem; 20 Figuur 6A is een grafiek die de verhouding toont tussen de draaisnelheid van een schijf onder de draaibesturing van een CAV-systeem, en de opneempositie op een schijf;

Figuur 6B is een grafiek die de verhouding toont tussen de uitgangsdatasnelheid van een opneemapparaat en de opneempositie op een schijf;

Figuur 6C is een grafiek die de verhouding toont tussen de putlengten van data die 25 zijn geregistreerd in sectoren en de opneempositie op een schijf;

Figuur 7 is een grafiek die de verhouding toont tussen de uitgangsffequentie van het opneemapparaat wanneer een schijf die data heeft die in het CLV-systeem zijn geregistreerd wordt geroteerd met een constante snelheid, en de opneempositie op de schijf; 30 Figuur 8 is een grafiek die de verhouding toont tussen de uitgangsamplitude van het opneemapparaat wanneer een schijf die data heeft die in het CLV-systeem zijn i geregistreerd wordt geroteerd met een constante snelheid en de opneempositie op de I schijf; 1004585 9

Figuur 9 is een algemeen diagram van een dataleesapparaat overeenkomstig de onderhavige uitvinding;

Figuur 10 is een blokschema van een dataleesapparaat overeenkomstig één uitvoeringsvorm van de onderhavige uitvinding; 5 Figuur 11 is een blokschema dat een variabele-spanningsversterker (VGA) toont die is geïmplementeerd in het dataleesapparaat overeenkomstig één uitvoeringsvorm;

Figuur 12 is een schakelschema dat een versterkingsfactor-bestuurde versterker (GCA) toont die zich in de VGA van figuur 11 bevindt;

Figuur 13 is een schakelschema dat een vergelijkingseenheid toont die zich in de 10 VGA van figuur 11 bevindt;

Figuren 14A, 14B en 14C zijn diagrammen die de golfvormen van uitgangssignalen van de GCA tonen;

Figuur 15 is een ingangs/uitgangs-karakteristiek-diagram dat de verhouding toont tussen de amplitudewaarde van het uitgangssignaal van de GCA en het spanningsniveau 15 van een eerste besturingssignaal-uitvoer van de vergelijkingseenheid;

Figuur 16 is een blokschema dat een ander voorbeeld van de VGA toont;

Figuur 17 is een blokschema dat een vergelijker toont die zich in het dataleesapparaat bevindt overeenkomstig één uitvoeringsvorm van de uitvinding;

Figuur 18 is een schakelschema dat een versterker toont die zich in de vergelijker 20 van figuur 17 bevindt;

Figuur 19 is een diagram dat de golfvormen van een analoog signaal van een filter toont dat is opgenomen in het dataleesapparaat van één uitvoeringsvorm van de uitvinding, een digitaal pulssignaal van de vergelijker, en een uitgangssignaal van een integrator van de vergelijker; 25 Figuur 20 is een schakelschema dat een tweede voorbeeld toont van een vergelijker overeenkomstig een uitvoeringsvorm van de uitvinding;

Figuur 21 is een schakelschema dat een derde voorbeeld toont van een vergelijker overeenkomstig een uitvoeringsvorm van de uitvinding;

Figuur 22 is een blokschema dat een PLL-schakeling toont die zich in een 30 dataleesapparaat bevindt overeenkomstig een uitvoeringsvorm van de uitvinding;

Figuur 23 is een schakelschema dat een spanningsgestuurde oscillator (VCO) toont die zich in de PLL-schakeling van figuur 22 bevindt;

Figuur 24 is een schakelschema dat een eerste voorspanningsgenerator toont die

1004S8S

10 zich in de PLL-schakeling van figuur 22 bevindt;

Figuur 25 is een grafiek die de verhouding toont tussen de frequentie van een oscillatie-uitgangssignaal van een eerste VCO, en de stromen van uitgangsignalen van ladingpompen die aan de eerste VCO zijn geleverd; 5 Figuur 26 is een grafiek die de verhouding toont tussen de frequentie van een oscillatie-uitgangssignaal van een tweede VCO, en de stromen van uitgangssignalen van de ladingpompen die aan de tweede VCO zijn geleverd; en

Figuur 27 is een grafiek die de verhouding toont tussen de frequentie van een kloksignaal van de PLL-schakeling en de stromen van uitgangssignalen van de 10 ladingpompen.

GEDETAILLEERDE_BESCHRIJVING_VAN_DE

VOORKEURSUITVOERINGSVORMEN

15 Een dataleesapparaat volgens één uitvoeringsvorm van de onderhavige uitvinding wordt nu beschreven met verwijzing naar de begeleidende tekeningen. Figuur 9 illustreert een algemeen diagram van een dataleesapparaat overeenkomstig de uitvinding. Bij wijze van voorbeeld kunnen data zijn geregistreerd op tenminste een gedeelte van een registratiemedium 103 in het CLV-systeem. Wanneer het registratiemedium 103 met een 20 constante snelheid door middel van een motor M wordt geroteerd, levert een opneemapparaat 104 een uitgangssignaal, dat behoort bij data die op het registratiemedium 103 zijn geregistreerd, aan een demodulatieapparaat DE. Het demodulatieapparaat DE ontvangt het uitgangssignaal van het opneem-apparaat 104, en demoduleert leesdata RD in overeenkomst met een verandering in ofwel de frequentie 25 ofwel amplitude van dat uitgangssignaal.

Figuur 10 toont een dataleesapparaat overeenkomstig een uitvoeringsvorm van de uitvinding. Het dataleesapparaat omvat een spilmotor M, een opnemer 104 voor het lezen van data van een schijf 103 (bijvoorbeeld een CD-ROM, DVD of ander registratiemedium) waarop data zijn geregistreerd met gebruikmaking van een CLV- of 30 ZCLV-systeem, en een data-demodulatieapparaat 101. De motor M, opnemer 104 en data-demodulatieapparaat 101 werken onder de besturing van een microcomputer 102, Het data-demodulatieapparaat 101 heeft een variabele spanningsversterker (VGA) 105, i een filter 106, een vergelijker 107, een EFM (bijvoorbeeld acht-tot-veertien-modulatie)-

1004S8S

11 demodulator 108, een PLL-schakeling 109, een decodeerschakeling 110 en een host-interface 111. Derhalve vormen de VGA 105, het filter 106 en de vergelijker 107 een signaalprocessor.

In deze uitvoeringsvorm wordt de schijf 103 geroteerd over een constant aantal 5 rotaties door de spilmotor M overeenkomstig het CAV-systeem, en data die op die schijf 103 zijn geregistreerd worden optisch gelezen door de opnemer 104. De opnemer 104 levert een analoog signaal SG1 dat behoort bij de leesdata aan de VGA 105. Omdat data die op de schijf 103 zijn geregistreerd worden gelezen overeenkomstig het CAV-systeem, heeft het analoge signaal SG1 een verschillende frequentie en amplitude elke 10 keer dat de dataleespositie van de opnemer 104 wordt verschoven.

De VGA 105 versterkt het analoge signaal SG1 en levert een versterkt analoog signaal SG2, dat kenmerkend een constante amplitude heeft, aan het filter 106. Het filter 106 extraheert de frequentiecomponent die nodig is voor latere signaalverwerking van het versterkte analoge signaal SG2, en levert een gefilterd analoog signaal SG3 aan de 15 vergelijker 107.

De vergelijker 107 ontvangt het gefilterde analoge signaal SG3, vergelijkt de amplitudewaarde van het gefilterde analoge signaal SG3 met een drempelwaarde, en levert een binair digitaal pulssignaal SG4 aan de EFM-demodulator 108 en de PLL-schakeling 109. Met andere woorden, de vergelijker 107 verschaft een digitaal 20 pulssignaal met gebruikmaking van de drempelwaarde die varieert overeenkomstig een verandering in de amplitude van het gefilterde analoge signaal. In deze uitvoeringsvorm verschaft de PLL-schakeling 109 een kloksignaal CLK overeenkomstig de frequentie van het digitale pulssignaal SG4, en levert het aan de EFM-demodulator 108. De EFM-demodulator 108 voert een bekend EFM-demodulatieproces op het digitale pulssignaal 25 uit overeenkomstig het kloksignaal CLK van de PLL-schakeling 109, en levert een gedemoduleerd digitaal signaal SG5 aan de decodeerschakeling 110. De decodeerschakeling 110 decodeert het gedemoduleerde digitale signaal SG5 voor het verschaffen van een gedecodeerd digitaal signaal SG6. De host-interface 111 ontvangt het digitale signaal SG6 en voert het uit als een leesdatasignaal RD.

30 VGA en filter

Zoals in figuur 11 is getoond heeft de VGA 105 een versterkingsfactor- 1004585 12 besturingsversterker (GCA) 112 en een vergelijkingseenheid 113. De GCA 112 versterkt het analoge signaal SG1 van de opnemer 104 en geeft het versterkte analoge signaal SG2 af. De vergelijkingseenheid 113 ontvangt het versterkte analoge signaal SG2 en een referentiespanningssignaal Vref. De vergelijkingseenheid 113 vergelijkt het versterkte 5 analoge signaal SG2 met het referentiespanningssignaal Vref en levert een eerste besturingssignaal CNTL als indicatie van het vergelijkingsresultaat van de GCA 112. De GCA 112 verschaft het versterkte analoge signaal SG2 dat een gegeven amplitudewaarde heeft door het veranderen van zijn eigen signaalversterkingsfactor overeenkomstig het eerste besturingssignaal CNTL.

10 De microcomputer 102 ontvangt positie-informatie PO van de opnemer 104 en zendt een tweede besturingssignaal FCSET als indicatie van de positie-informatie PO naar het filter 106. Het filter 106 werkt voor het besturen van de afsnijfrequentie overeenkomstig een verandering in de frequentie van het versterkte analoge signaal SG2 door het veranderen van een constante zoals zijn eigen capacitantie overeenkomstig het 15 tweede besturingssignaal FCSET. Het filter 106 kan worden ontworpen om verschillende afsnijfrequenties te hebben, waarvan de juiste afsnijfrequentie wordt geselecteerd overeenkomstig het tweede besturingssignaal FCSET. Het wijzigen van de afsnijfrequentie van het filter 106 overeenkomstig een verandering in de frequentie van het versterkte analoge signaal SG2 bewerkstelligt dat het noodzakelijke frequentiesignaal 20 voor latere verwerking wordt geëxtraheerd van het versterkte analoge signaal SG2. Daarom kan het dataleesapparaat voor het lezen van data van de schijf 103, waarop data zijn geregistreerd overeenkomstig het CLV- of ZCLV-systeem, gemakkelijk gebruik maken van het CAV-systeem dat een schijf met een althans nagenoeg constante snelheid roteert.

25 Figuur 12 is een schakelschema dat de GCA 112 toont. Een N-kanaal-MOS- transistor Tri heeft een gate voor het ontvangen van het ingangssignaal SG1, een drain die via een P-kanaal-MOS-transistor Tr2 is verbonden met een hoge-potentiaal-voeding Vdd, en een source die via een stroombron 114a is verbonden met een lage-potentiaal-voeding Vss· De transistor Tr2 heeft een drain die is verbonden met de drain van de 30 transistor Tri en een gate die is verbonden met zijn eigen drain en de gate van een P-kanaal-MOS-transistor Tr3. De transistor Tr3 heeft een source die is verbonden met de voeding Vdd en een drain die via een weerstand R1 is verbonden met de voeding Vss. De transistoren Tr2 en Tr3 vormen daarom een stroomspiegelschakeling.

i 1004585 13

Een N-kanaal-MOS-transistor Tr4 heeft een gate voor het ontvangen van een ingangssignaal IgT , dat complementair is met het ingangssignaal SG1, een drain die via een P-kanaal-MOS-transistor Tr5 is verbonden met de voeding Vdd, en een source die via een stroombron 114b is verbonden met de voeding Vss. De transistor Tr5 heeft een 5 drain die is verbonden met de drain van de transistor Tr4 en een gate die is verbonden met zijn eigen drain en de gate van een P-kanaal-MOS-transistor Tr6. De transistor Tr6 heeft een source die is verbonden met de voeding Vdd en een drain die via een weerstand R2 is verbonden met de voeding Vss- De transistoren Tr5 en Tr6 vormen daarom een andere stroomspiegelschakeling.

10 Een N-kanaal-MOS-transistor Tr7 is ingericht voor het verbinden van de sources van de transistoren Tri en Tr4, en heeft een gate voor het ontvangen van het eerste besturingssignaal CNTL. Een N-kanaal-MOS-transistor Tr8 heeft een gate die is verbonden met de drain van de transistor Tr3, een drain die is verbonden met de voeding Vdd, en een source die via een weerstand R3 is verbonden met de voeding Vss. Een N-15 kanaal-MOS-transistor Tr9 heeft een gate die is verbonden met de drain van de transistor Tr6, een drain die is verbonden met de voeding Vdd, en een source die via een weerstand R4 is verbonden met de voeding Vss- De transistoren Tr8 respectievelijk Tr9 voeren complementaire uitgangssignalen SG2 en sg2 van hun sources uit.

In de GCA 112 is er een verschil in de drainstromen van beide transistoren Tr3 en 20 Tr6 en een verschil in de gatespanningen van beide transistoren Tr8 en Tr9 in responsie op het niveauverschil tussen de ingangssignalen (analoge signalen) SG1 en IgT . In responsie op het verschil tussen beide gatespanningen, treedt er een verschil in de drainspanningen van de transistoren Tr8 en Tr9 op. Als een resultaat versterken beide transistoren Tr8 en Tr9 de ingangssignalen SG1 en "sgï" en geven versterkte 25 complementaire uitgangssignalen (complementaire analoge signalen) SG2 respectievelijk sg2 af, vanuit hun sources.

Tijdens dit bedrijf neemt, wanneer de spanning van het eerste besturingssignaal CNTL stijgt, de drainstroom van de transistor Tr7 toe. Derhalve wordt het verschil tussen de drainstromen van de transistoren Tri en Tr4 gereduceerd, wat leidt tot een 30 gereduceerd potentiaalverschil tussen de complementaire uitgangssignalen SG2 en "sgT .

De GCA 112 werkt op deze wijze voor het verlagen van zijn eigen signaalversterkingsfactor naar of onder "1" overeenkomstig een stijging in het 1004585 14 spanningsniveau van het eerste besturingssignaal CNTL. De GCA 112 werkt tevens voor het verhogen van zijn eigen signaalversterkingsfactor tot of boven "1" overeenkomstig een reductie in het spanningsniveau van het eerste besturingssignaal CNTL.

Figuur 13 is een schakelschema dat de vergelijkingseenheid 113 toont. Een N-5 kanaal-MOS-transistor TrlO heeft een gate voor het ontvangen van het ingangssignaal (versterkt analoog signaal) SG2, een source die via een stroombron 114c is verbonden met de voeding Vss, en een drain die via een P-kanaal-MOS-transistor Trl2 is verbonden met de voeding Vdd· Een N-kanaal-MOS-transistor Tril heeft een gate voor het ontvangen van het ingangssignaal "sgT , een source die via de stroombron 114c is 10 verbonden met de voeding Vss, en een drain die met de drain van de transistor TrlO is verbonden. De transistor Trl2 heeft een source die is verbonden met de voeding Vdd, een drain die is verbonden met de drain van de transistor TrlO en een gate die met zijn eigen drain is verbonden.

Een N-kanaal-MOS-transistor Trló heeft een gate voor het ontvangen van de 15. referentiespanning Vref, een source die via de stroombron 114c is verbonden met de voeding VSs, en een drain die via een P-kanaal-MOS-transistor Tri5 met de voeding Vdd is verbonden. Een P-kanaal-MOS-transistor Trl3 heeft een gate die is verbonden met de drain van de transistor Tri2, een source die is verbonden met de voeding Vdd, en een drain die is verbonden met de drain van de transistor Tri 6. De transistor Tri 5 heeft een 4 20 source die is verbonden met de voeding Vdd, een drain die is verbonden met de drains van de transistoren Trl3 en Trl6 en een gate die met zijn eigen drain is verbonden. De transistor Trl4 heeft een gate die is verbonden met de drain van de transistor Tri 5, een source die is verbonden met de voeding Vdd en een drain die is verbonden met de drain van de transistor TrlO. Op overeenkomstige wijze vormen de transistoren TrlO tot en met 25 Trló een verschilschakeling, zodat, wanneer de piekspanningswaarden van de complementaire ingangssignalen SG2 en sg2 de referentiespanning Vref overschrijden, de spanning aan een knooppunt NI (drainspanning) tussen de transistoren TrlO en Tril daalt. Wanneer de piekspanningswaarden van de ingangssignalen SG2 en sg2 de

referentiespanning Vref aan de andere kant niet overschrijden, stijgt de spanning aan het 30 knooppunt NL

Een P-kanaal-MOS-transistor Trl7 heeft een gate die is verbonden met het knooppunt NI, een source die is verbonden met de voeding Vdd en een drain die via een weerstand R5 is verbonden met de voeding VSs. Een condensator Cl is parallel met de 1004585 15 weerstand R5 is verbonden. Een N-kanaal-MOS-transistor Tri 8 heeft een gate die is verbonden met de drain van de transistor Tri7, een source die via een stroombron 114d is verbonden met de voeding Vss, en een drain die via een P-kanaal-MOS-transistor Tri 9 is verbonden met de voeding VDd. De transistor Tri 9 heeft een source die is verbonden met 5 de voeding VDd, een gate die is verbonden met de gate van een P-kanaal-MOS-transistor Tr20, en een drain die is verbonden met de drain van de transistor Trl8. De transistor Tr20 heeft een source die is verbonden met de voeding Vdd en een drain die met zijn eigen gate is verbonden. Een N-kanaal-MOS-transistor Tr21 heeft een drain die is verbonden met de drain van de transistor Tr20, een gate voor het ontvangen van een 10 vaste spanning Vest, en een source die via de stroombron 114d is verbonden met de voeding Vss. De vaste spanning Vest is verschaft door een constante spanningsgenerator (niet getoond). Op overeenkomstige wijze vormen de transistoren Tri 8 tot en met Tr21 een verschilschakeling, zodat, wanneer de gatespanning van de transistor Tri 8 stijgt, de drainspanning van deze transistor Tri 8 daalt terwijl de drainspanning van de transistor 15 Tr21 stijgt. Wanneer de gatespanning van de transsistor Tri 8 daalt, stijgt de drainspanning van de transistor Tri8 terwijl de drainspanning van de transistor Tr21 stijgt. Een P-kanaal-MOS-transistor Tr22 heeft een gate die is verbonden met de drains van de transistoren Trl8 en Trl9, een source die is verbonden met de voeding Vdd en een drain, waarvan het eerste besturingssignaal CNTL wordt afgegeven, die via het 20 register T6 met de vermogensbron is verbonden.

In de hierboven beschreven vergelijkingseenheid 113 daalt, wanneer de amplituden van de complementaire ingangssignalen SG2 en "sgT toenemen en de piekspanningswaarden die de amplituden aanduiden de referentiespanning Vref overschrijden, de spanning aan het knooppunt NI, waardoor de drainstroom van de 25 transistor Tri7 stijgt. Derhalve stijgt de gatespanning van de transistor Tri 8 om de drainstroom van deze transistor Trl8 te verhogen. Als resultaat daalt de gatespanning van de transistor Tr22, waardoor de drainstroom van deze transistor Tr22 stijgt. Op deze wijze stijgt het spanningsniveau van het eerste besturingssignaal CNTL. Wanneer de amplituden van de ingangssignalen SG2 en SG2 afnemen zodat hun 30 piekspanningswaarden de referentiespanning Vref niet overschrijden, stijgt de spanning aan het knooppunt NI, waardoor de drainstroom van de transistor Trl7 afneemt. Derhalve daalt de gatespanning van de transistor Tri8 om de drainstroom van de transistor Trl8 te reduceren. Als resultaat stijgt de gatespanning van de transistor Tr22 1004585 16 om de drainstroom van de transistor Tr22 te verhogen. Op deze wijze daalt het spanningsniveau van het eerste besturingssignaal CNTL. Merk op dat de condensator Cl is voorzien om te verhinderen dat de gatespanning van de transistor Tri 8 drastisch verandert.

5 Het bedrijf van de VGA 105, die de GCA 112 en de vergelijkingseenheid 113 heeft, wordt nu uiteengezet. Wanneer het uitgangssignaal SG2 dat een amplitudewaarde Vinl heeft wordt afgegeven vanuit de GCA 112 en de piek van de amplitudewaarde samenvalt met de referentiespanning Vref zoals getoond in figuur 14A, geeft de vergelijkingseenheid 113 het eerste besturingssignaal CNTL af dat een spanningsniveau 10 Vel heeft, zoals getoond in figuur 15. De constanten van de individuele transistoren in de GCA 112 en de vaste spanning Vest van de vergelijkingseenheid 113 zijn zodanig ingesteld dat de versterkingsfactor van de GCA 112 "1" wordt overeenkomstig het spanningsniveau Vel.

Wanneer het uitgangssignaal SG2 dat een amplitudewaarde Vin2 heeft, wordt 15 afgegeven door de GCA 112 en de piek van de amplitudewaarde de referentiespanning Vref niet bereikt zoals getoond in figuur 14B, dan geeft de vergelijkingseenheid 113 het eerste besturingssignaal CNTL af dat een spanningsniveau Vc2 heeft, dat lager is dan het spanningsniveau Vel, zoals getoond in figuur 15. Overeenkomstig dit spanningsniveau Vc2 stelt de GCA 112 zijn eigen versterkingsfactor op of groter dan "1" en geeft het 20 uitgangssignaal SG2 af dat een versterkte amplitudewaarde heeft.

Wanneer het uitgangssignaal SG2 dat een amplitudewaarde Vin3 heeft wordt afgegeven door de GCA 112 en de piek van de amplitudewaarde de referentiespanning Vref overschrijdt, zoals getoond in figuur 14C, geeft de vergelijkingseenheid 113 het eerste besturingssignaal CNTL af dat een spanningsniveau Vc3 heeft dat hoger is dan de 25 spanningsniveaus Vel en Vc2, zoals getoond in figuur 15. Overeenkomstig dit spanningsniveau Vc3, stelt de GCA 112 zijn eigen versterkingsfactor op of kleiner dan "1" en geeft het uitgangssignaal SG2 af, dat een gereduceerde amplitudewaarde heeft. Door het bovengenoemde bedrijf kan, zelfs wanneer de amplitude van het uitgangssignaal SG1 van de opnemer 104 verandert, de VGA 105 het uitgangssignaal 30 SG2 afgeven waarvan de amplitudewaarde een piek heeft die overeenstemt met de referentiespanning Vref. Wanneer de frequentie van het uitgangssignaal SG2 van de VGA 105 verandert, stelt het filter 106 de afsnijfrequentie overeenkomstig het tweede besturingssignaal FCSET van de microcomputer 102 in. Op overeenkomstige wijze kan j , 1004585 17 de onnodige frequentiecomponent in het uitgangssignaal (versterkt analoog signaal) SG2 met zekerheid worden verwijderd. Dit elimineert de moeilijkheid in het demodulatieproces die wordt veroorzaakt door veranderingen in de amplitude en frequentie van het analoge signaal SGl van de opnemer 104 op het moment dat data 5 worden gelezen van de schijf 103, die data heeft die zijn geregistreerd in het CLV- of ZCLV-systeem, overeenkomstig het CAV-systeem. Deze eigenschap vergemakkelijkt op voordelige wijze het gebruik van het CAV-systeem.

Figuur 16 toont een ander voorbeeld van de VGA 105, waarin de microcomputer 102 alsmede de vergelijkingseenheid 113 het eerste besturingssignaal CNTL verschaffen 10 dat moet worden toegevoerd aan de GCA 112. De microcomputer 102 ontvangt het uitgangssignaal SG2 van de GCA 112 via een schakelaar 115a, en ontvangt tevens de referentiespanning Vref. De micrcomputer 102 functioneert voor het uitvoeren van een rekenkundige bewerking op het eerste besturingssignaal CNTL op basis van het uitgangssignaal SG2 en de referentiespanning Vref op zodanige wijze dat de 15 piekamplitudewaarde van het uitgangssignaal SG2 samenvalt met de referentiespanning Vref. De GCA 112 ontvangt het eerste besturingssignaal CNTL van de microcomputer 102 via een schakelaar 115b alsmede het eerste besturingssignaal CNTL van de vergelijkingseenheid 113 via de schakelaar 115c.

Wanneer de schakelaars 115a en 115b zijn gesloten en een schakelaar 115c is 20 geopend, geeft de GCA 112 het uitgangssignaal SG2 af dat een gegeven amplitude heeft overeenkomstig het eerste besturingssignaal CNTL van de microcomputer 102. Wanneer de schakelaars 115a en 115b zijn geopend en de schakelaar 115c is gesloten, geeft de GCA 112 het uitgangssignaal SG2 af dat een gegeven amplitude heeft overeenkomstig het eerste besturingssignaal CNTL van de vergelijkingseenheid 113 zoals in het 25 voorbeeld dat is geïllustreerd in figuur 11.

Vergelijker (eerste voorbeeld)

Zoals getoond in figuur 17 heeft de vergelijker 107 in het eerste voorbeeld een 30 versterker 116, die het gefilterde analoge signaal SG3 van het filter 106 ontvangt, en een integrator 117. De integrator 117 is een bekende schakeling die een operationele versterker, een weerstand en een condensator heeft, waarbij de laatste twee parallel tussen de ingangs- en uitgangsklemmen van de operationele versterker zijn verbonden.

1004585' 18

De integrator 117 ontvangt het digitale pulssignaal SG4 van de versterker 116, en levert een uitgangssignaal SG7 aan de versterker 116. De versterker 116 vormt de golfvorm van het analoge ingangssignaal SG3 voor het verschaffen van het digitale pulssignaal SG4 door gebruikmaking van het spanningsniveau van het uitgangssignaal SG7 van de 5 integrator 117 als een drempelwaarde.

Zoals in figuur 18 is getoond, heeft de versterker 116 vier trappen van inverters 118a tot en met 118d die in serie zijn verbonden. De eerste-trap-inverter 118a ontvangt het ingangssignaal SG3 via een weerstand Ril. Een weerstand R12 ligt tussen de eerste-trap-inverter 118a en tweede-trap-inverter 118b, en een weerstand R13 ligt tussen de 10 tweede-trap-inverter 118b en derde-trap-inverter 118c. Een weerstand R14 en een condensator C2 zijn parallel verbonden tussen de ingangs- en uitgangsklemmen van de inverter 118a. De capacitantie van de condensator C2 is bijvoorbeeld ingesteld op circa 0,33 pF, en de weerstandswaarden van de weerstanden R14 en R11 zijn bijvoorbeeld ingesteld op circa 20 kQ. Derhalve vormt de inverter 118a een versterker met een 15 versterkingsfactor van 'T'. Een weerstand R15 en een condensator C3 zijn parallel verbonden tussen de ingangs- en uitgangsklemmen van de inverter 118b. De capacitantie van de condensator C3 wordt bijvoorbeeld ingesteld op circa 0,18 pF, en de weerstandswaarden van de weerstanden R12 en R15 worden bijvoorbeeld ingesteld op circa 5 kQ, respectievelijk circa 25 kQ. Derhalve vormt de inverter 118b een versterker 20 met een versterkingsfactor van circa "5". Een weerstand R16 en een condensator C4 zijn parallel verbonden tussen de ingangs- en uitgangsklemmen van de inverter 118c. De capacitantie van de condensator C4 is bijvoorbeeld ingesteld op circa 0,11 pF, en de weerstandswaarden van de weerstanden R13 en R16 worden bijvoorbeeld ingesteld op circa 5 kQ, respectievelijk circa 30 kQ. Derhalve vormt de inverter 118c een versterker 25 met een versterkingsfactor van circa "6".

De inverter 118a ontvangt het uitgangssignaal SG7 van de integrator 117 via een weerstand R17. De inverters 118a tot en met 118d hebben verschillende afsnijfrequenties zodat de stijg- en daalsnelheden van hun uitgangssignalen hetzelfde worden. Om ervoor te zorgen dat de individuele inverters 118a-118d verschillende afsnijffequenties hebben, 30 worden de gate-breedten W en de gate-lengten L van P-kanaal-MOS-transistoren Tr31 tot en met Tr34 en N-kanaal-MOS-transistoren Tr35 tot en met Tr38, die de inverters 118a-l 18d vormen, als volgt ingesteld. De eenheden voor W en L zijn alle microns.

i l l 1004585 19

Tr31 W = circa 37 L = circa 0,5

Tr32 W = circa 57 L = circa 0,6

Tr33 W = circa 73 L = circa 0,7

Tr34 W = circa 103 L = circa 0,8 5 Tr35 W = circa 12 L = circa 0,7

Tr36 W = circa 15 L = circa 0,8

Tr37 W = circa 18 L = circa 1,0

Tr38 W = circa 24 L = circa 1,2 10 Met de bovengenoemde instelling heeft de inverter 118a een afsnijfrequentie van circa 24 MHz, heeft de inverter 118b een afsnijfrequentie van circa 35 MHz, en heeft de inverter 118c een afsnijfrequentie van circa 48 MHz.

Zoals in figuur 19 is getoond, versterken de inverters 118a-118d in de versterker 116 het gefilterde analoge signaal SG3 sequentieel. Een willekeurige inverter op een 15 navolgende trap verschaft een gefilterd analoog signaal dat een grotere amplitude heeft dan de inverter op de voorafgaande trap, en de amplitude wordt geleidelijk verzadigd. Op overeenkomstige wijze geeft de laatste-trap-inverter 118d het digitale pulssignaal SG4 af. Op dit moment verandert de amplitude van het gefilterde analoge signaal SG3 tijdelijk overeenkomstig een verandering in de frequentie, ongeacht het bedrijf van de VGA 105. 20 Deze amplitude wordt kleiner als de frequentie toeneemt, en wordt groter als de frequentie afneemt. Wanneer het registratiesysteem voor de schijf 103 het CLV-systeem is, variëren de frequentie en ampliutde van het gefilterde analoge signaal SG3 wanneer de positie van de opnemer 104 verschuift. In het geval van het ZCLV-systeem variëren de frequentie en amplitude van het gefilterde analoge signaal SG3 overeenkomstig de 25 beweging van de positie van de opnemer 104 in elke zone.

De eerste-trap-inverter 118a, waarvan de ingangs- en uitgangsklemmen via de weerstand R14 en de condensator C2 zijn verbonden, werkt om de voorspanning naar Vdd/2 te convergeren. Wanneer de amplitude van het gefilterde analoge signaal SG3 verandert en het tussenliggende niveau van het signaal SG3 wordt verschoven van Vdd/2, 30 wijkt de schakelverhouding van het digitale pulssignaal SG4 af van 1 : 1. De eerste-trap-inverter 118a werkt echter in responsie op het uitgangssignaal SG7 van de integrator 117 zodat de voorspanning het tussenliggende niveau van het gefilterde analoge signaal SG3 volgt. Meer in het bijzonder, wanneer het tussenliggende niveau van het gefilterde

100458S

20 analoge signaal SG3 lager dan Vde/2 wordt, wordt het digitale pulssignaal SG4 dat pulsbreedten van een kort H-niveau en een lang L-niveau heeft, uitgevoerd. Als resultaat geeft de integrator 117 het uitgangssignaal SG7 met een gereduceerd spanningsniveau af, en de eerste-trap-inverter 118a voert een correctiewerking in responsie op dit niveau-5 gereduceerde digitale pulssignaal uit, om zo de voorspanning te reduceren. Wanneer het tussenliggende niveau van het gefilterde analoge signaal SG3 hoger wordt dan VDD/2, wordt het digitale pulssignaal SG4 dat pulsbreedten van een kort L-niveau en een lang H-niveau heeft, afgegeven. Als resultaat geeft de integrator 117 het uitgangssignaal SG7 met een verhoogd spanningsniveau af, en de eerste-trap-inverter 118a voert een 10 correctiewerking uit in responsie op dit niveau-verhoogde digitale pulssignaal, om de voorspanning te verhogen. De versterker 116 en de integrator 117 werken op zodanige wijze dat de schakelverhouding van het digitale pulssignaal SG4 1: 1 wordt. Daarom kan de vergelijker 107 die de versterker 116 en integrator 117 heeft van de uitvoeringsvorm volgens de uitvinding het gefilterde analoge signaal SG3 omzetten in een digitaal 15 pulssignaal dat een constante schakelverhouding heeft, ongeacht een verandering in de frequentie van het gefilterde analoge signaal SG3. Deze eigenschap vergemakkelijkt het gebruik van het CAV-systeem.

Vergelijker (tweede voorbeeld) 20

Zoals getoond in figuur 20, ontvangt de versterker 116 in het tweede voorbeeld een offset-spanning OS1 van de microcomputer 102 via een schakelaar 119a. De versterker 116 werkt op zodanige wijze dat de afwijking van de schakelverhouding van het digitale pulssignaal SG4 wordt gecorrigeerd in responsie op de offsetspanning OS1. 25 De integrator 117 ontvangt Vdd/2 als de voorspanning via een schakelaar 119b, en ontvangt een offsetspanning OS2 van de microcomputer 102 via een schakelaar 119c. De integrator 117 werkt op zodanige wijze dat de afwijking van de inschakelduur van het digitale pulssignaal SG4 wordt gecorrigeerd overeenkomstig de offsetspanning OS2.

In het tweede voorbeeld berekent de microcomputer 102 de waarde van de 30 voorspanning die moet worden verschoven in de eerste-trap-inverter 118a overeenkomstig het signaal dat naar de microcomputer 102 wordt gezonden van de EFM-demodulator 108, en zet de berekende offset-waarde om in een analoge spanning (offset-spanning OS1) met gebruikmaking van een D/A-omzetter (niet getoond). De 1004585 21 microcomputer 102 berekent tevens de waarde van de voorspanning die moet worden verschoven in de integrator 117, en zet de berekende offset-waarde om in een analoge spanning (offset-spanning OS2) met gebruikmaking van de D/A-omzetter. De microcomputer 102 bestuurt de AAN/UIT-bewerkingen van de schakelaars 119a-l 19c.

5 Wanneer de schakelaar 119b is gesloten (of aangezet) en de schakelaars 119a en 119c zijn geopend (of uitgezet) in het tweede voorbeeld, dan werkt de vergelijker 107 op dezelfde wijze als in het eerste voorbeeld. Wanneer de voorspanning van de versterker 116 wordt verschoven van VW2, zet de microcomputer 102 de schakelaar 119b uit en zet de schakelaar 119c aan om het berekende offsetspanning OS2 aan de integrator 117 te 10 leveren. In responsie op de offsetspanning OS2 stelt de integrator 117 zijn eigen voorspanning in, zodat de offsetspanningen van de integrator 117 en de versterker 116 met elkaar samenvallen. Deze instelling bewerkstelligt dat de schakelverhouding van het digitale pulssignaal SG4 op een accurate en snelle wijze wordt gecorrigeerd. Wanneer de voorspanning van de integrator 117 wordt verschoven van Vdd/2, zet de microcomputer 15 102 de schakelaar 119a aan om de berekende offsetspanning OS1 aan de versterker 116 te leveren. In responsie op de offsetspanning OS1 werkt de versterker 116 voor het corrigeren van de inschakelduur van het digitale pulssignaal SG4.

Vergelijker (derde voorbeeld) 20

Zoals getoond in figuur 21 heeft de vergelijker 107 in het derde voorbeeld verder een besturingsfunctie die vier aanvullende schakelaars 119d-119h behelst. De versterker 116 ontvangt het gefilterde digitale signaal SG3 via de schakelaar 119d, of ontvangt een willekeurig pulssignaal VCOI via de schakelaar 119e. De versterker 116 ontvangt tevens 25 het uitgangssignaal SG7 van de integrator 117 via de schakelaar 119f. De integrator 117 ontvangt het digitale pulssignaal SG4 van de versterker 116 via de schakelaar 119g. Een weerstand is verbonden via de schakelaar 119h tussen de ingangs- en uitgangsklemmen van de operationele versterker van de integrator 117. De microcomputer 102 verschaft het pulssignaal VCOI en bestuurt het schakelen van de schakelaars 119a-119h. Wanneer 30 de schakelaars 119d, 119f en 119g zijn aangezet en de schakelaar 119h is uitgezet in de vergelijker van het derde voorbeeld, kunnen dezelfde voordelen zoals die zijn verkregen door het tweede voorbeeld worden bereikt door het besturen van de open/gesloten toestanden van de resterende schakelaars.

1004585 22

De vergelijker 107 van het derde voorbeeld kan de tijd verkorten die nodig is om het normale digitale pulssignaal SG4 te verkrijgen wanneer de levering van het gefilterde analoge signaal SG3 opnieuw wordt gestart. Wanneer data die op de schijf 103 zijn geregistreerd niet door de opnemer 104 worden gelezen, of wanneer data niet gelezen 5 kunnen worden als gevolg van een defect op de schijf, wordt het gefilterde analoge signaal SG3 gefixeerd op het H-niveau of L-niveau. Op dit moment zet de microcomputer 102 de schakelaars 119d, 119f en 119g uit en zet de schakelaars 119e en 119h aan om de integrator 117 van de versterker 116 los te koppelen. Deze schakelaarbesturing maakt het de integrator 117 mogelijk het uitgangssignaal SG7 dat is 10 gefixeerd op Vdd/2 af te geven, en de versterker 116 voert een versterkende bewerking uit overeenkomstig het pulssignaal VCOI en geeft een vooraf bepaald digitaal pulssignaal af.

Wanneer de toevoer van het gefilterde analoge signaal SG3 wordt herstart in het correcte leesbedrijf terwijl deze standby-toestand wordt gehandhaafd, voert de 15 microcomputer 102 de schakelaarbesturing uit zodat de versterker 116 en de integrator 117 het hierboven beschreven normale bedrijf (bedrijf volgens het tweede voorbeeld) kunnen uitvoeren. Op dit moment worden het uitgangssignaal SG7 dat is gefixeerd op Vdd/2 en het vooraf bepaalde digitale pulssignaal spontaan hersteld op de normale signaaltoestanden. De tijd die nodig is om het normale digitale pulssignaal SG4 te 20 verkrijgen wordt korter dan de tijd die nodig is om het digitale pulssignaal SG4 en het uitgangssignaal SG7 te herstellen tot de normale signaaltoestanden van de vaste H-niveau- of L-niveau-toestand.

In de standby-modus kan, in plaats van te bewerkstelligen dat de integrator 117 het uitgangssignaal SG7 afgeeft dat is gefixeerd op Vdd/2 onder de 25 schakelaarvoorwaarde, de schakelaar 119c worden aangezet voor het leveren van de offsetspanning OS2 van de integrator 117, die overeenstemt met de offsetspanning OS1 van de versterker 116. Deze schakelaarbesturing kan de tijd die nodig is om het digitale pulssignaal SG4 te herstellen verder verkorten.

30 PLL-schakeling

Zoals getoond in figuur 22 omvat de PLL-schakeling 109 een fasevergelijker 120, ladingpompen 121a en 121b, eerste en tweede VOC's 123a en 123b, een D/A-omzetter 1004585' i 23 124 en een frequentiedeler 125. In deze uitvoeringsvorm kan de PLL-schakeling een variatie in de versterkingsfactor van een VCO over een wijd frequentiegebied onderdrukken.

In het algemeen wordt, wanneer de uitgangsfrequentie fvco toeneemt, de 5 versterkingsfactor van een VCO groter. In dit dataleesapparaat 101 leidt daarom een grote variatie in de frequentie van het digitale pulssignaal SG4 die is veroorzaakt door de verschuiving van de positie van de opnemer 104 tot een significante verandering in de versterkingsfactor van elke VCO in de PLL-schakeling 109. De VCO die een hoge versterkingsfactor heeft kan de uitgangsfrequentie fvco niet stabiel houden na te zijn 10 vergrendeld, terwijl de VCO die een lage versterkingsfactor heeft de uitgangsfrequentie fvco over een lange periode vergrendelt. De PLL-schakeling volgens de uitvinding onderdrukt op voordelige wijze een versterkingsfactorverandering die wordt veroorzaakt door een verandering in de uitgangsfrequentie fvco van de VCO over een wijd frequentiegebied.

15 De fasevergelijker 120 ontvangt het digitale pulssignaal SG4 van de vergelijker 107 en een frequentie-gedeeld kloksignaal van de frequentiedeler 125. De fasevergelijker 120 geeft de faseverschil signalen cpR en φΡ af, die elk het faseverschil tussen het digitale pulssignaal SG4 en het frequentie-gedeelde kloksignaal aanduiden. De ladingpompen 121a respectievelijk 121b ontvangen de faseverschilsignalen cpR en <pP parallel, en geven 20 stroomsignalen overeenkomstig de faseverschilsignalen <pR en φΡ af. De ladingpomp 121a heeft een uitgangsklem die is verbonden met de voeding Vss via een weerstand R20 en een condensator CIO. De ladingpomp 121b heeft een uitgangsklem die is verbonden met het knooppunt tussen de weerstand R20 en de condensator CIO. De weerstand R20 en de condensator CIO dienen voor het afVlakken van de stroomsignalen van de 25 ladingpompen 121a en 121b die parallel werken.

Het uitgangssignaal PO van de ladingpomp 121a of 121b wordt selectief aan de eerste VCO 123a of de tweede VCO 123b toegevoerd via een schakelaar 122a die wordt bestuurd door de microcomputer 102. De eerste VCO 123a en de tweede VCO 123b ontvangen verder de instelstroom BC van de D/A-omzetter 124. De eerste VCO 123a en 30 de tweede VCO 123b hebben verschillende versterkingsfactoren, en de eerste VCO 123a heeft een versterkingsfactor die groter is dan die van de tweede VCO 123b.

De microcomputer 102 bestuurt de schakelaar 122a overeenkomstig de positie-informatie van de opnemer 104. Meer in het bijzonder wordt de schakelaar 122a zodanig 1004585 24 geschakeld dat, wanneer de opnemer 104 zich aan de binnenrandzijde van de schijf 103 bevindt, de eerste VCO 123a wordt geselecteerd, terwijl wanneer de opnemer 104 zich op de buitenrandzijde van de schijf 103 bevindt, de tweede VCO 123b wordt geselecteerd. Overeenkomstig de positie-informatie van de opnemer 104 verschaft de 5 microcomputer 102 een voorspannings-besturingssignaal BD dat aan de D/A-omzetter 124 moet worden geleverd.

Na ontvangst van het voorspannings-besturingssignaal BD van de microcomputer 102 verschaft de D/A-omzetter 124 het instelstroomsignaal BC dat in een analoge waarde is omgezet, en levert dit instelstroomsignaal BC aan de eerste en tweede VCO's 123a en 10 123b. Het instelstroomsignaal BC wordt groter wanneer de opnemer 104 naar de buitenrand beweegt (bijvoorbeeld wanneer het digitale pulssignaal SG4 dat een hoge frequentie heeft wordt afgegeven door de vergelijker 107). Aan de andere kant wordt het instelstroomsignaal BC kleiner wanneer de opnemer 104 naar de binnenrand beweegt (bijvoorbeeld wanneer het digitale pulssignaal SG4 dat een lage frequentie heeft wordt 15 afgegeven door de vergelijker 107).

Ofwel een oscillatie-uitgangssignaal fvcoi van de eerste VCO 123a ofwel een oscillatie-uitgangssignaal fvco2 van de tweede VCO 123b wordt afgegeven als een kloksignaal CLK via een schakelaar 122b die wordt bestuurd door de microcomputer 102. Met andere woorden, de microcomputer 102 bestuurt de schakelaar 122b op 20 zodanige wijze dat het oscillatie-uitgangssignaal van de VCO die het uitgangssignaal PO van de ladingpomp 121a of 121b heeft ontvangen, als het kloksignaal CLK wordt afgegeven.

Zoals in figuur 23 is getoond hebben de eerste VCO 123a en de tweede VCO 123b verschillende versterkingsfactoren, ze hebben echter althans nagenoeg dezelfde 25 structuur. Op overeenkomstige wijze zal er alleen een beschrijving worden gegeven voor de eerste VCO 123a. De eerste VCO 123a omvat eerste en tweede voorspanningsgeneratoren 128 en 129, drie trappen van inverters 126, overdrachtsgates 127a tot en met 127c, en P-kanaal-MOS-transistoren Tr40 en Tr41.

De drie inverters 126 zijn respectief aangebracht tussen twee aangrenzende van de 30 drie overdrachtsgates 127a-127c, en vormen een lusverbinding samen met de overdrachtsgates 127a-127c. Een van de inverters 126 heeft een uitgangsklem van waar het oscillatie-uitgangssignaal fvcoi wordt afgegeven.

Elk van de overdrachtsgates 127a en 127c omvat een P-kanaal-MOS-transistor en =1 i 1004585 25 een N-kanaal-MOS-transistor. Elke P-kanaal-MOS-transistor heeft een gate voor het ontvangen van een besturingssignaal bilp dat wordt afgegeven door de eerste voorspanningsgenerator 128, en elke N-kanaal-MOS-transistor heeft een gate voor het ontvangen van een besturingssignaal biln dat ook wordt afgegeven door de eerste 5 voorspanningsgenerator 128. De stromen die door de overdrachtsgates 127a en 127c vloeien worden bestuurd door beide besturingssignalen bilp en biln. Wanneer de stromen die door de overdrachtsgates 127a en 127c vloeien toenemen, wordt daarom het oscillatie-uitgangssignaal fvcoi dat een hoge frequentie heeft afgegeven.

De overdrachtsgate 127b omvat een P-kanaal-MOS-transistor en een N-kanaal-10 MOS-transistor. De P-kanaal-MOS-transistor heeft een gate voor het ontvangen van een besturingssignaal bi2p dat wordt afgegeven door de tweede voorspanningsgenerator 129, en de N-kanaal-MOS-transistor heeft een gate voor het ontvangen van een besturingssignaal bi2n dat ook wordt afgegeven door de tweede voorspanningsgenerator 129. De stroom die door de overdrachtsgate 127b vloeit wordt bestuurd door beide 15 besturingssignalen bi2p en bi2n. Wanneer de stroom die door de overdrachtsgate 127b vloeit toeneemt, wordt daarom het oscillatie-uitgangssignaal fvcoi dat een hoge frequentie heeft afgegeven.

De P-kanaal-MOS-transistor Tr40 heeft een source die is verbonden met de uitgangsklem van de overdrachtsgate 127a, en een drain en gate die beide zijn verbonden 20 met de voeding Vdd De P-kanaal-MOS-transistor Tr41 heeft een source die is verbonden met de uitgangsklem van de overdrachtsgate 127c, en een drain en gate die beide zijn verbonden met de voeding Vdd Wanneer de overdrachtsgates 127a en 127c uitgangssignalen afgeven waarvan de spanningen hoger zijn dan de voedingsspanning Vdd door de drempelwaarden van de transistoren Tr40 en Tr41 of grotere waarden, dan 25 worden de P-kanaal-MOS-transistoren Tr40 en Tr41 aangezet. Daarom dienen de transistoren Tr40 en Tr41 voor het absorberen van ruis die wordt gegenereerd door de besturing van de stromen die door de overdrachtsgates 127a en 127c stromen.

De eerste voorspanningsgenerator 128 ontvangt de instelstroom BC van de D/A-omzetter 124. De tweede voorspanningsgenerator 129 ontvangt het uitgangssignaal 30 (bijvoorbeeld afgevlakt stroomsignaal) PO van een van de ladingpompen 121a en 121b.

Figuur 24 is een schakelschema dat de eerste voorspanningsgenerator 128 toont. Omdat de tweede voorspanningsgenerator 129 op dezelfde wijze werkt als de eerste voorspanningsgenerator 128, zal de beschrijving van zijn structuur niet worden herhaald.

1004585 26

In de eerste voorspanningsgenerator 128 heeft een P-kanaal-MOS-transistor Tr42 een source die is verbonden met de voeding Vdd, een drain die de instelstroom BC via een N-kanaal-MOS-transistor Tr44 ontvangt, en een gate die is verbonden met de gate van een P-kanaal-MOS-transistor Tr43 en zijn eigen drain. De transistor Tr43 heeft een 5 source die is verbonden met de voeding Vdd, een gate die is verbonden met de gate van de transistor Tr42, en een drain die via een N-kanaal-MOS-transistor Tr46 met de voeding Vss is verbonden. De transistor Tr44 heeft een gate die met de voeding Vdd is verbonden, een source die de instelstroom BC ontvangt, en een drain die is verbonden met de drain van de transistor Tr42. De transistor Tr44 houdt normaliter de AAN-10 toestand. Op overeenkomstige wijze vormen de transistoren Tr42 en Tr43 een stroomspiegel schakeling, zodat, wanneer de drainstroom die door de transistor Tr42 of Tr44 stroomt overeenkomstig een verandering in de instelstroom BC varieert, de drainstroom van de transistor Tr43 eveneens verandert. Verder wordt het besturingssignaal bilp afgegeven van het knooppunt tussen de transistoren Tr42 en Tr44. 15 Een P-kanaal-MOS-transistor Tr45 heeft een source die is verbonden met de voeding Vdd, een gate die is verbonden met zijn eigen source, en een drain die is verbonden met de drains van de transistoren Tr42 en Tr44. Wanneer het besturingssignaal bilp, waarvan de spanning met een waarde gelijk aan of groter dan de drempelwaarde van de transistor TR45 hoger dan de voedingsspanning VDd is, wordt 20 afgegeven als gevolg van het bedrijf van de transistor Tr44, wordt de transistor Tr45 aangezet om ruis te absorberen die zich in het besturingssignaal bilp bevindt. De N-kanaal-MOS-transistor ΊΥ46 heeft een drain die is verbonden met de drain van de transistor Tr43 en waarvan het besturingssignaal biln is afgegeven, een gate die met zijn eigen drain is verbonden en een source die met de voeding Vss is verbonden. Een N-25 kanaal-MOS-transistor Tr47, die parallel met de transistor Tr46 is verbonden, heeft een gate die met de voeding Vss is verbonden. Wanneer het besturingssignaal biln, waarvan de spanning met een waarde die gelijk aan of groter dan de drempelwaarde van de transistor TR47 lager is dan de voedingsspanning Vss, wordt afgegeven als gevolg van het bedrijf van de transistor Tr46, wordt de transistor TY47 aangezet om ruis te 30 absorberen die zich in het besturingssignaal biln bevindt.

Wanneer de stroom die door de transistor Tr44 stroomt kleiner wordt overeenkomstig de instelstroom BC, werkt de eerste voorspanningsgenerator 128 op S zodanige wijze dat de spanning van het besturingssignaal bilp stijgt en de spanning van 1004585 27 het besturingssignaal biln daalt. Wanneer de stroom die door de transistor Tr44 vloeit verder kleiner wordt overeenkomstig de instelstroom BC, werkt de eerste voorspanningsgenerator 128 op zodanige wijze dat de spanning van elk van de besturingssignalen bilp en biln een tussenliggend niveau tussen de voedingsspanningen 5 Vdd en VSs benadert. De tweede voorspanningsgenerator 129 werkt op dezelfde wijze als de eerste voorspanningsgenerator 128 overeenkomstig het uitgangssignaal PO.

De eerste VCO 123a stelt stapsgewijs de instelstroom BC in die varieert overeenkomstig de verschuiving van de positie van de opnemer 104, en geeft het oscillatie-uitgangssignaal fvcoi af overeenkomstig de verandering in de instelstroom BC 10 en het uitgangssignaal PO van de ladingpomp 121a of 121b, zoals getoond in figuur 25. Op dit moment neemt de versterkingsfactor van de eerste VCO 123 a toe wanneer de frequentie van het oscillatie-uitgangssignaal fvcoi hoger wordt. Daarom wordt de helling van het oscillatie-uitgangssignaal fvcoi op de grafiek scherper als de grootte van de verandering van het uitgangssignaal PO toeneemt.

15 De tweede VCO 123b stelt op stapsgewijs de instelstroom BC in die varieert overeenkomstig de verschuiving van de positie van de opnemer 104, en geeft het oscillatie-uitgangssignaal fvco2 af overeenkomstig de verandering in de instelstroom BC en het uitgangssignaal PO van de ladingpomp 121a of 121b, zoals getoond in figuur 26. Op dit moment stijgt de versterkingsfactor van de tweede VCO 123b als de frequentie 20 van het oscillatie-uitgangssignaal fvco2 hoger wordt. Daarom wordt de helling van het oscillatie-uitgangssignaal fvco2 op de grafiek scherper wanneer de grootte van de verandering van het uitgangssignaal PO toeneemt. De helling van het oscillatie-uitgangssignaal fvco2 van de tweede VCO 123b die een lagere versterkingsfactor dan de eerste VCO 123 a heeft wordt kleiner dan de helling van het oscillatie-uitgangssignaal 25 fvcoi in hetzelfde uitgangsfrequentiegebied.

Wanneer de opnemer 104 tussen de tussenliggende positie in de radiale richting van de schijf 103 en de binnenrand daarvan is gepositioneerd (dat wil zeggen wanneer het digitale pulssignaal SG4 dat een lage frequentie heeft wordt afgegeven door de vergelijker 107), wordt de eerste VCO 123a die een relatief hoge versterkingsfactor heeft 30 geselecteerd door het besturen van de schakelaars 122a en 122b door de microcomputer 102. Wanneer de opnemer 104 wordt gepositioneerd tussen de tussenliggende positie in de radiale richting van de schijf 103 en de buitenrand daarvan (dat wil zeggen wanneer het digitale pulssignaal SG4 dat een hoge frequentie heeft wordt afgegeven door de T004585 28 vergelijker 107), wordt de tweede VCO 123b die een relatief lage versterkingsfactor heeft geselecteerd door het besturen van de schakelaars 122a en 122b door middel van de microcomputer 102. Door dit selectieve bedrijf kan een versterkingsfactorvariatie met betrekking tot veranderingen in de oscillatie-uitgangssignalen fvcoi en fvco2 over een 5 wijd frequentiegebied worden onderdrukt, zoals getoond in figuur 27. Dit maakt het mogelijk dat een verandering in de frequentie van het kloksignaal CLK over een wijd frequentiegebied wordt onderdrukt. Op overeenkomstige wijze levert de PLL-schakeling 109 in de onderhavige uitvinding op voordelige wijze een stabiel kloksignaal CLK aan de EFM-demodulator 108 na te zijn vergrendeld, over het wijde frequentiegebied van het 10 digitale pulssignaal SG4, en kan de tijd die voor de vergrendeling nodig is verkorten.

Zoals boven beschreven kan het dataleesapparaat volgens de onderhavige uitvinding data van de schijf 103 lezen waarop de data zijn geregistreerd in het CLV- of ZCLV-systeem terwijl de schijf 103 met een althans nagenoeg constante snelheid wordt geroteerd. Op voordelige wijze draagt dit op significante wijze bij tot de implementatie 15 van spilmotoren "M" die gereduceerde fysieke proporties hebben, die op hun beurt het vermogensverbruik van het dataleesapparaat verminderen.

Hoewel slechts een aantal uitvoeringsvormen van de onderhavige uitvinding hier zijn beschreven, zal het voor de vakman duidelijk zijn dat de onderhavige uitvinding in veel andere specifieke vormen kan zijn belichaamd zonder af te wijken van de geest of 20 reikwijdte van de uitvinding. Daarom moeten de onderhavige voorbeelden en uitvoeringsvorm worden beschouwd als illustratief en niet als beperkend en moet de uitvinding niet worden beperkt tot de hier gegeven details, maar kan worden gemodificeerd binnen de reikwijdte en equivalentie van de bijgevoegde conclusies.

f004585 ï

Claims

1. Data-demodulatieapparaat voor het demoduleren van een analoog datasignaal dat van een registratiemedium is gelezen, welk medium data heeft die op tenminste een 5 gedeelte van het registratiemedium zijn geregistreerd volgens een althans nagenoeg constant lineair snelheidssysteem, waarbij het registratiemedium wordt geroteerd met een althans nagenoeg constante snelheid tijdens het lezen van het analoge datasignaal, zodat een frequentie en/of een amplitude van het analoge leesdatasignaal varieert afhankelijk van een verschuiving van een dataleespositie op het registratiemedium, waarbij het 10 apparaat omvat: een signaalprocessor voor het verwerken van het analoge leesdatasignaal in responsie op een verandering in de frequentie en/of amplitude voor het verschaffen van een digitaal datasignaal dat geschikt is voor demodulatie, waarbij de signaalprocessor omvat; 15 een versterker met variabele versterking voor het versterken van het analoge leesdatasignaal teneinde een versterkt analoog datasignaal te verkrijgen met een in hoofdzaak constante amplitude tijdens het aanpassen van een eigen versterkingsfactor in overeenstemming met een vooraf bepaalde spanning en de amplitude van het versterkte analoge datasignaal of informatie betreffende de dataleespositie; en 20 een demodulator voor het demoduleren van het digitale datasignaal voor het verschaffen van een gedemoduleerd digitaal datasignaal, met het kenmerk, dat de signaalprocessor verder omvat: een met de versterker met variabele versterking (105) verbonden filter (106) voor het filteren van het versterkte analoge datasignaal (SG2) terwijl de eigen afsnijfrequentie 25 wordt ingesteld in responsie op een verschuiving van de dataleespositie. een met het filter (106) verbonden vergelijker (107) die het gefilterde analoge signaal (SG3) ontvangt en een amplitude van het gefilterde analoge datasignaal (SG3) vergelijkt met een drempelwaarde teneinde een digitaal datasignaal (SG4) te genereren, waarbij de drempelwaarde gevarieerd wordt in overeenstemming met een verandering in 30 de amplitude of de frequentie van het analoge datasignaal (SG1).

2. Data-demodulatieapparaat volgens conclusie 1, waarbij de vergelijker (107) een versterker (116) omvat die het analoge datasignaal (SG3) ontvangt en een 1004585 uitgangssignaal (SG4) verschaft, en een integrator (117) die dit uitgangssignaal (SG4) ontvangt en een voorspanning (SG7) verschaft die aan de versterker (116) moet worden geleverd, waarbij de versterker (116) het digitale datasignaal (SG4) verschaft dat het uitgangssignaal vertegenwoordigt in responsie op de voorspanning. 5

3. Data-demodulatieapparaat volgens conclusie 1 of 2, waarbij de frequentie van het datasignaal (SG1) varieert afhankelijk van een verschuiving van een dataleespositie op het registratiemedium (103), en het data-demodulatieapparaat (101) verder een faseregellus(phase locked loop = PLL)-schakeling (109) omvat voor het ontvangen van 10 het digitale datasignaal (SG4) en het verschaffen van een oscillatie-uitgangssignaal (CLK) terwijl de eigen versterkingsfactor wordt ingesteld in responsie op een verschuiving van de dataleespositie.

4. Data-demodulatieapparaat volgens conclusie 3, waarbij de PLL-schakeling 15 (109) een veelheid spanningsgestuurde oscillatoren (123 a, 123b) omvat die verschillende versterkingsfactoren hebben, en waarbij de PLL-schakeling (109) is geconfigureerd voor het selecteren van één van de spanningsgestuurde oscillatoren (123a, 123b) voor het verschaffen van het oscillatie-uitgangssignaal (CLK) in responsie op de verschuiving van de dataleespositie. 20

5. Data-demodulatieapparaat volgens conclusie 3 of 4, waarbij de PLL-schakeling (109) tenminste één spanningsgestuurde oscillator (123a, 123b) omvat voor het verschaffen van een oscillatie-uitgangssignaal (CLK) terwijl de eigen versterkingsfactor wordt ingesteld in responsie op een instelstroom die wordt ingesteld afhankelijk van de 25 verschuiving van de dataleespositie.

6. Data-demodulatieapparaat volgens een van de conclusies 1 t/m 5, met het kenmerk, dat de versterker met variabele versterking (105) omvat: een versterkingsfactor-besturingsversterker (GCA) (112) die het analoge 30 datasignaal (SG1) ontvangt en het versterkte signaal (SG2) genereert; een vergelijkingseenheid (113) die het versterkte signaal (SG2) en een referentiespanning (Vref) ontvangt, en het versterkte signaal (SG2) en de referentiespanning (Vref) vergelijkt om een eerste besturingssignaal (CNTL) te ] 1004585 genereren, waarbij het eerste besturingssignaal (CNTL) toegevoerd wordt aan de versterkingsfactor-besturingsversterker (112) om de versterkingsfactor van de versterkingsfactor-besturingsversterker (112) aan te passen.

7. Data-demodulatieapparaat volgens conclusie 6, met het kenmerk, dat de versterker met variabele versterking (105) verder een schakelaar (115a, 115b, 115c) omvat voor het selecteren van het eerste besturingssignaal of een alternatief eerste besturingssignaal, waarbij het geselecteerde signaal (CNTL) toegevoerd wordt aan de versterkingsfactor-besturingsversterker (112) om de versterkingsfactor van de 10 versterkingsfactor-besturingsversterker aan te passen, waarbij het alternatieve eerste besturingssignaal gegenereerd wordt door een microcomputer (102) die tevens het versterkte signaal (SG2) en de referentiespanning (Vref) ontvangt, zodat een piekamplitudewaarde van het versterkte signaal (SG2) samenvalt met de referentiespanning (Vref). 15

8. Data-demodulatieapparaat volgens een van de conclusies 1 t/m 7, met het kenmerk, dat het filter (106) een tweede besturingssignaal (FCSET) ontvangt dat overeenkomt met de positie-informatie van het opneemelement (104) en dat het filter (106) een afsnijfrequentie bestuurt in overeenstemming met een verandering in de 20 frequentie van het versterkte signaal (SG2) in overeenstemming met het tweede besturingssignaa (FCSET)1.

9. Data-demodulatieapparaat volgens een van de conclusies 1 t/m 8, met het kenmerk, dat de vergelijker (107) omvat: 25 een versterker (116) die het gefilterde analoge signaal (SG3) ontvangt en de golfvorm van het gefilterde analoge signaal (SG3) vormt met gebruik van een drempelspanningsniveau (SG7) om het digitale signaal (SG4) te genereren; en een integrator (117) die het digitale signaal (SG4) ontvangt en een uitgangssignaal (SG7) genereert, waarbij het uitgangssignaal toegevoerd wordt aan de versterker (116) 30 als het drempelspanningsniveau.

10. Data-demodulatieapparaat volgens conclusie 9, met het kenmerk, dat de integrator omvat: 1004585 een operationele versterker met een ingang en een uitgang; een weerstand die verbonden is met de uitgang en de ingang van de operationele versterker; en een condensator die parallel aan de weerstand aangesloten is. 5

11. Data-demodulatieapparaat volgens conclusie 10, met het kenmerk, dat de operationele versterker (116) vier trappen in serie geschakelde inverteerschakelingen (118a... 118d) omvat die sequentieel het gefilterde analoge signaal (SG3) versterken, waarbij elk van de inverteerschakelingen (118a... 118d) een verschillende 10 afsnij frequentie heeft.

12. Data-demodulatieapparaat volgens conclusie 9, 10 of 11, met het kenmerk, dat het door de vergelijker (107) gegenereerde digitale signaal (SG4) een constante hoog-/laagverhouding heeft, onafhankelijk van een verandering in een frequentie van het 15 gefilterde analoge signaal (SG3).

13. Data-demodulatieapparaat volgens conclusie 9, met het kenmerk, dat de vergelijker (107) omvat: een versterkerschakeling (116) met een veelvoud van in serie aangesloten 20 inverteerschakelingen (118a...ll8d), waarbij een eerste inverteerschakeling (118a) het gefilterde analoge signaal (SG3) en een ofFsetspanning (OS1) ontvangt en de laatste inverteerschakeling (118d) het digitale signaal (SG4) uitvoert, waarbij een afwijking van de hoog-/laagverhouding van het digitale signaal gecorrigeerd wordt in reactie op de ofFsetspanning (OS1); en 25 een integrator (117) met een eerste ingang die het digitale signaal (SG4) ontvangt, een tweede ingang die een voorinstelspanning (Vdd/2) of een ofFsetspanning (OS1, OS2) ontvangt en een uitgangssignaal (SG7) genereert dat ingevoerd wordt in de eerste inverteerschakeling (118a), en waarbij de afwijking van de hoog-/laagverhouding van het digitale signaal (SG4) wordt gecorrigeerd in overeenstemming met de ofFsetspanning 30 (OS1, OS2).

14. Werkwijze voor het demoduleren van een datasignaal dat is gelezen van een j registratiemedium, zodanig dat data zijn geregistreerd op tenminste een gedeelte van het T004585 registratiemedium en worden geregistreerd overeenkomstig een althans nagenoeg constant lineair snelheidssysteem, waarbij de werkwijze de stappen omvat van: roteren van het registratiemedium met een althans nagenoeg constante snelheid; demoduleren van een digitaal pulssignaal voor het verschaffen van 5 gedemoduleerde data, gekenmerkt doordat de werkwijze verder de stappen omvat van: lezen van data van het registratiemedium (103) in een analoge signaalvorm zodat tenminste één van een frequentie en een amplitude van het gelezen analoge signaal (SG1) wordt geconfigureerd om te variëren op basis van een dataleespositie op het registratiemedium (103); 10 althans nagenoeg constant houden van de amplitude van het analoge signaal (SG1); omzetten van het analoge signaal (SG1) in het digitale pulssignaal (SG4) terwijl de frequentie van het analoge signaal (SG1) wordt gehandhaafd. 25 ****** 1004585