CN1167001C - 解调从记录媒体读出的数据信号的装置和方法 - Google Patents

解调从记录媒体读出的数据信号的装置和方法 Download PDF

Info

Publication number
CN1167001C
CN1167001C CNB961217197A CN96121719A CN1167001C CN 1167001 C CN1167001 C CN 1167001C CN B961217197 A CNB961217197 A CN B961217197A CN 96121719 A CN96121719 A CN 96121719A CN 1167001 C CN1167001 C CN 1167001C
Authority
CN
China
Prior art keywords
signal
data
amplitude
amplifier
produces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB961217197A
Other languages
English (en)
Other versions
CN1159623A (zh
Inventor
谷岛秀明
富田纪子
富田雅人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1159623A publication Critical patent/CN1159623A/zh
Application granted granted Critical
Publication of CN1167001C publication Critical patent/CN1167001C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G11B20/1258—Formatting, e.g. arrangement of data block or words on the record carriers on discs where blocks are arranged within multiple radial zones, e.g. Zone Bit Recording or Constant Density Recording discs, MCAV discs, MCLV discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种解调记录媒体读出的数据信号的装置和方法。记录媒体至少在其一部分上记录有数据，且以基本恒定线速度记录数据。这样，在读出过程中记录媒体以基本恒定的速度旋转，因此读出的数据信号的频率和幅值其中之一是变化的。该装置包括信号处理器，响应于频率和幅值的其中之一的变化对读出的数据信号进行处理，产生适于解调的经处理的数据信号。一产生处理的数据信号，解调器就对数据信号解调以便产生解调的数据信号。

Description

解调从记录媒体读出的数据信号的装置和方法
技术领域
本发明一般地涉及一种数据读出装置，用于由一记录媒体，例如CD-ROM(光盘只读存储器)或DVD(数字视盘)读出数据。更确切说，本发明涉及一种数据解调装置，该装置对由已按照CLV(恒定线速度)或ZCLV(区域恒定线速度)方式记录的一个记录媒体中读出的数据进行解调，并且基本上按照恒定速度控制记录媒体的旋转。
背景技术
最近人们一直关注开发用作高效记录多媒体数据的光盘。已知的光盘例如包括各种：LD(激光光盘)、CD-ROM、MD(小型光盘)和DVD。DVD与CD-ROM尺寸大约相同，然而，其容量约大7.5倍。从增加记录媒体的存储容量以及处理速度的通常观点看来，一个数据处理系统可能需要一个较大的数据读出装置，该装置改进由光盘如DVD读出数据的速率，然而，便携式个人计算机通常需要相对小型紧凑以及比台式计算机中所用的常规的数据读出装置消耗功率较小的数据读出装置。
常规的数据读出装置具有用于旋转光盘的电动机和用于以光学方式读出记录在光盘上的数字数据的拾取装置。拾取装置由光盘读出所记录的数据，并作为模拟信号将其输出。该数据读出装置还具有一个放大模拟信号的放大器，以便提供具有预定幅值的放大的信号。数据读出装置将经放大的模拟信号的电压电平与预定的阀值电压相比较，以便将模拟信号变换为二进制形式的数字脉冲信号，并解调该数字脉冲信号，产生一个读出的数据信号。
上述数据读出装置按照光盘读出方式，例如CLV、ZCLV或CAV(恒定角速度)方式(即在光盘上记录数据的记录方式)，读出数据。
按CLV方式，数据以图1所示的格式记录在光盘上。在光盘上同心分布的多个轨道T中的每一个轨道具有多个扇区，每个扇区包含地址区A1和数据区A2。设计的各个扇区的宽度是恒定的，不管轨道T处于什么位置，即轨道位于内圆周还是位于外圆周处。在由这种格式化的光盘读出数据时，根据拾取装置沿光盘的径向的位置控制光盘的转速。如图2A所示，随着拾取装置在光盘上由外侧向内侧移动时，光盘的转速增加。这种速度的变化使得存储在各个扇区的数据能够按照相同的线速度读出。图2B是一曲线图，表示该代表由拾取装置单位时间读出数据的数量的数据读出速率和轨道位置之间的相互关系。这个曲线图表明，在恒定的线速度下，数据读出速率(即读出的数据信号的频率和幅值)是恒定的，不管拾取装置在光盘上处于什么位置。这是因为将在各扇区中的数据记录凹坑的长度设计得对于恒定线速度都是恒定的，不管拾取装置在光盘上位于圆周还是外圆周上，如图2C所示。
在ZCLV方式下，按图3中所示的格式记录数据。光盘表面沿光盘的径向被分成多个区Z，对每一个区分配多个轨道T。包括在外圆周轨道T中的各个扇区的宽度设计得长于包括在内轨道T中的各个扇区的宽度。此外，在每个区Z内由一个轨道T到另一个轨道T变化的各个扇区的宽度范围设计得使每个区基本上是相同的。因此，每个轨道T的扇区是按每个区Z沿光盘的径向径向分布的。在由这样一种格式化的光盘读出数据时，根据拾取装置在光盘的径向位置逐区地控制光盘的转速。
如图4A所示，当拾取装置由光盘的外侧向内侧移动时，光盘的转速按每个区Z梯级增加。这种梯级速度变化使得存储在各个扇区中的数据按照相同的线速度增加。如图4B所示，在恒定的线速度下，数据读出速率(读出数据信号的频率和幅值)近于恒定，不管拾取装置在光盘上处于什么位置。虽然，在每个区中各记录凹坑的长度是变化的，但对每个区变化的范围是相同的，如图4C所示。此外，每一个区中的各个扇形的宽度是变化的，但对每个区变化的范围是相同的。
在CAV方式下，按在图5中所示的格式记录数据。包括在光盘上分布的各个轨道T中的各个扇区的宽度这样设计，使得朝光盘的外圆周宽度变长。因此，每个轨道T的各扇区是沿光盘的径向以径向方式分布的。在由这样格式化的光盘读出数据时，光盘的转速保持恒定，而不管拾取装置在光盘上处于什么位置，如图6A所示。此外，图6B表示出，在恒定的转速下，数据读出速率(读出数据信号的频率和幅值)近于恒定，而不管拾取装置在光盘上处于什么位置。图6C表示在光盘上的外扇区中的记录凹坑的长度长于在内扇区中的记录凹坑的长度。因此，各个扇区的宽度也朝着光盘的外圆周变长。
由上述记录系统可以明显看出，各个扇区宽度相同的CLV方式提供较高的光盘记录密度。因此，在将数据记录在不同方式下的具有相同尺寸的光盘上的情况下，利用CLV方式进行记录的光盘是有利的，因为其具有大的存储容量。
ZCLV方式简化了对于光盘驱动电动机转数的控制，同时保持了具有很大光盘存储容量的CLV方式有利的特点。ZCLV方式具有处于CLV方式和CAV方式之间的中等的光盘记录密度。CAV方式通常具有数据记录方式中最低的光盘记录密度。
涉及记录媒体如CD-ROM或DVD的数据记录装置通常或者采用CLV或者采用ZCLV方式，它们一般都提供较高的记录密度。因此，数据可以记录在CLV或ACLV方式的光盘中，同时拾取装置在CLV或ZCLV方式的光盘旋转控制下读出数据。
为了提高利用根据CLV或ZCLV方式的数据读出装置读出数据的速度，通常提高光盘的转速。增加在CLV方式下光盘的转速通常需要在寻找一个其位置与在光盘上沿径向上的一个扇区分开的扇区时自然地改变光盘的速度。为了满足这种需要，旋转光盘的电动机应当保证足够的驱动转矩。通常这将会要求增大电动机以及使数据读出装置消耗的功率增加。
为了改善这一问题，可以由利用CLV或ZCLV方式记录有数据的光盘读出数据，同时按CAV方式的旋转控制下，使光盘按恒定的速度旋转。这种安排便于由具有相对较小驱动转矩的电动机实现。按照这种方式，电动机的体形尺寸和数据读出装置的功率消耗两者都可降低。然而使光盘按照恒定的速度旋转并不保证恒定的线速度。即由在光盘上内侧扇区读出数据时的线速度不同于由外侧扇区读出数据时的线速度。因此，如图7所示，拾取装置设一模拟信号的放大器(该信号的频率F随朝光盘的外圆周而增加)以及最大变比为1∶2.5。此外，如图8所示，拾取装置向放大器发出的模拟信号的幅值W随朝光盘的外圆周而降低。
在由在ZCLV系统中，已经记录有数据的光盘在CAV系统的旋转控制下读出数据的情况下，拾取装置向放大器发出一个模拟信号，它的频率F在各个区的边界上下降一个指定值，以及随朝向光盘的外圆周而逐渐增加。它的幅值W在各个区的边界处增加一个指定的数值，并且随朝向光盘的外圆周而降低。
因此应当认识到对具有可变频率和幅值的模拟信号进行解调以及因此得到预定的读出数据信号是十分困难的。此外，在利用CAV方式，控制光盘旋转时，由利用CLV或ZCLV方式记录的光盘读出数据实际上是很困难的。
发明内容
广义地说，本发明的目的是提供一种数据读出装置，其能精确地得到预定的读出数据，即使是当按照恒定的转速控制，记录媒体按CLV或ZCLV方式记录的数据时。本发明包括一种装置和方法，可以按照很多方式实现。
根据本发明的一个方面，一种数据解调装置，用于对从记录媒体上读出的模拟数据信号进行解调，在所述记录媒体的至少一部分上具有按照恒定的线速度方式记录的数据，在读出所述模拟数据信号的过程中，所述记录媒体按照恒定的速度旋转，使得所述读出模拟数据信号的频率和幅值之一发生变化，所述数据解调装置包括：信号处理器，用于响应于所述频率和幅值之一的变化处理所述读出的模拟数据信号，产生适于解调的数字数据信号，所述信号处理器包括：可变增益放大器，用于放大所述读出的模拟数据信号，产生具有恒定幅值的放大模拟数据信号，同时根据第一和第二控制信号之一调节自身的增益，其中所述第一控制信号由第一比较器基于预定电压和所述已放大的模拟信号产生，所述第二控制信号由控制电路基于预定电压和所述已放大的模拟信号产生；滤波器，与所述可变增益放大器相连，用于对所述放大的模拟数据信号进行滤波同时响应于所述数据读出位置的位移调节自身的截止频率；和第二比较器，与所述滤波器相连，接收滤波的模拟数据信号并将滤波的模拟数据信号幅值与阈值相比较，产生数字数据信号，同时根据所述模拟数据信号的幅值和频率之一的变化改变所述阈值，解调器，用于对所述数字数据信号进行解调，产生己解调的数字数据信号。
根据本发明的又一方面，一种数据解调装置，用于对由记录媒体读出的模拟数据信号进行解调，在所述记录媒体的至少一部分上有按照恒定的线速度方式记录的数据，在读出所述数据信号的过程中所述记录媒体按照恒定的速度旋转，使得所述读出的数据信号的频率和幅值之一根据在所述记录媒体上的数据读出位置的位移发生变化，所述数据解调装置包括：可变增益放大器，用于放大所述读出的数据信号，产生具有恒定幅值的放大模拟数据信号，同时根据第一和第二控制信号之一调节自身的增益，其中所述第一控制信号由第一比较器基于预定电压和所述已放大的模拟信号产生，所述第二控制信号由控制电路基于预定电压和所述已放大的模拟信号产生；滤波器，用于对所述放大的模拟数据信号进行滤波，同时响应所述数据读出位置的位移调节本身的截止频率；第二比较器，用于接收所述滤波的模拟数据信号并将滤波的模拟数据信号幅值与阈值相比较，产生数字数据信号，同时根据所述模拟数据信号的幅值和频率之一的变化改变所述阈值，锁相环(PLL)电路，用于接收所述数字数据信号并产生振荡输出信号，同时响应于所述数据读出位置的所述位移调节自身的增益。
根据本发明的又一方面，一种数据读出装置，其构成可读出和解调记录在记录媒体的至少一部分上的数据，所述数据是按照恒定的线速度方式记录的，读出所述数据的过程中所述记录媒体按照恒定的速度旋转，所述装置包括：拾取装置，用于从所述记录媒体读出数据，产生模拟数据信号，使得所述读出的数据信号的频率和幅值之一发生变化；信号处理器，用于响应所述频率和幅值之一的变化处理所述读出的模拟数据信号，产生适合于解调的数字数据信号，所述信号处理器包括：可变增益放大器，用于放大所述读出的模拟数据信号，产生具有恒定幅值的放大模拟数据信号，同时根据第一和第二控制信号之一调节自身的增益，其中所述第一控制信号由第一比较器基于预定电压和所述已放大的模拟信号产生，所述第二控制信号由控制电路基于预定电压和所述已放大的模拟信号产生；滤波器，与所述可变增益放大器相连，用于对所述放大的模拟数据信号进行滤波同时响应于所述数据读出位置的位移调节自身的截止频率；和第二比较器，与所述滤波器相连，接收滤波的模拟数据信号并将滤波的模拟数据信号幅值与阈值相比较，产生数字数据信号，同时根据所述模拟数据信号的幅值和频率之一的变化改变所述阈值，解调器，用于对所述数字数据信号进行解调，产生解调的数据信号。
根据本发明的又一方面，一种数据解调装置，用于对从记录媒体上由拾取装置读出的模拟数据信号进行解调，其中数据是以恒定的线速度(CLV)记录在所述记录媒体的至少一部分上，并从所述记录媒体上以基本恒定的角速度(CAV)读出，使得模拟数据信号的频率和幅值随拾取装置的数据读出位置的位移而变化，所述数据解调装置包括：可变增益放大器，从所述拾取装置接收所述模拟数据信号，并产生具有恒定幅值的放大模拟数据信号；滤波器，与所述可变增益放大器相连，接收放大的信号并从放大的信号中提取频率成分；比较器，与所述滤波器相连，接收滤波的模拟信号并将滤波的模拟信号幅值与一阈值相比较，产生数字信号，其中所述阈值根据所述模拟信号的幅值变化而改变；PLL电路，与所述比较器相连，接收数字信号并根据数字信号的频率产生振荡输出信号；解调器，与所述比较器和PLL电路相连，接收所述数字信号和振荡输出信号，并使用所述振荡输出信号对所述数字数据信号进行解调；和译码电路，与所述解调器相连，用于对解调的数字信号进行译码，产生译码数字信号，代表从所述记录媒体读取的数据。
根据本发明的又一方面，一种数据解调装置，用于对从记录媒体上由拾取装置读出的模拟数据信号进行解调，其中数据是以恒定的线速度(CLV)记录在所述记录媒体的至少一部分上，并从所述记录媒体上以恒定的角速度(CAV)读出，使得模拟数据信号的频率和幅值随拾取装置的数据读出位置的位移而变化，所述数据解调装置包括：可变增益放大器，所述可变增益放大器包括：增益控制放大器，从所述拾取装置接收模拟数据信号并产生具有恒定幅值的放大信号；比较单元，从所述增益控制放大器接收放大信号和基准电压，并将放大信号与基准电压比较，产生第一控制信号；开关，用于在所述第一控制信号和第二控制信号之间进行选择，被选择的控制信号输入到所述增益控制放大器，调节所述增益控制放大器的放大系数，其中所述第二控制信号由微计算机产生，微计算机也接收所述放大信号和基准电压，使得放大信号幅值的峰值与基准电压一致；滤波器，与所述可变增益放大器相连，接收放大信号和对应于所述拾取装置位置信息的第三控制信号，并从放大信号中提取频率成分，其中滤波器根据放大信号的频率变化按第三控制信号控制截止频率；比较器，与所述滤波器相连，接收滤波的模拟信号并将滤波的模拟信号幅值与一阈值相比较，产生数字信号，所述比较器包括：放大器，接收滤波后的模拟信号，并利用阈值电压电平对滤波后的模拟信号的波形进行整形产生数字信号，以及积分器，接收所述数字信号并产生输出信号，其中所述输出信号作为所述阈值电压电平输入到所述放大器，且其中所述阈值根据所述模拟信号的幅值变化而改变；PLL电路，与所述比较器相连，接收数字信号并根据数字信号的频率产生振荡输出信号；解调器，与所述比较器和PLL电路相连，接收所述数字信号和振荡输出信号，并使用所述振荡输出信号对所述数字数据信号进行解调；和译码电路，与所述解调器相连，用于对解调的数字信号进行译码，产生译码后的数字信号，代表着从所述记录媒体读取的数据。
按照本发明的另一方面，一种对由记录媒体读出的数据信号解调的方法，该数据是按照恒定的线速度方式记录在所述记录媒体的至少一部分上，所述方法包括步骤：按照恒定的速度旋转所述记录媒体；以模拟信号的形式由所述记录媒体读出数据，使得所述读出的模拟信号的频率和幅值的至少之一是依照在所述记录媒体上的数据读出位置发生变化；通过根据第一和第二控制信号之一调节自身的增益，其中所述第一控制信号由第一比较器基于预定电压和所述已放大的模拟信号产生，所述第二控制信号由控制电路基于预定电压和所述已放大的模拟信号产生，放大所述读出的模拟数据信号，产生具有恒定幅值的放大模拟数据信号；通过响应于所述数据读出位置的位移调节截止频率，对所述放大的模拟数据信号进行滤波；和通过根据所述模拟数据信号的幅值和频率之一的变化改变所述阈值，将滤波的模拟数据信号幅值与阈值相比较，以产生数字数据信号；将所述模拟信号变换为数字脉冲信号，同时维持所述模拟信号的频率；以及对所述数字脉冲信号进行解调，以产生解调的数据。
结合附图，通过如下详细介绍将会使本发明的其它方面和优点变得更加明显，该介绍是通过对本发明的原理以举例的方式进行的。
通过参照连同附图对本发明的各优选实施例的如下介绍，可以更好地理解本发明以及它的目的和优点，其中：
附图说明
图1是表示根据CLV方式的光盘格式的示意图；
图2A是表示在CLV方式的旋转控制下的光盘转速和在光盘上的拾取位置之间相互关系的曲线图；
图2B是表示拾取装置的输出数据速率和在光盘上的拾取位置之间的相互关系的曲线图；
图2C是表示记录在各扇区中的数据凹坑长度和光盘上的拾取位置之间的相互关系的曲线图；
图3是表示利用ZCLV方式格式化的光盘的示意图；
图4A是表示利用ZCLV方式控制旋转的光盘的转速和在光盘上的拾取位置之间相互关系的曲线图；
图4B是表示拾取装置的读出数据速率和在光盘的拾取位置之间的相互关系曲线图；
图4C是表示记录在各扇区中的数据凹坑长度和在光盘上的拾取位置之间相互关系的曲线图；
图5是表示根据CAV方式格式化的光盘的示意图；
图6A是表示在CAV方式的旋转控制下的光盘转速和在光盘上的拾取位置之间相互关系的曲线图；
图6B是表示拾取装置的输出数据速率和在光盘上的拾取位置之间相互关系的曲线图；
图6C是表示记录在各扇区的数据凹坑长度与在光盘上的拾取位置之间相互关系的曲线图；
图7是表示当在CLV方式下的记录数据的光盘按照恒定速度旋转时，在拾取装置的输出频率和在光盘上的拾取位置之间相互关系的曲线图；
图8是表示当按CLV方式记录数据的光盘按照恒定转速旋转时，拾取装置的输出幅值和在光盘上的拾取位置之间相互关系的曲线图；
图9是根据本发明的数据读出装置的总体示意图；
图10是根据本发明的一个实施例的数据读出装置的方块图；
图11是表示在根据本发明的一个实施例的数据读出装置中的可变增益放大器(VGA)的方块图；
图12是表示包含在图11所示的VGA中的可控增益放大器的电路图；
图13是表示图11中所示的VGA包含的比较单元的电路图；
图14A、14B和14C是表示来自GCA的输出信号波形的示意图；
图15是表示来自GCA的输出信号的幅值和自比较单元输出第一控制信号的电压电平之间相互关系的输入/输出特性曲线图；
图16是表示VGA的另一个实例的方块图；
图17是表示在根据本发明的一个实施例的数据读出装置中的比较器的方块图；
图18是表示包含在图17中的比较器中的一个放大器的电路图；
图19是表示来自包含在本发明的一个实施例的数据读出装置中的滤波器的模拟信号、来自比较器的数字脉冲信号，以及来自比较器中的积分器的输出信号；
图20是表示根据本发明的一个实施例的比较器的第二实例的电路图；
图21是表示根据本发明的一个实施例的比较器的第三实例的电路图；
图22是在根据本发明的一个实施例的数据读出装置中的PLL电路的方块图；
图23是表示在图22的PLL电路中包含的压控振荡器(VCO)电路图；
图24是表示在图22的PLL电路中包含的第一偏置电压发生器的电路图；
图25是表示在来自第一VCO的振荡输出信号的频率和来自向第一VCO供电的“电荷泵”(charge pump)的输出信号电流之间相互关系的曲线图；
图26是表示在来自第二VCO的振荡输出信号的频率和来自向该第二VCO供电的电荷泵的输出信号电流之间相互关系的曲线图；以及
图27是表示在来自PLL电路的时钟信号的频率和来自电荷泵的输出信号电流之间相互关系的曲线图。
具体实施方式
下面参照附图介绍根据本发明的一个实施例的数据读出装置。图9表示根据本发明的数据读出装置的总体示意图。数据例如可以按CLV方式记录在记录媒体103中的至少一部分上。当利用电动机M按恒定速度旋转记录媒体103时，拾取装置104向解调装置DE提供与记录在记录媒体103上的数据相关联的输出信号。解调装置DE由拾取装置104接收输出信号并对与该输出信号的幅值或频率的变化相关连的读出数据RD进行解调。
图10表示根据本发明的一个实施例的数据读出装置。该数据读出装置包含主轴电动机M、用于从利用CLV或ZCLV方式记录有数据的光盘103(例如CD-ROM、DVD或其它记录媒体)读出数据的拾取装置104。电动机M、拾取装置104和在微计算机102的控制下运行的数据解调装置101。数据解调装置101具有可变增益放大器(VGA)105、滤波器106、比较器107、EFM(例如8到14调制)解调器108，PLL电路109、解码电路110和主接口111。因此由VGA、滤波器106和比较器107构成一个信号处理器。
在这一实施例中，光盘103按照CAV方式利用主轴电动机M始终按照恒定转数旋转，记录在这一光盘103上的数据利用光学方式由拾取装置104读出。拾取装置104向VGA105提供与读出的数据相关联的模拟信号。由于记录在光盘103上的数据是按照CAV方式读出的，模拟信号SG1具有不同的频率和幅值，拾取装置104的数据读出位置每次是移动的。
VGA105放大该模拟信号SG1并且向滤波器106提供通常具有恒定幅值的经放大的模拟信号。滤波器106由经放大的模拟信号SG2提取用于后面进行信号处理所需的频率分量，并将经滤波的模拟信号SG3提供给比较器107。
比较器107接收该经滤波的模拟信号SG3，将经滤波的模拟信号SG3的幅值与一个阀值相比较，并将一个二进制化的数字脉冲信号SG4提供到EFM解调器108和PLL电路109。换句话说，比较器107利用阀值产生一个根据经滤波的模拟信号的幅值变化的数字脉冲信号。在这个实施例中，PLL电路109按照数字脉冲信号SG4的频率产生时钟信号CLK，并将其提供到EFM解调器108。EFM解调器108根据来自PLL电路109的时钟信号CLK对数字脉冲信号进行公知的EFM解调处理，将解调的数字信号SG5提供到解码器电路10。解码器电路10对经解调的数字信号SG5进行解码，产生解码的数字信号SG6。主接口111接收数字信号SG6和将其输出作为读出的数字信号RD。
VGA和滤波器
如图11所示，VGA105具有一个增益控制放大器(GCA)112和比较单元113。GCA112放大来自拾取装置104的模拟信号SG1并输出经放大的模拟信号SG2。比较单元113接收经放大的模拟信号SG2和基准电压信号Vref。比较单元113将经放大的模拟信号SG2与基准电压信号Vref相比较，并提供代表GCA 112的比较结果的第一控制信号CNTL。GCA 112进行放大，根据第一控制信号CNTL通过改变其自己的信号放大倍数产生具有指定幅值的经放大的模拟信号SG2。
微计算机102接收拾取装置104的位置信息PO并向滤波器106发出代表位置信息PO的第二控制信号FCSET。滤波器106进行滤波，以便根据第二控制信号FCSET通过改变一个常数例如它自己的电容按照经放大的模拟信号SG2的频率变化控制截止频率。可以设计滤波器106使之具有与根据第二控制信号FCSET选择的适当的截止频率不同的截止频率。通过按照经放大的模拟信号SG2的频率变化改变滤波器106的截止频率，使得能由经放大的模拟信号SG2提取用于后面进行处理的所需频率信号。因此，用于从已经按照CLV或ZCLV方式记录有数据的光盘103读出数据的数据读出装置可以易于采用按照基本恒定速度旋转光盘的CAV方式。
图12是表示GCA 112的电路图。N沟道MOS晶体管Tr1具有用于接收输入信号SG1的控制极、经过P沟道MOS晶体管Tr2连接到高电位的电源VDD的漏极以及经过电流源114a连接到低电位电源VSS的源极。晶体管Tr2具有连接到晶体管Tr1的漏极上的漏极和连接到自身的漏极和P沟道MOS晶体管Tr3的控制极上的控制极。晶体管Tr3具有连接到电源VDD上的源极和经过电阻R1连接到电源VSS。因此，晶体管Tr2和Tr3构成一个电流镜像电路。
N沟道MOS晶体管Tr4具有：接收输入信号/SG1的控制极，信号/SG1与输入信号SG1是互补的；一个经过P沟道MOS晶体管Tr5连接到电源VDD的漏极；以及一个经过电流源114b连接到电源VSS的源极，晶体管Tr5具有连接到晶体管Tr4漏极上的漏极和一个连接到自身的控制极和P沟道MOS晶体管Tr6的控制极上的控制极。晶体管Tr6具有连接到电源VDD上的源极和一个经过电阻R2连接到电源VSS上的漏极。晶体管Tr5和Tr6构成另一个电流镜像电路。
N沟道MOS晶体管Tr7连接到晶体管Tr1和Tr4的源极，具有用于接收第一控制信号CNTL的控制极。N沟道MOS晶体管Tr8具有连接到晶体管Tr3的漏极上的栅极，连接到电源VDD上的漏极以及经过电阻R3连接到电源VSS上的源极。 N沟道MOS晶体管Tr9具有连接到晶体管Tr6漏极上的控制极、连接到电源VDD上的漏极，以及一个经过电阻R4连接到电源VSS上的源极。晶体管Tr8和Tr9分别由它们的源极输出互补的输出信号SG2和/SG2。
在GCA 112中，响应于在输入信号(模拟信号)SG1和/SG1之间的电平差，在晶体管Tr3和Tr6两者的漏电流中存在一个差值，在晶体管Tr8和Tr9两者控制极电压存在一个差值。响应于两个控制极电压之间的差值，使得在晶体管Tr8和Tr9的漏极电流产生差值。因此，两个晶体管Tr8和Tr9放大了输入信号SG1和/SG1，分别由它们的源极输出经放大的互补的输出信号(互补的模拟信号)SG2和/SG2。
在这种工作状态下，当第一控制信号CNTL上升时，晶体管Tr7的漏极电流增加。因此，晶体管Tr1和Tr4的漏极电流之间的差降低，导致互补的输出信号SG2和/SG2之间的电位差降低。GCA112按这样的方式工作，随着第一控制信号CNTL的电压电平的上升，GCA本身的信号放大倍数降低到“1”或其以下。 GCA 112也按这样的方式工作，随着第一控制信号CNTL的电压电平的降低，GCA 112本身的信号放大倍数增加到“1”或其以上。
图13是表示比较单元113的电路图。N沟道MOS晶体管Tr10具有：用于接收输入信号(放大的模拟信号)SG2的控制极，经过电流源114C连接到电源VSS上的源极，以及经过P沟道MOS晶体管Tr12连接到电源VDD上的漏极。N沟道MOS晶体管Tr11具有：用于接收输入信号/SG2的控制极、经过电流源114C连接到电源VSS上的源极，以及连接到晶体管Tr10的漏极上的漏极。晶体管Tr12具有连接到VDD上的源极，连接到晶体管Tr10漏极上的漏极，和连接到其自身的漏极上的控制极。
N沟道MOS晶体管Tr16具有用于接收基准电压Vref的控制极，经过电流源114C连接到电源VSS上的源极，以及经过P沟道MOS晶体管Tr15连接到电源VDD上的漏极。P沟道MOS晶体管Tr13具有：连接到晶体管Tr12的漏极上的控制极、连接到电源VDD上的源极，以及连接到晶体管Tr16的漏极上的漏极。晶体管Tr15具有：连接到电源VDD上的源极、连接到晶体管Tr13和Tr16的漏极上的漏极，以及连接到其自身的漏极上的控制极。晶体管Tr4具有：连接到晶体管Tr15的漏极上的控制极、连接到电源VDD上的源极和连接到晶体管Tr10的漏极上的漏极。因此，晶体管Tr10到Tr16构成一差动电路，使得当互补的输入信号SG2和/SG2的峰值电压数值超过基准电压Vref时，晶体管Tr10和Tr11之间的节点N1(漏极电压)的电压下降。另一方面当输入信号SG2和/SG2的峰值电压数值没有超过基准电压时，在节点N1的电压上升。
P沟道晶体管Tr17具有：连接到节点N1上的控制极、连接到电源VDD上的源极、以及经过电阻R5连接到电源VSS上的漏极。电容C1与电阻R5并联。N沟道MOS晶体管Tr18具有连接到晶体管Tr17的漏极上的控制极、经过电流源114d连接到电源VSS上的源极，以及经过P沟道MOS晶体管Tr19连接到电源VDD上的漏极。晶体管Tr19具有连接到电源VDD上的源极，连接到晶体管Tr18的漏极上的漏极，和连接到P沟道MOS晶体管Tr20的控制极上的控制极。晶体管Tr20具有连接到电源VDD上的源极和连接到其自身的控制极上的漏极。 N沟道MOS晶体管Tr21具有连接到晶体管Tr20的漏极上的漏极、用于接收固定电压Vcst的控制极，以及经过电流源114d连接到电源VSS上的源极。固定的电压Vcst是由恒压发生器(未表示)产生的。因此，晶体管Tr18到Tr21形成一个差动电路，使得当晶体管Tr18的控制极电压上升时，该晶体管Tr18的漏极电压下降，而晶体管Tr21的漏极电压上升，当晶体管Tr18的控制极电压下降时，晶体管Tr18的漏极电压上升，晶体管Tr21的漏极电压下降。P沟道MOS晶体管Tr22具有连接到晶体管Tr18和Tr19的漏极上的控制极、连接到电源VDD上的源极，以及经电阻R6连接到电源上的漏极，由该漏极输出第一控制信号CNTL。
在上述比较单元113中，当互补的输入信号SG2和/SG2的幅值增加和代表该幅值的峰值电压数值超过基准电压Vref时，节点N1的电压下降，因此，晶体管Tr17的漏极电流增加。相应地，晶体管Tr18的控制极电压上升，使晶体管Tr18的漏极电流增加。因此，当晶体管Tr22的控制极电压下降时，使该晶体管Tr22的漏极电流增加。按照这种方式，第一控制信号CNTL的电压电平增加。当输入信号SG2和/SG2的幅值下降时，使它们的峰值电压数值不超过基准电压Vref，节点N1的电压上升，使晶体管Tr17的漏极电流下降。相应地，晶体管Tr18的控制极电压下降，使晶体管Tr18的漏极电流降低。因此，晶体管Tr22的控制极电压上升，使晶体管Tr22的漏极电流增加。按这种方式，第一控制信号CNTL的电压电平降低。应指出，装有电容C1在于防止晶体管Tr18的控制极电压急剧变化。
下面将讨论包含GCA112和比较单元113的VGA105的工作情况。当幅值为Vin1的输出信号SG2由GCA112输出以及该幅值的峰值与如图14A所表示的基准电压Vref相同时，比较单元113输出幅值为电压电平Vc1的第一控制信号CNTL，如图15所示。在GCA112中的各个晶体管的各个常数和比较单元113的固定电压Vcsf按照这样的方式设定，即根据电压电平Vc1使GCA112的放大系数变为1。
当幅值为Vin2的输出信号SG2由GCA112输出和该幅值的峰值没有达到如在图14B中所示的基准电压Vref时，比较器113输出电压电平为Vc2的第一控制信号，该信号低于电压电平VC2，如图15所示。根据这一电压电平Vc2，GCA112将自身的放大系数设定等于或大于“1”并输出经幅值放大的输出信号SG2′。
当幅值为Vin3的输出信号由GCA112输出以及该幅值的峰值超过如图14c所示的基准电压Vref时，比较单元113输出该具有高于电压电平Vc1和Vc2的电压电平Vc3的第一控制信号CNTL，如图15中所示。根据这一电压电平Vc3，GcA112将自身的放大系数设定得小于“1”并输出幅值被降低的输出信号SG2。通过上述操作，即使当拾取装置104的输出信号SG1的幅值改变时，VGA105可以输出一其幅值的峰值与基准电压Vref相同的输出信号SG2。当VGA105的输出信号SG2的频率变化时，滤波器106根据来自计算器102的第二控制信号调节截止频率。因此，在输出信号(经放大的模拟信号)SG2中的不需要的频率分量可以可靠地消除。这就消除了在解调过程中由于模拟信号SG1的幅值和频率改变所引起的困难，该信号SG1是在由按照CLV或ECLV方式根据CAV方式记录有数据的光盘103读出数据时由拾取装置104产生的。
图16表示VGA105的另一个实例，其中微处理器102以及比较单元113产生的第一、二控制信号CNTL、CNTL′提供到GCA112。微处理器102由GCA112经过开关115a接收输出信号SG2，还接收基准电压Vref。微处理器102的功能是按这样一种方式即使输出信号SG2的峰值幅值与基准电压Vref相同的方式，根据输出信号SG2和基准电压Vref对第二控制信号CNTL′进行运算处理。GCA112接收由微处理器102经过开关115b的第二控制信号CNTL′，以及接收由比较单元113经过开关115c的第一控制信号CNTL。
当开关115a和115b闭合而开关115c断开时，GCA112根据来自微处理器102的第二控制信号CTNL′，输出具有指定幅值的输出信号SG2。当开关115a和115b断开而开关115c闭合时，GCA112根据来自比较单元113的第一控制信号CNTL输出具有指定幅值的输出信号SG2，如在图11中所示的实例中一样。
比较器(第一实例)
如在图17中所示，在第一实例中的比较器107具有放大器116和积分器117，放大器116接收来自滤波器104的滤波模拟信号。积分器117是公知的电路，具有运算放大器、电阻和电容，后两者并联在运算放大器的输入和输出端之间。积分器117接收放大器116的数字脉冲信号SG4并将输出信号SG7提供到放大器116。放大器116利用来自积分器117的输出信号的电压电平作为一个阀值对该模拟输入信号SG3的波形进行整形。
如在图18中所示，放大器116具有4级串联的反相器118a到118d。第一级反相器118a经过电阻R11接收输入信号SG3。电阻R12连接在第一级反相器118a和第二级反相器118b之间，电阻R113连接在第二级反相器118b和第三级反相器118c之间。电阻14和电容C2并联连接在反相器118a的输入端和输出端之间。例如，电容器C2的电容设定约为0.33微微法，电阻R14和R11的阻值设定约为20千欧。因此，放大器118a构成为一个放大系数为1的放大器。电阻R15和电容C3并联连接在反相器118b的输入端和输出端之间。例如，电容C3的电容值设定约为0.18微微法，电阻R12和R15的阻值分别设定为约5千欧和约25千欧。因此，反相器118b构成为放大系数约为5的一个放大器。电阻R16和电容C4并联连接在反相器118c的输入端和输出端之间。例如，电容C4的电容值设定约为0.11微微法。电阻R13和R16的阻值设定分别约为5千欧和约为30千欧。因此，反相器118c构成为一个放大系数约为6的放大器。
反相器118a由反相器117经过电阻R17接收输出信号SG7。反相器118a和118d具有不同的截止频率，使得它们的输出信号的上升和下降速度变得相同。为使各个反相器118a-118d具有不同的截止频率，构成反相器118a-118d的P沟道MOS晶体管Tr31和Tr34以及N沟道MOS晶体管Tr35到Tr38的控制极宽度W和控制极长度L设定如下。W和L的单位均为微米。
Tr31      W约为37      L约为0.5
Tr32      W约为57      L约为0.6
Tr33      W约为73      L约为0.7
Tr34      W约为103     L约为0.8
Tr35      W约为12      L约为0.7
Tr36      W约为15      L约为0.8
Tr37      W约为18      L约为1.0
Tr38      W约为24      L约为1.2
根据上述设定值，反相器118a的截止频率约24兆赫，反相器118b的截止频率约为35兆赫，反相器118c的截止频率约为48兆赫。
如图19所示，在放大器116中的反相器118a-118d对模拟信号SG3顺序地进行放大和滤波。在后一级的任—反相器产生的经滤波的信号的幅值大于前一级反相器的，幅值逐渐变得饱和。因此，最后一级反相器118d的输出数字脉冲信号SG4。这时，滤波的模拟信号SG3的幅值根据频率的变化瞬时地变化，与VGA105是否放大无关。当频率增加时这个幅值变小，当频率降低时变高。当光盘103的记录方式为CLV方式时，经滤波的模拟信号SG3的频率和幅值随拾取装置104的位移的位置而变化。在ZCLV方式的情况下，滤波的模拟信号SG3的频率和幅值根据在每个区中拾取装置104的位置产生变化。
输入端和输出端经过电阻R14和电容C2相连的第一级反相器118a起作用以便将偏置电压集中到VDD/2。当滤波的模拟信号SG3的幅值变化以及信号SG3的中间电平从VDD/2移动时，数字脉冲信号SG4的占空比从1∶1产生偏移。然而，第一级反相器118a响应来自积分器117的输出信号起作用，使得偏置电压跟随滤波的模拟信号SG3的中间电平。更确切地说，当滤波的模拟信号SG3的中间电玉变得低于VDD/2时，输出的数字脉冲信号SG4的脉冲宽度H电平(宽度)较短L电平(宽度)较长。因此，积分器117输出电压电平经降低的输出信号SG7，以及第一级反相器118a响应于这种降低电平的数字脉冲信号进行校正处理，以便降低偏置电压。当经滤波的模拟信号SG3的中间电平变得高于VDD/2时，输出脉冲宽度为L电平(宽度)短而H电平(宽度)长的数字脉冲信号。因此，积分器117输出增加了电压电平的输出信号SG7，第一级反相器118a响应于这种增加了电平的数字脉冲信号进行校正处理，因此增加偏置电压。放大器116积分器117按这样的方式工作，使数字脉冲信号占空比变为1∶1。因此，具有根据本发明一个实施例的放大器116和积分器117的比较器107可以将滤波的模拟信号SG3变换为具有恒定占空比的数字脉冲信号，不管滤波的模拟信号SG3的频率如何变化。这种特征便利于采用CAV。
比较器(第二实例)
如图20所示，在第二实施例中的放大器116由微计算器102经过开关119a接收偏移电压OS1。放大器116响应于该偏移电压OS1以这样一种方式工作，即其校正数字脉冲信号SG4的占空比偏差。积分器117经过开关119b接收VDD/2作为偏置电压，以及经过开关119c由微计算器102接收偏移电压。积分器117以这样一种方式工作，即根据该偏移电压OS2校正数字脉冲信号占空比的偏差。
在第二实施例中，微计算器102根据由EFM解调器108输入到微计算器102中的信号计算在第一级反相器118a中需偏移的偏置电压的数值，并且利用D/A变换器(未表示)将所计算的偏移数值变换为一个模拟电压(偏移电压OS1)。微计算器102还计算在积分器117中需偏移的偏置电压的数值，并且利用D/A变换器将计算的偏移数值变换为一模拟电压(偏移电压OS2)。微计算器102控制开关119a-119c的ON/OFF动作。
当在第二实例中的开关119b闭合(或导通)以及开关119a和119c断开(或截止)时，比较器107按与第一实例相同的方式工作。当放大器116的偏置电压从VDD/2移动时，微计算器102控制开关119b使之断开，控制开关119c使之导通，以便向积分器117提供计算的偏移电压OS2。响应于该偏移电压OS2，积分器117调节自身的偏置电压，使得积分器117和放大器116的偏移电压彼此相同。这种调节使得数字脉冲信号SG4能按精确和快速的方式被校正。当积分器117的偏置电压由VDD/2移动时，微计算器102控制开关119a使之导通，以便向放大器116提供计算的偏移电压OS1。响应于该偏移电压OS1，放大器116起作用，校正数字脉冲信号SG4的占空比。
比较器(第三实例)
如图21所示，在第三实例中的比较器107还具有利用4个附加开关119d-119h实现的控制功能。放大器116经过开关119d接收经滤波的模拟信号SG3，或者经过开关119e接收任选的脉冲信号vcoI。放大器116还由积分器117经开关119f接收输出信号SG7。积分器117经过开关119g接收来自放大器116的数字脉冲信号SG4。一个电阻经过开关119h连接在积分器117的运算放大器的输入端和输出端之间。微计算器102产生脉冲信号vcoI并控制119a-119h的转换。通过对开关119d、119f和119g控制使之导通，对在第三实例的比较器中的开关119h控制使之关断，通过控制其余的开关的开/闭状态可以得到由第二实例的产生的同样优点。
第三实例的比较器107可以缩短当重新开始提供经滤波的模拟信号SG3时得到标准的数字脉冲信号SG4所需的时间。当没有利用拾取装置104读出记录在光盘103上的数据时，或当由于光盘上有缺陷未能读出数据时，经滤波的模拟信号SG3固定在H电平或L电平上。这时，微处理器102将开关119d、119f和119g置于断开及将开关119e和119h置于导通状态，将积分器117与放大器116断开。这种开关控制使积分器117能输出固定到VDD/2的输出信号SG7，并且放大器116根据脉冲信号vcoI进行放大，输出预定的数字脉冲信号。
当在适当的读出操作过程中重新开始提供经滤波的模拟信号SG3，维持这种备用状态时，微计算器102进行开关转换控制，使得放大器116和积分器117可以进行上述标准操作(按照第二实例操作)。在这时，固定到VDD/2的输出信号SG7和预定的数字脉冲信号自然地恢复到标准的信号状态。为了得到标准的数字脉冲信号SG4所需的时间变得短于使数字脉冲信号SG4和输出信号SG7由固定的H电平或L电平状态恢复到标准的信号状态所需的时间。
在备用方式下，不是在该开关状态下使积分器117输出固定到VDD/2的输出信号SG7，而是可以将开关119c置于导通，以便提供与放大器116的偏移电压OS1相匹配的积分器117的偏移电压。这种开关控制可以进一步缩短用于恢复数字脉冲信号SG4所需的时间。
PLL电路
如图22所示，PLL电路109包括：相位比较器120、电荷泵121a和121b、第一和第二vco123a和123b，D/A变换器124和分频器125。在这个实施例中，该PLL电路可以在很宽的频率范围内抑制vco的增益的变化。
一般地说，当输出频率fvco增加时，vco的增益增高。因此，在这种数据读出装置101中，由于拾取装置104的位置移动引起的数字脉冲信号SG4的频率的大的变化会导致在PLL电路109中每个vco的增益的明显变化。在进行锁相以后，具有高增益的vco不可能维持稳定的输出频率fvco，而具有低增益的vco要经过一段长的时间才锁住输出频率fvco。根据本发明的PLL电路可以便利地在很宽的频率范围内，抑制由于vco的输出频率fvco变化所引起的增益变化。
相位比较器120接收来自比较器107的数字脉冲信号SG4和来自分频器125的分频的时钟信号。相位比较器120输出相位差信号R和P，每个信号都代表数字脉冲信号SG4和分频的时钟信号之间的相位差。电荷泵121a和121b分别接收并行的相位差信号R和P，并根据该相位差信号R和P输出电流信号。电荷泵121a具有经过电阻R20和电容C10连接到电源VSS上的输出端。电荷泵121b具有连接到电阻R20和电容C10之间的节点上的输出端。电阻R20′和电容C10用于使来自并行起作用的电荷泵121a和121b的电流信号平稳。
来自电荷泵121a和121b的输出信号PO经过由微计算器102控制的开关122a选择性地提供到第一vco 123a或第二vco 123b。第一vco 123a第二vco 123b还接收来自D/A变换器124的偏置电流BC。第一vco 123a和第二vco 123b具有不同的增益，第一vco123a的增益高于第二vco 123b的增益。
微计算器102根据拾取装置104的位置信息控制开关122a。更具体地说，开关122a这样进行转换，使得当拾取装置104位于在光盘103的内圆周侧时，选择第一vco 123a，而当拾取装置104位于在光盘的外圆周侧时，选择第二vco 123b。根据拾取装置104的位置信息，微计算器102产生提供到D/A变换器124上的偏置控制信号BD。
当接收来自微计算器102的偏置控制信号BD时，D/A变换器124产生已变为模拟量的电流信号BC，并将这一偏置电流信号BC提供到第一和第二vco 123a和123b。当拾取装置104朝外圆周移动时(例如当高频的数字脉冲信号SG4由比较器107输出时)，偏置电流信号BC变大。另一方面，当拾取装置104朝内圆周移动时(例如，当低频的数字脉冲信号SG4由比较器107输出时)，偏置电流信号BC变小。
当时钟信号CLK经过一个由微计算器102控制的开关122b输入时，或者输出来自第一vco 123a的振荡输出信号fvco1或者输出来自第二vco 123b的振荡输出信号fvco2。换句话说，微计算器102按这样一种方式控制开关122b，即由己经接收来自电荷泵121a或121b的输出信号PO的vco输出作为时钟信号CLK的振荡输出信号。
如图23所示，虽然第一vco 123a和第二vco 123b具有基本相同的结构，但具有不同的增益。因此，将仅对于第一vco 123a进行介绍。第一vco 123a包括：第一和第二偏置发生器128和129，3级反相器126、转换门电路127a到127c，以及P沟道MOS晶体管Tr40和Tr41。
三个反相器126分别位于3个转换门电路127a-127c之中的两个相邻的门电路之间，并与转换门电路127a-127c一起构成一个环路连接。反相器126的其中之一具有输出该振荡输出信号fvco1的输出端。
转换门电路127a和127c中的第一个包括一P沟通道MOS晶体管和一N沟道MOS晶体管。每个P沟通MOS晶体管具有的控制极接收该自第一偏置电压发生器128输出的控制信号bi/p，每个N沟道MOS晶体管具有的控制极接收也由第一偏置电压发生器128输出的控制信号bi/n。流经转换门电路127a和127c的电流受控制信号bi/p和bi/n的控制。因此，当流经转换门电路127a和127c的电流增加时，输出高频振荡输出信号fvco1。
转换门电路127b包括P沟道MOS晶体管和N沟道MOS晶体管。P沟道MOS晶体管的控制极接收由第二偏置电压发生器129输出的控制信号bi2p，N沟道MOS晶体管的控制极接收由第二偏置电压发生器129输出的控制信号bi2n。由控制信号bi2p和bi2n两者控制流经转换门电路127b的电流。故当流经转换门电路127b的电流增加时，输出高频的振荡输出信号fvco1。
P沟道MOS晶体管Tr40的源极连接到转换门电路127a的输出端，它的漏极和控制极两者连接到电源VDD、P沟道MOS晶体管Tr41的源极连接到转换门电路127c的输出端，它的漏极和控制极两者连接到电源VDD。当转换门电路127a和127b输出其电压值比电源电压VDD高出晶体管Tr40和Tr41的阀值电压或更高的数值的信号时，使P沟道MOS晶体管Tr40和Tr41导通。因此，晶体管Tr40和Tr41用于吸收由于控制流经转换门电路127a和127c的电流产生的噪声。
第一偏置电压发生器128接收来自D/A变换器124的偏置电流BC。第二偏置电压发生器129接收来自电荷泵121a和121b的其中之一的输出信号(例如经平稳的电流信号)PO。
图24是表示第一偏置电压发生器128的电路图。由于第二偏置电压发生器129按与第一偏置电压发生器128相同的方式工作，故对其结构不再重复介绍。
在第一偏置电压发生器128中，P沟道MOS晶体管Tr42的源极连接到电源VDD，经过N沟道MOS晶体管Tr44接收偏置电流BC的漏极和控制极连接到其漏极上和连接到P沟道MOS晶体管Tr43的控制极，以及晶体管Tr43的源极连接到电源VDD，控制极连接到晶体管Tr42的控制极，漏极经过N沟道MOS晶体管Tr46连接到电源VSS。晶体管Tr44的控制极连接到电源VDD，源极接收偏置电流BC，漏极连接到晶体管Tr42的漏极。晶体管Tr44通常保持在ON状态。因此，晶体管Tr42和Tr43构成一个电流镜像电路，使得当流经晶体管Tr42和Tr44的漏极电流随着偏置电流BC变化而变化，晶体管Tr43的漏极电流也同样变化，因而，由晶体管Tr42和Tr44之间的节点输出控制信号bi/p。
P沟道MOS晶体管Tr45的源极连接到电源VDD，控制极连接到本身的源极，漏极连接到晶体管Tr42和Tr44的漏极。当由于晶体管Tr44起作用，输出一个控制信号bi/p时，该信号电压比电源电压VDD高一个等于或大于晶体管45的阀值，晶体管Tr45导通，吸收包含在控制信号bi/p中的噪声。N沟道MOS晶体管Tr46的漏极连接到晶体管Tr43的漏极并由Tr46的漏极输出控制信号bi/n；其控制极连接到自身的漏极，源极连接到电源VSS。N沟道MOS晶体管Tr47与晶体管Tr46并联，其控制极连接到电压VSS。当由于晶体管Tr46起作用输出控制信号bi/n时，该信号电压比电源电压VSS低一个等于或大于晶体管Tr47的阀值的数值，晶体管Tr47导通，吸收包含在控制信号bi/n中的噪声。
当按照偏置电流BC使流经晶体管Tr44的电流变小时，第一偏置电压发生器128按照这样一种方式工作，使控制信号bi/p的电压升高，使控制信号bi/n的电压降低。当按照偏置电流BC使流经晶体管Tr44的电流进一步变得更小时，第一偏置电压发生器128按这样一种方式工作，其控制信号bi/p和bi/n的电压都接近在电源电压VDD和VSS之间的中间电平。第二偏置电压发生器129以与按照输出信号PO工作的第一偏置电压发生器128相同的方式工作。
第一vco 123a以步进的方式调节根据拾取装置104的位置移动而变化的偏置电流BC，并根据偏置电流BC的变化以及来自电荷泵121a或121b的输出信号PO输出振荡输出信号fvco1，如图25所示。这时第一vco 123a的增益随着振荡输出信号fvco1的频率变高而增加。因此，随输出信号PO的变化量增加，在曲线图上振荡输出信号fvco1曲线的斜度变得更陡。
第二vco 123b以步进方式调节该按照拾取装置104的位置移动而变化的偏置电流BC，并根据偏置电流BC的变化和来自电荷泵121a和121b的输出信号PO，输出振荡输出信号fvco2，如图26所示。这时，随着振荡输出信号fvco2的频率变高，第二vco 123b的增益增加。因此，随着输出信号PO变化量的增加，在曲线图上，振荡输出信号fvco2的斜度变得更陡。增益低于第一vco 123a的第二vco 123b的振荡输出信号fvco2曲线的斜度变得小于在相同输出频率范围的振荡输出信号fvco1曲线的斜度。
当拾取装置104位于在光盘103的沿径向的中间位置和其内圆周之间时(即当由比较器107输出较低频率的数字脉冲信号时)，通过由微计算器102控制开关122a和122b选择具有相对高的增益的第一vco 123a。当拾取装置104位于在光盘103沿径向的中间位置和其外圆周之间时(即由比较器107输出具有较高频率的数字脉冲信号SG4时)，通过由微计算机102控制开关122a和122b，选择具有相对低增益的第二vco 123b。通过这种选择操作，可以在很宽的频率范围内抑制对于振荡输出信号fvco1和fvco2的变化引起的增益变化。如图27所示。这就使得在宽的频率范围内，可以抑制时钟信号CLK的频率变化。因此，本发明中的PLL电路109在数字脉冲信号SG4的宽的频率范围内，在锁定以后便利地向EFM解调器108提供稳定的时钟信号，并且能缩短锁定所需的时间。
如上所述，根据本发明的数据读出装置能够由已按照CLV或ZCLV方式记录数据的光盘103在使光盘103按照基本规定的速度旋转时读取数据。可取的是，这明显有利于通过降低物理特性要求来制造主轴电动机M，这又降低了数据读出装置的功率消耗。
虽然，这里仅介绍了本发明的某些实施例，对于本技术领域的熟练人员来说很明显在不脱离本发明的构思和范围的前提下本发明可以按很多其它的具体形式来体现。因此，目前的实例和实施例应被认为是说明性而不是限定性的，本发明并不局限于这里所提供的细节，而是在所提出的权利要求的范围内或其等效范围内可以进行改进。

Claims (22)

1.一种数据解调装置，用于对从记录媒体上读出的模拟数据信号进行解调，在所述记录媒体的至少一部分上具有按照恒定的线速度方式记录的数据，在读出所述模拟数据信号的过程中，所述记录媒体按照恒定的速度旋转，使得所述读出模拟数据信号的频率和幅值之一发生变化，所述数据解调装置包括：
信号处理器，用于响应于所述频率和幅值之一的变化处理所述读出的模拟数据信号，产生适于解调的数字数据信号，所述信号处理器包括：
可变增益放大器，用于放大所述读出的模拟数据信号，产生具有恒定幅值的放大模拟数据信号，同时根据第一和第二控制信号之一调节自身的增益，其中所述第一控制信号由第一比较器基于预定电压和所述已放大的模拟信号产生，所述第二控制信号由控制电路基于预定电压和所述已放大的模拟信号产生；
滤波器，与所述可变增益放大器相连，用于对所述放大的模拟数据信号进行滤波同时响应于所述数据读出位置的位移调节自身的截止频率；和
第二比较器，与所述滤波器相连，接收滤波的模拟数据信号并将滤波的模拟数据信号幅值与阈值相比较，产生数字数据信号，同时根据所述模拟数据信号的幅值和频率之一的变化改变所述阈值，
解调器，用于对所述数字数据信号进行解调，产生已解调的数字数据信号。
2.如权利要求1所述的数据解调装置，其中所述第二比较器包括：放大器，该放大器接收所述模拟数据信号并产生输出信号；以及积分器，其接收所述输出信号和产生提供给所述放大器上的偏置电压，从而所述放大器响应所述偏置电压产生代表所述输出信号的所述数字数据信号。
3.如权利要求1所述的数据解调装置，其中所述数据信号的所述频率依据在所述记录媒体上的数据读出位置的位移发生变化，以及数据解调装置还包含锁相环(PLL)电路，用于接收所述数字数据信号和产生振荡输出信号，同时响应所述数据读取位置的位移调节自身的增益。
4.如权利要求3所述的数据解调装置，其中所述PLL电路包括多个具有不同增益的压控振荡器，以及所述PLL电路其构成使得能响应所述数据读出位置的所述位移，选择其中一个所述压控振荡器，产生所述振荡输出信号。
5.如权利要求3所述的数据解调装置，其中所述的PLL电路包括至少一个压控振荡器，用于产生振荡输出信号，同时响应一个根据所述数据读出位置的所述位移受到调节的偏置电流，调节自身的增益。
6.如权利要求3所述的数据解调装置，其中所述的PLL电路包括多个具有不同增益的压控振荡器，每个所述压控振荡器产生振荡输出信号，同时根据响应受所述数据读出位置的所述位移而调节的偏置电流来调节自身的增益，以及所述PLL电路响应所述数据读出位置的所述位移选择其中一个所述压控振荡器，产生所述振荡输出信号。
7.一种数据解调装置，用于对由记录媒体读出的模拟数据信号进行解调，在所述记录媒体的至少一部分上有按照恒定的线速度方式记录的数据，在读出所述数据信号的过程中所述记录媒体按照恒定的速度旋转，使得所述读出的数据信号的频率和幅值之一根据在所述记录媒体上的数据读出位置的位移发生变化，所述数据解调装置包括：
可变增益放大器，用于放大所述读出的数据信号，产生具有恒定幅值的放大模拟数据信号，同时根据第一和第二控制信号之一调节自身的增益，其中所述第一控制信号由第一比较器基于预定电压和所述已放大的模拟信号产生，所述第二控制信号由控制电路基于预定电压和所述已放大的模拟信号产生；
滤波器，用于对所述放大的模拟数据信号进行滤波，同时响应所述数据读出位置的位移调节本身的截止频率；
第二比较器，用于接收所述滤波的模拟数据信号并将滤波的模拟数据信号幅值与阈值相比较，产生数字数据信号，同时根据所述模拟数据信号的幅值和频率之一的变化改变所述阈值，
锁相环(PLL)电路，用于接收所述数字数据信号并产生振荡输出信号，同时响应于所述数据读出位置的所述位移调节自身的增益。
8.如权利要求7所述的数据解调装置。其中所述第二比较器包括：放大器，用于接收所述模拟数据信号并产生输出信号；以及积分器，其接收所述输出信号并产生提供给所述放大器的偏置电压，由此，所述放大器响应所述偏置电压产生代表所述输出信号的所述数字数据信号。
9.如权利要求7所述的数据解调装置，其中所述的PLL电路包括多个具有不同增益的压控振荡器，并且所述PLL电路响应所述数据读出位置的位移选择其中一个所述压控振荡器，产生所述振荡输出信号。
10.如权利要求7所述的数据解调装置，其中所述的PLL电路包括至少一个压控振荡器，该压控振荡器产生振荡输出信号同时根据响应受所述数据读出位置的所述位移调节的偏置电流调节自身的增益。
11.如权利要求7所述的数据解调装置，其中所述的PLL电路包括多个具有不同增益的压控振荡器，每个所述压控振荡器产生振荡输出信号，同时根据响应受所述数据读出位置的所述位移而调节的偏置电流调节自身的增益，并且所述PLL电路响应于所述数据读出位置的所述位移选择所述多个压控振荡器中的其中之一，产生所述振荡输出信号。
12.一种数据读出装置，其构成可读出和解调记录在记录媒体的至少一部分上的数据，所述数据是按照恒定的线速度方式记录的，读出所述数据的过程中所述记录媒体按照恒定的速度旋转，所述装置包括：
拾取装置，用于从所述记录媒体读出数据，产生模拟数据信号，使得所述读出的数据信号的频率和幅值之一发生变化；
信号处理器，用于响应所述频率和幅值之一的变化处理所述读出的模拟数据信号，产生适合于解调的数字数据信号，所述信号处理器包括：
可变增益放大器，用于放大所述读出的模拟数据信号，产生具有恒定幅值的放大模拟数据信号，同时根据第一和第二控制信号之一调节自身的增益，其中所述第一控制信号由第一比较器基于预定电压和所述已放大的模拟信号产生，所述第二控制信号由控制电路基于预定电压和所述已放大的模拟信号产生；
滤波器，与所述可变增益放大器相连，用于对所述放大的模拟数据信号进行滤波同时响应于所述数据读出位置的位移调节自身的截止频率；和
第二比较器，与所述滤波器相连，接收滤波的模拟数据信号并将滤波的模拟数据信号幅值与阈值相比较，产生数字数据信号，同时根据所述模拟数据信号的幅值和频率之一的变化改变所述阈值，
解调器，用于对所述数字数据信号进行解调，产生解调的数据信号。
13.一种对由记录媒体读出的数据信号解调的方法，该数据是按照恒定的线速度方式记录在所述记录媒体的至少一部分上，所述方法包括步骤：
按照恒定的速度旋转所述记录媒体；
以模拟信号的形式由所述记录媒体读出数据，使得所述读出的模拟信号的频率和幅值的至少之一是依照在所述记录媒体上的数据读出位置发生变化；
通过根据第一和第二控制信号之一调节自身的增益，其中所述第一控制信号由第一比较器基于预定电压和所述已放大的模拟信号产生，所述第二控制信号由控制电路基于预定电压和所述已放大的模拟信号产生，放大所述读出的模拟数据信号，产生具有恒定幅值的放大模拟数据信号；
通过响应于所述数据读出位置的位移调节截止频率，对所述放大的模拟数据信号进行滤波；和
通过根据所述模拟数据信号的幅值和频率之一的变化改变所述阈值，将滤波的模拟数据信号幅值与阈值相比较，以产生数字数据信号；
将所述模拟信号变换为数字脉冲信号，同时维持所述模拟信号的频率；以及
对所述数字脉冲信号进行解调，以产生解调的数据。
14.一种数据解调装置，用于对从记录媒体上由拾取装置读出的模拟数据信号进行解调，其中数据是以恒定的线速度(CLV)记录在所述记录媒体的至少一部分上，并从所述记录媒体上以基本恒定的角速度(CAV)读出，使得模拟数据信号的频率和幅值随拾取装置的数据读出位置的位移而变化，所述数据解调装置包括：
可变增益放大器，从所述拾取装置接收所述模拟数据信号，并产生具有恒定幅值的放大模拟数据信号；
滤波器，与所述可变增益放大器相连，接收放大的信号并从放大的信号中提取频率成分；
比较器，与所述滤波器相连，接收滤波的模拟信号并将滤波的模拟信号幅值与一阈值相比较，产生数字信号，其中所述阈值根据所述模拟信号的幅值变化而改变；
PLL电路，与所述比较器相连，接收数字信号并根据数字信号的频率产生振荡输出信号；
解调器，与所述比较器和PLL电路相连，接收所述数字信号和振荡输出信号，并使用所述振荡输出信号对所述数字数据信号进行解调；和
译码电路，与所述解调器相连，用于对解调的数字信号进行译码，产生译码数字信号，代表从所述记录媒体读取的数据。
15.如权利要求14所述的数据解调装置，其中所述可变增益放大器包括：
增益控制放大器，接收模拟数据信号并产生放大的信号；
比较单元，接收放大的信号和基准电压，并将放大的信号与基准电压比较，产生第一控制信号；
开关，用于在所述第一控制信号和第二控制信号之间进行选择，被选择的控制信号输入到所述增益控制放大器，调节所述增益控制放大器的放大系数，其中所述第二控制信号由微计算机产生，微计算机也接收放大的信号和基准电压，使得放大信号幅值的峰值与基准电压一致。
16.如权利要求14所述的数据解调装置，其中所述可变增益放大器包括：
增益控制放大器，接收模拟数据信号并产生放大的信号；和
比较单元，接收放大的信号和基准电压，并将放大的信号与基准电压比较，产生第一控制信号，其中第一控制信号被输入到所述增益控制放大器，调节所述增益控制放大器的放大系数。
17.如权利要求15所述的数据解调装置，其中所述滤波器接收对应于所述拾取装置位置信息的第三控制信号，并根据放大信号的频率变化按第三控制信号控制截止频率。
18.如权利要求14所述的数据解调装置，其中所述比较器包括：
放大器，接收滤波后的模拟信号，并利用阈值电压电平对滤波后的模拟信号的波形进行整形产生数字信号；以及
积分器，接收所述数字信号并产生输出信号，其中所述输出信号作为所述阈值电压电平输入到所述放大器。
19.如权利要求18所述的数据解调装置，其中所述积分器包括：
具有输入和输出的运算放大器；
连接在运算放大器的输入和输出之间的电阻器；以及
与所述电阻器并连的电容器。
20.如权利要求19所述的数据解调装置，其中所述运算放大器包括：
串联连接的四级反相器，顺序放大滤波后的模拟信号，其中每个反相器具有不同的截止频率。
21.如权利要求18所述的数据解调装置，其中所述比较器产生的所述数字信号具有与所述滤波后的模拟信号频率变化无关的恒定的占空比。
22.一种数据解调装置，用于对从记录媒体上由拾取装置读出的模拟数据信号进行解调，其中数据是以恒定的线速度(CLV)记录在所述记录媒体的至少一部分上，并从所述记录媒体上以恒定的角速度(CAV)读出，使得模拟数据信号的频率和幅值随拾取装置的数据读出位置的位移而变化，所述数据解调装置包括：
可变增益放大器，所述可变增益放大器包括：增益控制放大器，从所述拾取装置接收模拟数据信号并产生具有恒定幅值的放大信号；
比较单元，从所述增益控制放大器接收放大信号和基准电压，并将放大信号与基准电压比较，产生第一控制信号；
开关，用于在所述第一控制信号和第二控制信号之间进行选择，被选择的控制信号输入到所述增益控制放大器，调节所述增益控制放大器的放大系数，其中所述第二控制信号由微计算机产生，微计算机也接收所述放大信号和基准电压，使得放大信号幅值的峰值与基准电压一致；
滤波器，与所述可变增益放大器相连，接收放大信号和对应于所述拾取装置位置信息的第三控制信号，并从放大信号中提取频率成分，其中滤波器根据放大信号的频率变化按第三控制信号控制截止频率；
比较器，与所述滤波器相连，接收滤波的模拟信号并将滤波的模拟信号幅值与一阈值相比较，产生数字信号，所述比较器包括：放大器，接收滤波后的模拟信号，并利用阈值电压电平对滤波后的模拟信号的波形进行整形产生数字信号，以及积分器，接收所述数字信号并产生输出信号，其中所述输出信号作为所述阈值电压电平输入到所述放大器，且其中所述阈值根据所述模拟信号的幅值变化而改变；
PLL电路，与所述比较器相连，接收数字信号并根据数字信号的频率产生振荡输出信号；
解调器，与所述比较器和PLL电路相连，接收所述数字信号和振荡输出信号，并使用所述振荡输出信号对所述数字数据信号进行解调；和
译码电路，与所述解调器相连，用于对解调的数字信号进行译码，产生译码后的数字信号，代表着从所述记录媒体读取的数据。
CNB961217197A 1995-11-22 1996-11-20 解调从记录媒体读出的数据信号的装置和方法 Expired - Lifetime CN1167001C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30466795 1995-11-22
JP304667/1995 1995-11-22
JP304667/95 1995-11-22

Publications (2)

Publication Number Publication Date
CN1159623A CN1159623A (zh) 1997-09-17
CN1167001C true CN1167001C (zh) 2004-09-15

Family

ID=17935783

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB961217197A Expired - Lifetime CN1167001C (zh) 1995-11-22 1996-11-20 解调从记录媒体读出的数据信号的装置和方法

Country Status (5)

Country Link
US (1) US5877907A (zh)
KR (1) KR100264087B1 (zh)
CN (1) CN1167001C (zh)
FR (1) FR2741471B1 (zh)
NL (1) NL1004585C2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173461B2 (en) * 2005-05-31 2007-02-06 Intel Corporation Self-biased phased-locked loop
JP4523117B2 (ja) * 2000-05-31 2010-08-11 富士通セミコンダクター株式会社 データ記録装置、データ記録方法及びディスク装置
US7355939B2 (en) * 2006-08-11 2008-04-08 Mediatek Inc. System and method for switching control modes of spindle motor
US9641113B2 (en) 2014-02-28 2017-05-02 General Electric Company System and method for controlling a power generation system based on PLL errors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700360A (en) * 1984-12-19 1987-10-13 Extrema Systems International Corporation Extrema coding digitizing signal processing method and apparatus
US5010347A (en) * 1987-09-25 1991-04-23 Nec Corporation Analog-to-digital converter having an excellent signal-to-noise ratio for small signals
JPH0363966A (ja) * 1989-08-01 1991-03-19 Pioneer Electron Corp ディスク演奏装置
US5414689A (en) * 1990-05-25 1995-05-09 Hitachi, Ltd. Optical information recording/reproducing apparatus using pit edge recording system
JP2583645B2 (ja) * 1990-06-13 1997-02-19 シャープ株式会社 情報記録再生装置
US5388090A (en) * 1991-07-09 1995-02-07 Hitachi, Ltd. Method, apparatus, and medium for recording information in data sections having number of bytes which increases with increase in circumference of tracks on medium
US5425014A (en) * 1991-07-25 1995-06-13 Teac Corporation Apparatus for constant angular velocity reading of constant linear velocity disks
GB9308944D0 (en) * 1993-04-30 1993-06-16 Inmos Ltd Ring oscillator
DE69426636T2 (de) * 1993-08-14 2001-06-21 Kabushiki Kaisha Toshiba, Kawasaki Wiedergabegerät und Signalverarbeitungskreis für Daten, die auf einer Platte aufgezeichnet sind
JPH0793893A (ja) * 1993-09-24 1995-04-07 Toshiba Corp 画像情報処理装置
JPH07130092A (ja) * 1993-11-05 1995-05-19 Sony Corp ディスク記録装置、ディスク再生装置およびディスク状記録媒体

Also Published As

Publication number Publication date
NL1004585A1 (nl) 1997-05-23
US5877907A (en) 1999-03-02
KR970029618A (ko) 1997-06-26
CN1159623A (zh) 1997-09-17
NL1004585C2 (nl) 1999-11-24
FR2741471A1 (fr) 1997-05-23
KR100264087B1 (ko) 2000-10-02
FR2741471B1 (fr) 2000-02-18

Similar Documents

Publication Publication Date Title
CN1354462A (zh) 用于以可变密度写入数据的光盘记录器
CN1127057C (zh) 从平面/凹槽型盘上的凹坑产生平面/凹槽转换信号的方法及装置
CN1290088C (zh) 盘记录设备和方法以及盘再现设备和方法
CN1317708C (zh) 丛发切割区码的析取方法与相关装置
CN1184622C (zh) 光信息再生装置以及信号处理电路
CN1116671C (zh) 光盘、跟踪控制装置和方法及焦点控制装置和方法
CN1598937A (zh) 光盘刻录方法及其刻录装置
CN1205605C (zh) 光盘装置及信息读出方法
CN1297977C (zh) 光盘驱动器和记录/回放的方法
CN1482601A (zh) 电压控制振荡器
CN1167001C (zh) 解调从记录媒体读出的数据信号的装置和方法
CN1347087A (zh) 光盘和光盘设备
CN1352793A (zh) 信息再现装置、信息载体和信息记录装置
CN1122997C (zh) 盘播放机的主轴电动机控制系统和主轴电动机控制方法
CN1165050C (zh) 信息记录方法和设备
CN1242390C (zh) 地址信息记录设备和记录方法以及再现设备和再现方法
CN1228769C (zh) Pll电路及数据记录控制装置
CN1174382C (zh) 光盘记录重放装置
CN1595502A (zh) 光盘再现设备以及光盘再现方法
CN1725312A (zh) 光盘装置
CN1271499C (zh) 光盘装置及其控制方法
CN1461471A (zh) 记录和/或再现装置
JP2002197657A (ja) データ記録装置及びデータ記録制御装置
CN1100320C (zh) 检查音频压缩数据记录差错的方法和设备
CN1667711A (zh) 光盘装置及光盘

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU LTD

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150526

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150526

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CX01 Expiry of patent term

Granted publication date: 20040915

EXPY Termination of patent right or utility model