MXPA06013046A

MXPA06013046A - Dispositivos de transmision/recepcion de difusion digital aptos de mejorar el desempeno de recepcion y metodo de procesamiento de senales de los mismos.

Info

Publication number: MXPA06013046A
Application number: MXPA06013046A
Authority: MX
Inventors: Hae-Joo Jeong; Yong-Deok Chang; Joon-Soo Kim
Original assignee: Samsung Electronics Co Ltd
Priority date: 2004-05-13
Filing date: 2005-05-12
Publication date: 2007-01-23
Also published as: US20090122741A1; CA2565284C; US20070268979A1; CA2565284A1; US8565354B2; WO2005120062A1; US8582682B2

Abstract

Un sistema de transmision/recepcion de difusion digital que tiene desempeno de recepcion mejorado y metodo de procesamiento de senales del mismo. Un transmisor de difusion digital comprende un generador de corriente de TS para introducir paquetes robustos y normales que tienen bytes de relleno en posiciones predeterminadas y generar una corriente de TS doble al insertar los paquetes robustos entre los paquetes normales; un aleatorizador para aleatorizar la corriente de TS doble; un intercambiador de bytes de relleno para reemplazar los bytes de relleno de una corriente de datos aleatorizada del aleatorizador a datos conocidos predeterminados y un codificador para codificar corrientes de datos a los cuales los datos conocidos son insertados. Asi, la presente invencion detecta los datos conocidos de una senal recibida de un lado de recepcion y utiliza los datos conocidos detectados para la sincronizacion y ecualizacion de tal manera que el desempeno de recepcion de difusion digital puede ser mejorado en canales de multiple trayectoria deficientes.

Description

incluye un codificador de RS (19-1), un intercalador de datos (16-2), un codificador de Trellis (19-3) y un multiplexor (19-4) de acuerdo con la estructura de un transmisor de VSB general y efectúa codificación de RS, intercalación de datos 12, codificación intercalada por Trellis, inserción de una señal de sincronización y un piloto, modulación de VSB y conversión ascendente . El transmisor de difusión digital convencional mencionado anteriormente transmite datos normales y datos robustos en un canal como un esquema de corriente doble. Los datos robustos son pre-procesados por el procesador de datos robustos, en detalle, el pre-procesamiento se efectúa mediante el codificador de RS (11-1), el intercalador (11-2) y el formateador de paquetes (11-3) con el insertador de PID (no mostrado) y el duplicador (no mostrado) de tal manera que se genera la corriente de transporte de grupo-2 de expertos de películas (MPEG-2 TS) . Los datos robustos pre-procesados por el procesador de datos robustos (11) son multiplexados con los datos normales mediante el multiplexor (MUX) (12) y son aleatorizados por el aleatorizador (13) y los datos aleatorizados con codificados externamente por el codificador RS (14) de un codificador externo, y los datos codificados externamente son dispersados mediante el intercalador (15). Además, los datos robustos son codificados de manera mejorada por el procesador de símbolos (16), y pasan a través del desintercalador (17) para efectuar la conversión de símbolos a bytes e intercalación de datos por compatibilidad con el sistema existente y la cancelación de paridad (18) . Más tarde, como se efectúa en el transmisor de VSB existente, la codificación de RS, intercalación de datos, codificado intercalada por Trellis 12, inserción de una señal de sincronización y un piloto, modulación de VSB y así sucesivamente se llevan a cabo. La figura 2 muestra un formato de datos de los datos emitidos por el multiplexor (12). En la figura 2, los datos normales y los datos robustos son dispuestos a ciertos intervalos, de tal manera que la señal normal y la señal robusta después de la codificación de Trellis son distribuidas a intervalos regulares. El sistema de televisión digital de ondas terrestre orientado a los Estados Unidos de América de la figura 1 transmite en la corriente doble al agregar los datos robustos en los datos normales del sistemas ATSC VSB existente, de tal manera que los datos normales existentes y los datos robustos son transmitidos conjuntamente. Sin embargo, el sistema de televisión digital de ondas terrestres orientado de los Estados Unidos de América de la figura 1 tiene un problema de que a pesar de la transmisión de corriente dual con los datos robustos, el desempeño de transmisión deficiente en canales de multitrayectoria en la transmisión de la corriente normal existente no es casi mej orada .

BREVE DESCRIPCIÓN DE LA INVENCIÓN Problema Técnico Por consiguiente, un aspecto de la presente invención es proporcionar un transmisor de difusión digital para reemplazar y transmitir bytes de relleno insertados en corriente doble con datos conocidos para mejorar el desempeño de transmisión y método de procesamiento de señales del mismo y un receptor de difusión digital correspondiente y método de procesamiento de señales del mismo.

Solución Técnica Para obtener un aspecto de la presente invención, un transmisor de difusión digital incluye un pre-procesador de datos robusto para procesar datos robustos para generar un porque de datos robustos de un formato predeterminado; un generador de corriente de TS para introducir un paquete de datos normales, que incluye bytes de relleno en un cierto sitio insertar el paquete de datos robustos a ciertos intervalos entre los paquetes de datos normales, de tal manera que una corriente de TS dual de un cierto formato es generada; un aleatorizador para aleatorizar la cor de TS emitida del generador de corriente de TS; una parte de reemplazo de bytes de relleno para reemplazar los bytes de relleno de la salida de datos del aleatorizador con datos conocidos predeterminados; un primer codificador de RS para efectuar la codificación de RS de los datos emitidos de la parte que reemplaza los bytes de relleno; un intercalador para intercalar los datos emitidos del primer codificador de RS, un procesador de símbolos para codificar los datos robustos entre la salida de datos del intercalador; un primer desintercalador para desintercalar los datos emitidos del procesador de símbolos y un codificador de Trellis para inicializar la memoria en el punto de inicio de los datos conocidos entre los datos emitidos del primer intercalador y la ejecución de la codificación de Trellis. Preferiblemente, los datos conocidos tienen un cierto patrón predefinido. Adicionalmente, el transmisor de difusión digital incluye además un segundo desintercalador para desintercalar los datos emitidos del procesador de símbolos y una cancelación de paridad para cancelar una paridad de RS en los datos emitidos del segundo desintercalador. Además, el transmisor de difusión digital incluye además un tercer codificador de RS para efectuar la codificación de RS de los datos emitidos de la cancelación de paridad y un re-intercalador para intercalar los datos emitidos del tercer codificador de RS .

Más preferiblemente, el transmisor de difusión digital incluye además una memoria intermedia o memoria temporal de salida de RS para introducir y almacenar temporalmente los datos conocidos del punto de inicio entre los datos emitidos del primer codificador de RS . Además, la memoria temporal o memoria intermedia de salida de RS introduce y almacena los datos conocidos alterados de acuerdo con la inicialización de memoria del codificador de Trellis . Adicionalmente, el transmisor de difusión digital incluye además una parte de reestructuración de paridad para generar la paridad alterada al introducir los datos conocidos alterados de la memoria temporal o memoria intermedia de salida de RS y efectuar codificación RS y emitir la paridad alterada al codificador de Trellis para reemplazar la paridad agregada por el tercer codificador de RS . Además, los bytes de relleno son insertados en un campo de adaptación del paquete de datos normales. Adicionalmente, el paquete de datos normales incluye información en cuanto a la longitud de los bytes de relleno insertados en un cierto sitio. Sin embargo, un método para el procesamiento de señales para un trasmisor de difusión digital de acuerdo con la presente invención incluye una etapa de pre-procesamiento de datos robustos de procesamiento de los datos robustos para generar un paquete de datos robustos de un cierto formato; una etapa de generación de corriente TS de ser introducida con un paquete de datos normales en donde bytes de relleno son insertados en un cierto sitio e insertar el paquete de datos normales a ciertos intervalos en el paquete de datos normales para generar una corriente TS doble de un formato predeterminado; una etapa de aleatorización de aleatorizar la corriente de TS generada en la etapa de generación de corriente de TS; una etapa de reemplazo de bytes de relleno de reemplazar los bytes de relleno en los datos emitidos de la etapa de aleatorización con datos conocidos predeterminados; una primera etapa de codificación de RS de efectuar la codificación de RS de los datos emitidos de la etapa de reemplazo de bytes de relleno; una etapa de intercalación de intercalación de los datos emitidos de la primera etapa de codificación de RS; una etapa de procesamiento de símbolos de codificación de los datos robustos de los datos emitidos de la etapa de intercalación; una primera etapa de desintercalación para desintercalar los datos emitidos de la etapa de procesamiento de símbolos y una etapa de codificación de Trellis para inicializar la memoria en el punto de inicio de los datos conocidos de los datos emitidos de la primera etapa de desintercalación y efectuar la codificación de Trellis. Adicionalmente, un transmisor de difusión digital de acuerdo con otra modalidad incluye un generador de corriente de TS para recibir un paquete de datos normales y un paquete de datos robustos que tiene respectivamente bytes de relleno en un cierto sitio e insertar el paquete de datos robustos a ciertos intervalos entre el paquete de datos normales para generar una corriente de TS doble de un cierto formato; un aleatorizador para aleatorizar la corriente de TS emitida del generador de corriente de TS; una parte de reemplazo de bytes de relleno para reemplazar los bytes de relleno de los datos emitidos en el aleatorizador con datos conocidos predeterminados; un primer codificador de RS para efectuar la codificación de RS de los datos emitidos de la parte de reemplazo de bytes de relleno; un intercalador para intercalar los datos emitidos en el primer codificador de RS; un procesador de símbolos para efectuar la codificación de los datos robustos de los datos emitidos en el intercalador; un primer desintercalador para desintercalar los datos emitidos en el procesador de símbolos y un codificador de Trellis para inicializar la memoria de los datos conocidos de los datos emitidos en el desintercalador en el punto de inicio y llevar a cabo codificación de Trellis. Preferiblemente, los bytes de relleno son insertados en el campo de adaptación del paquete de datos normales y el paquete de datos robustos. Además, el paquete de datos normales y el paquete de datos robustos incluyen información en cuanto a la longitud de los bytes de relleno insertados en un cierto sitio.

Adicionalmente, un método para procesamiento de señales para un transmisor de difusión digital incluye una etapa de generación de corriente de TS de recibir paquetes de datos normales y un paquete de datos robustos que tienen respectivamente bytes de relleno en un cierto sitio e insertar el paquete de datos robustos entre el paquete de datos normales a ciertos intervalos para generar una corriente de TS doble de un cierto formato; una etapa de aleatorización de aleatorizar la corriente de TS generada en la etapa de generación de corriente de TS; una etapa de reemplazo de bytes de relleno para reemplazar los bytes de relleno de datos emitidos en la etapa de aleatorización con datos conocidos predeterminados; una primera etapa de codificación de RS para efectuar la codificación de RS de datos emitidos en la etapa de reemplazo de bytes de relleno; una etapa de intercalación de intercalar los datos emitidos en la primera etapa de codificación de RS; una etapa de procesamiento de símbolos para efectuar la codificación de los datos robustos de datos emitidos en la etapa de intercalación; una primera etapa de desintercalación de desintercalar datos emitidos en la etapa de procesamiento de símbolos y una etapa de codificación de Trellis de inicializar la memoria de los datos conocidos de datos emitidos en la primera etapa de desintercalación en el punto de inicio y efectuar la codificación de Trellis. Mientras tanto, un receptor de difusión digital de acuerdo con la presente invención incluye un desmodulador para recibir y desmodular la señal codificada al insertar datos conocidos predeterminados en un cierto sitio de la corriente doble, en donde los bytes de relleno son insertados en el cierto sitio, del recepción de difusión digital; una parte de salida de datos conocidos para detectar un sitio de los datos conocidos de la señal desmodulada y emitir los datos conocidos; un ecualizador para ecualizar la señal modulada; un descodificador de Viterbi para corregir errores de la señal ecualizada y descodificar utilizando los datos conocidos detectados; un desintercalador para desintercalar los datos emitidos en el descodificador de Viterbi; un desaleatorizador para desaleatorizar los datos emitidos en el desintercalador; un desmultiplexor para separar datos robustos y datos normales en los datos emitidos en el desaleatorizador y un procesador de datos robustos para procesar y reestructurar los datos robustos . Preferiblemente, la parte de salida de datos conocidos que incluye un detector de símbolos conocidos para detectar información en el cierto sitio, en donde los datos conocidos son insertados en la señal recibida; un generador de bandera de segmento para generar cuadro de datos que incluye uno o más segundos que indican la ubicación con una bandera de identificación predeterminada; un intercalador de Trellis para codificar el cuadro de datos como codificación en el transmisor de difusión digital y un extractor de datos conocidos para insertar y emitir los datos conocidos en el sitio, en donde la bandera de identificación es indicada en el cuadro de datos intercalados . Además, la parte de salida de datos emite los datos conocidos detectados al desmodulador y el desmodulador efectúa la desmodulación utilizando los datos conocidos. Adicionalmente, un método para procesamiento de señales para un receptor de difusión digital de acuerdo con la presente invención incluye una etapa de desmodulación de recibir y desmodular la señal codificada al insertar datos conocidos predeterminados en un cierto sitio de la corriente doble, en donde bytes de relleno son insertados en el cierto sitio, de un transmisor de difusión digital, una etapa de emisión de datos conocidos de detectar una ubicación de los datos conocidos de la señal desmodulada y emitir los datos conocidos; una etapa de ecualización para ecualizar la señal desmodulada; una etapa de descodificación para corregir errores de la señal modulada utilizando los datos conocidos detectados y descodificación; una etapa de desintercalación para desintercalar los datos emitidos en la etapa de descodificación; una etapa de desaleatorización de desaleatorizar los datos emitidos en la etapa de desintercalación; una etapa de desmultiplexión de separar datos robustos y datos normales de los datos emitidos en la etapa de desaleatorización y una etapa de procesamiento de datos robustos para procesar y reestructurar los datos robustos.

Efectos Ventajosos De acuerdo con la presente invención, un transmisor de difusión digital genera e inserta bytes de relleno en un paquete de TS de MPEG-2, los bytes de relleno insertados son reemplazados con datos conocidos y transmitidos a un receptor de difusión digital y un receptor de difusión digital detecta y usa los datos conocidos . Asi, hay efectos de compatibilidad con el sistema de difusión digital existente, menos complejidad de elementos físicos y desempeño de recepción de difusión digital mejorado en canales de multitrayectoria deficientes.

BREVE DESCRIPCIÓN DE LAS FIGURAS La figura 1 es un diagrama de bloques de un transmisor de un sistema de difusión digital de ondas terrestres orientado de los Estados Unidos de América convencional (ATSC VSB) , La figura 2 es una vista que ilustra un formato de datos de VSB de ATSC, La figura 3 es una vista que muestra una estructura de cuadro de un paquete de TS, La figura 4 es una vista que muestra una estructura de cuadro de un paquete de TS que incluye bytes de relleno de acuerdo con la presente invención; La figura 5 es un diagrama de bloques de un transmisor de difusión digital de acuerdo con la presente invención, La figura 6 y la figura 7 son vistas que muestran un formato de datos emitidos de un aleatorizador de la figura 5, La figura 8 y la figura 9 son vistas que muestran un formato de datos emitidos de un intercalador de la figura 5, La figura 10 y la figura 11 son vistas que muestran un formato de datos emitidos de un codificador de Trellis de la figura 5, La figura 12 y la figura 13 son vistas que muestran un formato de datos cuya paridad es reestructurada de acuerdo con la inicialización de Trellis de la figura 5, La figura 14 es un diagrama de bloques de un transmisor de fase digital de acuerdo con la presente invención, y La figura 15 es una vista proporcionada para describir un parte de salida de datos conocidos de la figura 10.

MEJOR MODO PARA LLEVAR A CABO LA INVENCIÓN De aquí en adelante en la presente, la presente invención será descrita en detalle con referencia a las figuras adjuntas . La figura 5 es un diagrama de bloques de un transmisor de difusión digital de acuerdo con la presente invención. El transmisor de difusión digital de la figura 5 tiene la estructura para mejorar el sistema EVSB que LG (Zenith)/ATI propuso. En detalle, bytes de relleno son agregados en un paquete de MPEG-2 de datos normales, los bytes de relleno agregados son emplazados con datos conocidos en el transmisor de difusión digital y luego son transmitidos. Luego, los datos conocidos son detectados en un receptor de difusión digital correspondiente y usados para compensar distorsión por un canal. En la figura 5, el transmisor de difusión digital tiene un primer multiplexor (110) para multiplexar datos normales y datos robustos emitidos de un pre-procesador de datos robustos (100), un aleatorizador (120) para aleatorizar los datos multiplexados , una parte de reemplazo de bytes de relleno (130) para reemplazar los bytes de relleno, insertados en los datos normales o datos robustos de los datos aleatorizados con una secuencia particular, un primer codificador de RS (140) para construir los datos emitidos de la parte (130) de reemplazo de bytes de relleno en forma de códigos concatenados para corregir errores por un canal, un primer intercalador (150) para intercalar datos, un procesador de símbolos (150), un procesador de símbolos (160) para la codificación mejorada de los datos robustos en los datos intercalados, un generador (170) de señales de control, desintercalador (180) para desintercalar los datos codificados me oradamente para ser comparables con el sistema existente y una parte (190) que cancela la paridad de RS para cancelar una paridad de RS . El transmisor de difusión digital emplea el sistema EVSB y es construido para ser compatible con el sistema existente . Además, el transmisor de difusión digital de la figura 5 tiene un tercer codificador de RS (210) para llevar a cabo una codificación de canal de transmisión de VSB, un re-intercalador (220) para intercalar los datos otra vez y un codificador de Trellis (230) para efectuar la codificación de Trellis de velocidad 2/3. El codificador de Trellis (230) lleva a cabo el proceso para inicializar los bytes de relleno. El pre-procesador (110) de datos robustos tiene un segundo codificador de RS (101) para efectuar la codificación de RS de una corriente robusta. Un segundo intercalador (103) para intercalar la corriente robusta codificada por RS y un formateador (305) de paquetes para dar formato a la corriente robusta intercalada en un cierto formato. Esto es, el pre-procesador (100) de datos robustos inserta PID en la corriente robusta codificada por RS por medio del formateador (305) de paquetes y lo duplica doblemente. Luego, el pre-procesador (100) de datos robustos emite paquetes de MPEG robustos tal como están formateados para insertar entre los paquetes de MPEG normales a ciertos intervalos. Mientras tanto, los paquetes de datos normales o paquetes de datos robustos a ser introducidos al primer multiplexor (110) de acuerdo con la presente invención incluyen los bytes de relleno. La figura 3 es una vista que muestra una estructura de cuadro de un paquete de corriente de TS general. La figura 4 es una vista que muestra una estructura de cuadro de un paquete de corriente de MPEG-2 que incluye campo de adaptación con bytes de relleno de acuerdo con la presente invención . En la figura 4, un paquete de MPEG-2 de 188 bytes consiste de señal de información (encabezado de MPEG-2) de 4 bytes que incluye señal de sincronización de MPEG, información de longitud de campo de adaptación de 1 bytes, otra información de 1 byte, datos de campo de adaptación con bytes de relleno de n bytes y datos ES de ? 188- ( 4 +2+n) ' bytes . Como se muestra en la figura 3, un cuadro de paquete de corriente de TS general consiste de un encabezado de MPEG-2 y el campo de adaptación o los datos de ES. El paquete de datos normales o paquete de datos robusto de acuerdo con la presente invención, como se muestra en la figura 4, tiene estructura de bytes de relleno son insertados en el campo de adaptación de tal manera que la corriente de TS incluye el campo de adaptación. Tal paquete de TS de MPEG-2 de los datos normales o los datos robustos es introducido al primer multiplexor (110) . El primer multiplexor (110) multiplexa los datos normales o datos robustos mencionados anteriormente emitidos del pre-procesador (100) de datos robustos y el aleatorizador (120) aleatoriza los datos multiplexados . La parte (130) de reemplazo de bytes de relleno reemplaza bytes de relleno, insertados en los datos normales o datos robustos de los datos aleatorizados con por ejemplo una secuencia particular generada por un generador de secuencia particular (no mostrado) para emitirlos. La secuencia particular son datos que tienen un patrón predefinido que el transmisor y el receptor ya han conocido entre si, que son denominados posteriormente en la presente como datos conocidos. La figura 6 muestra un formato de datos después de reemplazar bytes de relleno de n bytes en un paquete de datos normales con los datos de secuencia particulares en la emisión de aleatorizador (120) . En la Figura 6, los paquetes de datos normales y paquete de datos robustos son dispuestos a ciertos intervalos y datos conocidos en lugar de bytes de relleno son insertados en los campos de adaptación del paquete de datos normales . Además, la Figura 7, cuando bytes de relleno son insertados en los paquetes de datos normales y paquetes de datos robustos, respectivamente, a ser introducidos al aleatorizador (120), muestra un formato de datos después de reemplazo de bytes de relleno de n bytes en paquetes de datos normales y paquetes de datos robustos con los datos de secuencia particular en la emisión del aleatorizador (120). En la Figura 7, los paquetes de datos normales y paquetes de datos robustos son dispuestos a ciertos intervalos y datos conocidos en lugar de bytes de relleno son insertados en los campos de adaptación de los paquetes de datos normales y paquetes de datos robustos. Además, como se describe anteriormente, el encabezado de los datos de paquete de PEG-2 emitidos del aleatorizador (120) incluye el primer byte de una señal de sincronización y 3 bytes de una identidad de paquete (PID). Los primeros 2 bytes de campo de adaptación de ciertos bytes incluyen información de longitud de campo de adaptación. En otras palabras, los primeros 2 bytes del campo de adaptación tienen información en cuando a la longitud de bytes de relleno insertados en el campo de adaptación, esto es, longitud de datos conocidos. Como el sitio de inicio de los datos conocidos en un paquete es fijo, el receptor puede conocer la información de ubicación y longitud, esto es, cantidad de los datos conocidos de acuerdo con la información insertada en los primeros 2 bytes de adaptación . El primer codificador de RS (140) codifica los datos emitidos de la parte (130) de reemplazo de bytes de relleno y efectúa la codificación externa en forma de códigos concatenados para corregir errores generados por un canal. El primer intercalador (150) intercala los datos emitidos del primer codificador de RS (140). El procesador (160) de símbolos efectúa codificación mejorada de los datos robustos en los datos intercalados. Para ser compatible con el sistema existente, el desintercalador (180) desintercala y la parte (190) que cancela la paridad de RS cancela la paridad en los datos codificados mejorados. La figura 8 y la figura 9 muestran un formato de datos después de la intercalación de datos por el primer intercalador (150). Paquetes de MPEG-2 de la figura 6 y 7 son dispersados en 52 unidades del primer intercalador (150), como aquellos en la figura 8 y la figura 9. Los datos con la misma ubicación de bytes en el paquete de MPEG-2 construyen la misma columna, como se muestra en la figura 8 después de la intercalación. Además, el formato de datos emitido del codificador de Trellis (230) después de intercalación de 12 símbolos es mostrado en la figura 10 y en la figura 11. Esto es, los datos ubicados en el mismo byte de paquetes de MPEG-2 construyen casi un segmento de datos, como se muestra en la figura 10 y la figura 11, después de la codificación de Trellis. Por consiguiente, si bytes de relleno son agregados consecutivamente en cierta ubicación del paquete de MPEG-2 y aleatorizados y los bytes de relleno son reemplazados con una secuencia particular, con codificación de Trellis, los bytes de relleno insertados en la misma ubicación de bytes forman un segmento de datos, que es detectado y usado en el receptor de difusión digital como los datos conocidos para mejorar el desempeño de recepción. El generador (170) de señales de control detecta información en cuanto a la longitud de campo de adaptación y genera y emite una señal de bandera que indica una ubicación de los bytes de relleno o datos de secuencia de símbolos conocidos . Además, para efectuar una codificación de canal de transmisión de VSB, el tercer codificador de RS (210) efectúa la codificación de RS, el re-intercalador (220) intercala los datos otra vez y el codificador de Trellis (230) efectúa la codificación de Trellis de velocidad 2/3. Una memoria intermedia o memoria temporal de salida de RS (240) y una parte (250) de reestructuración de paridad reestructura la paridad de los datos conocidos que son alterados de acuerdo con la inicialización del codificador de Trellis (230) y efectúan la codificación de canal de transmisión de VSB con el codificador de Trellis (230) . La memoria intermedia o memoria temporal de salida de RS (240) emite los datos conocidos de los datos sin paridad de RS que son emitidos de la parte (190) que cancela la paridad de RS del comienzo y almacena temporalmente los datos conocidos emitidos. Luego, cuando los datos conocidos son codificados por Trellis en el codificador de Trellis (230) de acuerdo con la inicialización, la memoria intermedia o memoria temporal de salida de RS (240) recibe los datos conocidos alterados de acuerdo con la inicialización del codificador de Trellis (230) , reemplaza los datos conocidos almacenados en memoria previamente con el mismo y almacena los datos conocidos alterados e introduce los datos conocidos alterados a la parte (250) de reestructuración de paridad para regenerar la paridad. La parte (250) de reestructuración de paridad recibe los datos conocidos alterados de acuerdo con la inicialización, regenera la paridad de acuerdo con los datos alterados y la emite al codificador de Trellis (230) de tal manera que la paridad previa es reemplazada con la nueva paridad. El codificador de Trellis (230) convierte los datos emitidos del re-intercalador (220) a símbolo y efectúa el mapeo de símbolos por medio del codificador de Trellis de velocidad 2/3. Además, como se menciona anteriormente, el codificador de Trellis (230) efectúa la inicialización de codificador de Trellis 12 en el sitio de comienzo de los datos conocidos, esto es, secuencia de símbolos conocidos de tal manera que el valor del elemento de memoria del codificador se convierte en un valor particular, por ejemplo "00". El codificador de Trellis (230) inicializa un valor almacenado temporalmente en el elemento de memoria mismo en el sitio de comienzo de los datos conocidos y efectúa la codificación de Trellis de los datos conocidos . Por consiguiente, el paquete de datos emitido del codificador de Trellis (230) a un multiplexor (260) incluyen los datos conocidos alterados de acuerdo con la inicialización del elemento de memoria del codificador de Trellis (230) y tiene formato de datos agregado con paridad de acuerdo con la codificación de RS de los datos conocidos alterados. La figura 10 y la figura 11 muestran formatos de datos emitidos del codificador de Trellis (230) , que son procesados con intercalación de 12 símbolos. Un campo incluye seis intercaladores convolucionales de tal manera que seis secuencias que incluyen bytes de relleno aparecen. En otras palabras, si la corriente de TS tiene bytes de relleno de 10 bytes, secuencias de símbolos conocidos de ?0*6=60' son generadas en un campo. La figura 12 y la figura 13 muestran un formato de datos después de la re-codificación de RS y reestructuración de paridad por la parte (250) que reestructura una paridad de la figura 5. Esto es, si el codificador de Trellis (230) es inicializado en el punto de inicio de la secuencia de símbolos conocidos, la parte (250) de reestructuración de paridad altera la paridad de salida del tercer codificador de RS (210) de acuerdo con el valor de inicialización y la paridad alterada es introducida al codificador de Trellis (230) . Así, el codificador de Trellis (230) actualiza la parida alterada y efectúa la codificación de Trellis, de tal manera que no habrá problema cuando un descodificador de RS del receptor de difusión digital los descodifica. En otras palabras, la inicialización del codificador de Trellis (230) se efectúa con el fin de que los datos codificados por Trellis formen una secuencia particular durante la sección de secuencia de símbolos conocidos. Luego, con el fin de alterar la paridad de RS correspondiente a la secuencia de símbolos conocidos alterados de acuerdo con la inicialización, la codificación de RS de la secuencia de símbolos conocidos alterados efectúa otra vez de tal manera que la paridad es alterada. La paridad existente es reemplazada con la paridad alterada, de tal manera que el formato de datos como la figura 12 y la figura 13 es generado. A los datos que son codificados vía el codificador de Trellis (230), la memoria temporal de salida de RS (240) y la parte (250) de reestructuración de paridad y mapeados a símbolo, la señal de sincronización y señal de sincronización de segmento son insertadas por el segundo multiplexor (260) como el formato de datos de la figura 2. Se agrega desplazamiento de DC en un extremo de transmisor para generar piloto de tal manera que se efectúa la modulación de VSB y los datos con convertidos a RF y trasmitidos. La figura 14 es un diagrama de bloques de un receptor de difusión digital correspondiente al transmisor de difusión digital de la figura 5 de acuerdo con la presente invención. Si la señal recibida incluye bytes normales, robustos y bytes de relleno, el receptor de difusión digital tiene elementos para descodificación . El receptor de difusión digital de la figura 14 incluye un desmodulador (510) para disminuir la señal de RF a banda base y desmodularla, un ecualizador (520) para cancelación de interferencia inter-simbolos , un descodificador de Viterbi o descodificador de Trellis (530) , un desintercalador (540), un codificador de RS (550), un desaleatorizador (560), un desmultiplexor (570) para separar datos normales y datos robustos, un generador (580) de señales de control para generar señal de control para controlar la corriente doble, un procesador (590) de datos robustos y una parte (600) de salida de datos conocidos para detectar la ubicación de bytes de relleno y emitir datos conocidos. El descodificador de Viterbi (530) , el desintercalador (540), el codificador de RS (550) y el aleatorizador inverso (560) corrigen errores de la señal ecualizada y efectúan la descodificación. El desmodulador (510) convierte la señal de RF recibida vía el canal a una señal de banda base por medio del sintonizador/IF (no mostrado) , detecta la sincronización de la señal de banda base convertida y efectúa la desmodulación. El ecualizador (520) compensa la distorsión de canal de multi-trayectoria de la señal desmodulada. Mientras tanto, la parte (600) de salida de datos conocidos detecta información en cuanto a longitud de bytes de relleno insertados en la parte reservada de la sección de segmentos de datos de sincronización de campo o los primeros 2 bytes de campo de adaptación para adquirir información de ubicación en cuanto a símbolo conocido y emite los datos conocidos de la información adquirida en cuanto a la ubicación. La figura 15 muestra la parte (600) de salida de datos conocidos para detectar los datos conocidos en el receptor de difusión digital. La parte (600) de salida de datos conocidos incluye un detector (610) de símbolos conocidos, un generador (620) de bandera de segmento, un intercalador de Trellis (630) y un extractor (640) de datos conocidos. Si la información en cuanto a la cantidad (el número) de bytes de relleno es insertada en un byte de información de control, que incluye información en cuanto a la longitud de campo de adaptación del encabezado de datos o en la parte reservada de la sección del segundo de datos de sincronización de campo, el detector (610) de símbolos conocidos de la parte (600) de salida de datos conocidos del receptor de difusión digital detecta la información en cuanto a la cantidad de datos conocidos. De acuerdo con la información detectada, el generador (620) de bandera de segmento y el intercalador de Trellis (630) adquieren información en cuanto a la ubicación y el número de símbolos conocidos. A partir de la información adquirida en cuanto a la ubicación y el número de conocidos, el extractor (640) de datos conocidos emite los datos conocidos, de tal manera que el desempeño de recepción del receptor de difusión digital es mejorado. Ya que la ubicación de los bytes de relleno es fija en todo el tiempo, si la cantidad de bytes de relleno se detecta, el generador (620) de bandera de segmento y el intercalador (630) de Trellis puede ser implementado utilizando un contador y un lógico de control. Esto es, el detector (610) de símbolos conocidos extrae información de la ubicación de datos conocidos del bit de información de control que incluye información en cuanto a la longitud de campo de adaptación del encabezado de datos desmodulados. La información en cuanto a la ubicación de datos conocidos incluye la información en cuanto a la longitud de datos conocidos. Ya que la ubicación de datos conocidos es preestablecida, la ubicación y número de símbolos conocidos de acuerdo con la codificación de datos conocidos puede ser adquirida al conocer la longitud. De acuerdo con la ubicación y número de los símbolos conocidos, el generador (620) de bandera de segmento marca una bandera predeterminado de longitud correspondiente al número en la ubicación correspondiente y genera por lo menos un segmento y un cuadro de transmisión de MPEG-2 que incluye el segmento.

El intercalador (630) de Trellis codifica el cuadro de transmisión generado en el generador (620) de bandera de segmento como la intercalación en el transmisor de difusión digital . El extractor (640) de datos conocidos inserta datos conocidos predefinidos en la ubicación para símbolos conocidos que es identificada por la transmisión en el cuadro de transmisión codificado y emitido del intercalador de Trellis (6309 y emite el cuadro con datos insertados conocidos. Mientras tanto, los errores de señal ecualizados por el ecualizador (520) son corregidos por medio del descodificador de Viterbi (530) y la señal es descodificada a datos de símbolos. El desintercalador (540) redispone los datos dispersados por el primer intercalador (150) del transmisor en la figura 5. Los errores de los datos desintercalados son corregidos por medio del codificador de RS (550) . El generador (580) de señales de control genera señales de control para procesar datos normales y datos robustos. Los datos corregidos por medio del codificador de RS (550) son desaleatorizados por medio del desaleatorizador (560) . Los datos desaleatorizados se separan en datos normales y datos robustos por medio del desmultiplexor (570) y los datos robustos son procesados por el procesador (590) de datos robustos. Como se describe anteriormente, bytes de relleno son generados e insertados en el paquete de TS de MPEG-2, los bytes de relleno insertados son reemplazados con datos conocidos y transmitidos del transmisor de difusión digital y luego el receptor de difusión digital detecta y usa los datos conocidos. Asi, el desempeño de recepción del receptor de difusión digital tal como desempeño de adquisición de sincronización y ecualización puede ser mejorado.

Claims

REIVINDICACIONES 1. Un transmisor de difusión digital caracterizado porque comprende: un pre-procesador de datos robustos para procesar datos robustos para generar un paquete de datos robustos de un formato predeterminado; un generador de corriente de TS para recibir un paquete de datos normales, que incluye los bytes de relleno insertados en un cierto sitio e insertar el paquete de datos robustos a ciertos intervalos a los paquetes de datos normales, de tal manera que se genera una corriente de TS doble de un cierto formato; un aleatorizador para aleatorizar la corriente de TS emitida del generador de corriente de TS; una parte de reemplazo de bytes de relleno para reemplazar los bytes de relleno de los datos emitidos del aleatorizador con datos conocidos predeterminados; un primer codificador de RS para efectuar codificación de RS de los datos emitidos de la parte de reemplazo de bytes de relleno; un intercalador para intercalar los datos emitidos del primer codificador de RS; un procesador de símbolos para codificar los datos robustos entre los datos emitidos del intercalador; un primer desintercalador para desintercalar los datos emitidos del procesador de símbolos; y un codificador de Trellis para inicializar la memoria en el punto de comienzo de los datos conocidos entre los datos emitidos del primer intercalador y efectuar la codificación de Trellis.
2. El transmisor de difusión digital de conformidad con la reivindicación 1, caracterizado porque los datos conocidos tienen un cierto patrón predefinido.
3. El transmisor de difusión digital de conformidad con la reivindicación 1, caracterizado porque comprende además: un segundo desintercalador para desintercalar los datos emitidos del procesador de símbolos; y una parte que cancela la paridad para cancelar la paridad de RS de los datos emitidos del segundo desintercalador.
4. El transmisor de difusión digital de conformidad con la reivindicación 3, caracterizado porque comprende además: un tercer codificador de RS para efectuar la codificación de RS de los datos emitidos de la parte que cancela la paridad, y un re-intercalador para intercalar los datos emitidos del tercer codificador de RS .
5. El transmisor de difusión digital de conformidad con la reivindicación 4, caracterizado porque comprende además: una memoria temporal de salida de RS para recibir los datos conocidos del punto de inicio de la salida de datos del tercer codificador de RS y almacenar temporalmente los datos conocidos .
6. El transmisor de difusión digital de conformidad con la reivindicación 5, caracterizado porque la memoria temporal de salida de RS recibe y almacena los datos conocidos alterados de acuerdo con la inicialización de memoria del codificador de Trellis.
7. El transmisor de difusión digital de conformidad con la reivindicación 6, caracterizado porque comprende además: una parte de reestructuración de paridad para recibir los datos conocidos alterados de la memoria temporal de salida de RS, efectuar la codificación de RS para generar la paridad alterada, emitir la paridad alterada al codificador de Trellis y reemplazar la paridad agregada al tercer codificador de RS .
8. El transmisor de difusión digital de conformidad con la reivindicación 1, caracterizado porque los bytes de relleno son insertados en un campo de adaptación de paquete de datos normales.
9. El transmisor de difusión digital de conformidad con la reivindicación 1, caracterizado porque el paquete de datos normales incluye información en cuanto a la longitud de los bytes de relleno insertados que son insertados en un cierto sitio .
10. Un método para el procesamiento de señales para un transmisor de difusión digital, caracterizado porque comprende : una etapa de pre-procesamiento de datos robustos para procesar los datos robustos para generar un paquete de datos robustos de un cierto formato, una etapa de generación de corriente de TS para recibir un paquete de datos normales, en donde bytes de relleno son insertados en un cierto sitio e insertar el paquete de datos robustos a ciertos intervalos en el paquete de datos normales para generar una corriente de TS doble de un formato predeterminado; una etapa de aleatorización para aleatorizar la corriente de TS generada en la etapa de generación de corriente de TS; una etapa de reemplazo de bytes de relleno para reemplazar los bytes de relleno en los datos emitidos de la etapa de aleatorización con datos conocidos predeterminados; una primera etapa de codificación de RS para efectuar la codificación de RS de los datos emitidos de la etapa de reemplazo de bytes de rellene- una etapa de intercalación para intercalar los datos emitidos de la primera etapa de codificación de RS; una etapa de procesamiento de símbolos para codificar los datos robustos de los datos emitidos de la etapa de intercalación; una primera etapa de desintercalación para desintercalar los datos emitidos de la etapa de procesamiento de símbolos; y una etapa de codificación de Trellis para inicializar la memoria en el punto de inicio de los datos conocidos de datos emitidos de la primera etapa de desintercalación y efectuar la codificación de Trellis.
11. El método de conformidad con la reivindicación 10, caracterizado porque los datos conocidos tienen un cierto patrón predefinido.
12. El método de conformidad con la reivindicación 10, caracterizado porque comprende además: una etapa de desintercalación para desintercalar los datos emitidos en la etapa de procesamiento de símbolos; y una etapa de cancelación de paridad para cancelar la paridad de RS de datos emitidos en la etapa de desintercalación.
13. El método de conformidad con la reivindicación 12, caracterizado porque comprende además: una tercera etapa de codificación de RS para efectuar la codificación de RS de datos emitidos en la etapa de cancelación de paridad; y una etapa de reintercalación para intercalar los datos emitidos en la tercera etapa de codificación de RS .
14. El método de conformidad con la reivindicación 13, caracterizado porque comprende además: una etapa de almacenamiento en memoria temporal de salida de RS para recibir y almacenar temporalmente los datos conocidos de la salida de datos en la tercera etapa de codificación de RS del punto de inicio.
15. El método de conformidad con la reivindicación 14, caracterizado porque la etapa de almacenamiento en memoria temporal de salida de RS recibe y almacena los datos conocidos alterados de acuerdo con la inicialización de memoria de la etapa de codificación de Trellis.
16. El método de conformidad con la reivindicación 10, caracterizado porque comprende además: una etapa de reestructuración de paridad para recibir los datos conocidos alterados de la etapa de almacenamiento de memoria temporal de salida de RS y efectuar la codificación de RS para generar la paridad alterada, emitir la paridad alterada a la etapa de codificación de Trellis y reemplazar la paridad agregada en la tercera etapa de codificación de RS .
17. El método de conformidad con la reivindicación 10, caracterizado porque los bytes de relleno son insertados en un campo de adaptación del paquete de datos normales.
18. El método de conformidad con la reivindicación 10, caracterizado porque el paquete de datos normales incluye información en cuanto a la longitud de los bytes de relleno insertados que son insertados en un cierto sitio.
19. Un transmisor de difusión digital caracterizado porque comprende: un generador de corriente de TS para recibir un paquete de datos normales y un paquete de datos robustos que tienen respectivamente bytes de relleno insertados en un cierto sitio e insertar el paquete de datos robustos a ciertos intervalos en el paquete de datos normales para generar una corriente de TS doble de un cierto formato; un aleatorizador para aleatorizar la corriente de TS emitida del generador de corriente de TS; una parte de reemplazo de bytes de relleno para reemplazar los bytes de relleno de los datos emitidos del aleatorizador con datos conocidos predeterminados; un primer codificador de RS para efectuar la codificación de RS de los datos emitidos de la parte de reemplazo de bytes de relleno; un intercalador para intercalar los datos emitidos del primer codificador de RS; un procesador de símbolos para efectuar la codificación de los datos robustos de los datos emitidos del intercalador; un primer desintercalador para desintercalar los datos emitidos del procesador de símbolos y un codificador de Trellis para inicializar la memoria de los datos conocidos de los datos emitidos del desintercalador del punto de inicio y efectuar la codificación de Trellis.
20. El transmisor de difusión digital de conformidad con la reivindicación 19, caracterizado porque los datos conocidos tienen un cierto patrón predeterminado.
21. El transmisor de difusión digital de conformidad con la reivindicación 19, caracterizado porque comprende además : un segundo desintercalador para desintercalar los datos emitidos del procesador de símbolos, y una parte que cancela la paridad para cancelar la paridad de RS de los datos emitidos del segundo desintercalador .
22. El transmisor de difusión digital de conformidad con la reivindicación 21, caracterizado porque comprende además : un tercer codificador de RS para efectuar la codificación de RS de datos emitidos en la parte que cancela la paridad, y un re-intercalador para intercalar los datos emitidos en el tercer codificador de RS .
23. El transmisor de difusión digital de conformidad con la reivindicación 22, caracterizado porque comprende además : una memoria temporal de salida de RS para recibir los datos conocidos del punto de inicio de los datos emitidos del tercer codificador de RS y almacenar temporalmente los datos conocidos .
24. El transmisor de difusión digital de conformidad con la reivindicación 23, caracterizado porque la memoria temporal de salida de RS recibe y almacena los datos conocidos alterados de acuerdo con la inicialización de memoria del codificador de Trellis.
25. El transmisor de difusión digital de conformidad con la reivindicación 24, caracterizado porque comprende además : una parte que reestructura la paridad para recibir los datos conocidos alterados de la memoria temporal de salida de RS, efectuar la codificación de RS para generar la paridad alterada, emitir la paridad alterada al codificador de Trellis y reemplazar la paridad agregada por el tercer codificador de RS.
26. El transmisor de difusión digital de conformidad con la reivindicación 19, caracterizado porque los bytes de relleno son insertados en un campo de adaptación de paquete de datos normales y el paquete de datos robustos.
27. El transmisor de difusión digital de conformidad con la reivindicación 19, caracterizado porque el paquete de datos normales y el paquete de datos robustos incluyen información en cuanto a la longitud de los bytes de relleno insertados que son insertados en un cierto sitio.
28. Un método para el procesamiento de señales para un transmisor de difusión digital, caracterizado porque comprende : una etapa de generación de corriente de TS para recibir paquetes de datos normales y paquetes de datos robustos que tienen respectivamente bytes de relleno insertados en un cierto sitio e insertar el paquete de datos robustos a paquete de datos normales a ciertos intervalos para generar una corriente de TS doble de un cierto formato; una etapa de aleatorización para aleatorizar la corriente de TS generada en la etapa de generación de corriente de TS; una etapa de reemplazo de bytes de relleno para reemplazar los bytes de relleno de datos emitidos de la etapa de aleatorización con datos conocidos predeterminados; una primera etapa de codificación de RS para efectuar la codificación de RS de datos emitidos de la etapa de reemplazo de bytes de relleno; una etapa de intercalación para intercalar datos emitidos de la primera etapa de codificación de RS; una etapa de procesamiento de símbolos para codificar los datos robustos de datos emitidos de la etapa de intercalación; una primera etapa de desintercalación para desintercalar datos emitidos de la etapa de procesamiento de símbolos; y una etapa de codificación de Trellis para inicializar la memoria en el punto de inicio de los datos conocidos de los datos emitidos de la primera etapa de desintercalación y efectuar la codificación de Trellis.
29. El método de conformidad con la reivindicación 28, caracterizado porque los datos conocidos tienen un cierto patrón predeterminado.
30. El método de conformidad con la reivindicación 28, caracterizado porque comprende además: una etapa de desintercalación para desintercalar los datos emitidos en la etapa de procesamiento de símbolos, y una etapa de cancelación de paridad para cancelar la paridad de RS de datos emitidos en la etapa de desintercalación.
31. El método de conformidad con la reivindicación 30, caracterizado porque comprende además: una tercera etapa de codificación de RS para efectuar la codificación de RS de datos emitidos en la etapa de cancelación de paridad; y una etapa de re-intercalación para reintercalar datos emitidos en la tercera etapa de codificación de RS .
32. El método de conformidad con la reivindicación 31, caracterizado porque comprende además: una etapa de almacenamiento en memoria temporal de salida de RS para recibir y almacenar temporalmente los datos conocidos de los datos emitidos en la tercera etapa de codificación de RS del punto de inicio.
33. El método de conformidad con la reivindicación 32, caracterizado porque la etapa de almacenamiento en memoria temporal de salida de RS recibe y almacena los datos conocidos alterados de acuerdo con la inicialización de memoria de la etapa de codificación de Trellis.
34. El método de conformidad con la reivindicación 33, caracterizado porque comprende además: una etapa de reestructuración de paridad para recibir los datos conocidos alterados de la etapa de almacenamiento en memoria de salida de RS y efectuar codificación de RS para generar la paridad alterada, emitir la paridad alterada a la etapa de codificación de Trellis y reemplazar la paridad agregada en la tercera etapa de codificación de RS .
35. El método de conformidad con la reivindicación 10, que comprende además: una etapa de reestructuración de paridad para recibir los datos conocidos alterados de la etapa de almacenamiento en memoria temporal de salida de RS y efectuar la codificación de RS para generar la paridad alterada, emitir la paridad alterada a la etapa de codificación de Trellis y reemplazar la paridad agregada en la tercera etapa de codificación de RS . El método de conformidad con la reivindicación 28, caracterizado porque los bytes de relleno son insertados en el campo de adaptación de paquete de datos normales y el paquete de datos robustos.
36. El método de conformidad con la reivindicación 28, caracterizado porque el paquete de datos normales y el paquete de datos robustos incluyen información en cuando a la longitud de los bytes de relleno insertados en un cierto sitio.
37. Un receptor de difusión digital caracterizado porque comprende: un desmodulador para recibir y desmodular una señal transmitida de un transmisor de difusión digital, la señal transmitida es una corriente doble en la cual bytes de relleno son insertados en un cierto sitio y codificada al insertar datos conocidos predeterminados al sitio de los bytes de rellene- una parte de salida de datos conocidos para detectar la ubicación de los datos conocidos de la señal desmodulada y emitir los datos conocidos; un ecualizador para ecualizar la señal desmodulada; un descodificador de Viterbi para corrección de error y descodificar la señal ecualizada utilizando los datos conocidos detectados; un desintercalador para desintercalar los datos emitidos del codificador de Viterbi; un desaleatorizador para desaleatorizar datos emitidos del desintercalador ; un desmultiplexor para separar en datos robustos y datos normales los datos emitidos del desaleatorizador; y un procesador de datos robustos para procesar y reestructura los datos robustos.
38. El receptor de difusión digital de conformidad con la reivindicación 37, caracterizado porque la parte de salida de datos conocidos incluye: un detector de símbolos conocidos para detectar información en cuanto a cierta ubicación de la señal transmitida en donde los datos conocidos son insertados; un generador de bandera de segmento para generar un cuadro de datos que incluye uno o más segmentos que indican la cierta ubicación con una bandera de identificación predeterminada ; un intercalador de Trellis para codificar el cuadro de datos de acuerdo con la codificación en el transmisor de difusión digital; un extractor de datos conocidos para insertar y emitir los datos conocidos en la ubicación del cuadro de datos intercalados en donde la bandera de identificación es indicada.
39. El receptor de difusión digital de conformidad con la reivindicación 38, caracterizado porque la parte de salida de datos conocidos emite los datos conocidos detectados al desmodulador y el desmodulador efectúa la desmodulación utilizando los datos conocidos.
40. Un método para el procesamiento de señales para un receptor de difusión digital, caracterizado porque comprende : una etapa de desmodulación para recibir y desmodular una señal transmitida de un transmisor de difusión digital, la señal trasmitida es una corriente doble en la cual bytes de relleno son insertados en un cierto sitio y codificados con la inserción de datos conocidos predeterminados a la ubicación de los bytes de relleno; una etapa de emisión de datos conocidos para detectar la ubicación de los datos conocidos de la señal desmodulada y emitir los datos conocidos; una etapa de ecualización para ecualizar la señal desmodulada; una etapa de descodificación de corrección de error y descodificar la señal ecualizada utilizando los datos conocidos detectados; una etapa de desintercalación para desintercalar los datos emitidos de la etapa de descodificación; una etapa de desaleatorización para desaleatorizar datos emitidos de la etapa de desintercalación; una etapa de desmultiplexor para separar en datos robustos y datos normales la salida de datos de la etapa de desaleatorización, y una etapa de procesamiento de datos robustos para procesar y reestructurar los datos robustos.
41. El método de conformidad con la reivindicación 40, caracterizado porque la etapa de emisión de datos conocidos incluye : detectar información en cuanto a la cierta ubicación en donde los datos conocidos son insertados de la señal recibida; generar cuadros de datos que incluye uno o más segmentos que indican la ubicación de una cierta bandera de identificación; codificar el cuadro de datos como codificación en el transmisor de difusión digital y insertar y emitir los datos conocidos en la ubicación del cuadro de datos intercalados en donde se indica la bandera de identificación.
42. El método de conformidad con la reivindicación 40, caracterizado porque la etapa de emisión de datos conocidos emite los datos conocidos detectados al desmodulador y el desmodulador desmodula utilizando los datos conocidos.