MXPA04002568A - Sistema de transmision digital con multiplexion de datos mejorados en un sistema de transmision con banda lateral vestigial. - Google Patents

Abstract

Se describen un sistema de transmision VSB digital y un metodo para multiplexar datos mejorados; cuando los datos mejorados a 1/2 codificados a una velocidad de 1/2 y los datos mejorados a 1/4 a una velocidad de 1/4 se transmiten, las variaciones ciclicas de sincronizacion en MPEG del receptor VSB pueden reducirse, y el tamano de la memoria intermedia de entrada en el decodificador MPEG del receptor VSB puede reducirse, multiplexando el paquete de datos mejorados a 1/2 y el paquete de datos a 1/4 a intervalos predeterminados; la multiplexion del paquete de datos mejorados a 1/2 y el paquete de datos a 1/4 por agrupamiento, incrementa el desempeno de recepcion de los datos mejorados a 1/4; la multiplexion del paquete de datos mejorados a 1/2 y el paquete de datos a 1/4 de manera alterna, reduce las variaciones ciclicas de sincronizacion MPEG en el receptor VSB, e incrementa el desempeno de recepcion de los datos mejorados a 1/4.

Description

SISTEMA DE TRANSMISION DIGITAL CON MULTIPLEXION DE DATOS MEJORADOS EN UN SISTEMA DE TRANSMISION CON BANDA LATERAL VESTIGIAL REFERENCIA CRUZADA Esta solicitud reclama el beneficio de la Solicitud Coreana No. P2003-17834, presentada en Marzo 1 , 2003, la cual se incorpora aquí como referencia como si se expusiera completamente aquí. Esta solicitud es también una continuación en parte de las solicitudes de E.U.A. Nos. de Serie 09/933,206; 09/933,353; 09/933,280, todas presentadas en Agosto 20, 2001 , las cuales se incorporan aquí como referencia en su totalidad.

ANTECEDENTES DE LA INVENCION CAMPO DE LA INVENCION La presente invención se relaciona con un sistema de transmisión VSB (Banda Lateral Vestigial) digital, que es compatible con un sistema de transmisión 8-VSB ATSC convencional, y que transmite datos mejorados separados, y más particularmente, con un método para multiplexar una pluralidad de datos mejorados, codificados a una diferente velocidad de código en un sistema de transmisión VSB.

EXPLICACION DE LA TECNICA RELACIONADA Los Estados Unidos de América han empleado el 8T-VSB ATSC (8 Trellis-Banda Lateral Vestigial) como un estándar desde 1995, y ha estado radiodifundiendo en el 8T-VSB ATSC desde la última mitad de 1998. Corea de Sur también ha empleado el 8T-VSB ATSC como un estándar. Corea del Sur empezó la radiodifusión de prueba en Mayo de 1995, y desde Agosto del 2000 ha colocado en su lugar un sistema de radiodifusión de prueba regular. La FIGURA 1 ilustra un diagrama de bloques de un sistema de transmisión 8T-VSB ATSC 10 ("sistema de transmisión VSB") de la técnica relacionada. En la FIGURA 1 , el aleatorizador de datos ATSC 101 , aleatoriza los datos de video/audio MPEG a un codificador de Reed-Solomon 102. El codificador de Reed-Solomon 102 del sistema de transmisión VSB 10, se utiliza para someter los datos de salida del aleatorizador de datos 101 a la codificación de Reed-Solomon y agregan un código de paridad de 20 bitios a los datos de salida. El intercalador de datos 103 intercala los datos de salida del codificador de Reed-Solomon 102 y envía los datos de salida del intercalador de datos 103 a un codificador de trellis 104 para convertir los datos de salida del intercalador de datos 103 de la forma de bitios a una forma de símbolos, y para someterlos a la codificación de trellis. Se utiliza un multiplexor 105 para multiplexar una corriente de símbolos del codificador de trellis 104 y para sincronizar las señales. A continuación, un insertador de prueba 106 inserta señales de prueba en la corriente de símbolos recibida del multiplexor 105. Después de que la señal de prueba se ha insertado en la corriente de símbolos por el insertador de prueba 106, la salida se somete a un modulador VSB 107. El modulador VSB 107, modula la corriente de símbolos del insertador de prueba 106 en una señal 8 VSB de una banda de frecuencia intermedia. Finalmente, hay un convertidor RF (Radiofrecuencia) 108, para convertir la señal de una banda de frecuencia intermedia del modulador VSB 107 en una señal de una señal de banda RF, y para transmitir la señal a un sistema de recepción a través de una antena. El sistema de transmisión 8 VSB ATSC transmite los datos de video digital y audio digital MPEG-2 para una radiodifusión HD (Alta Definición). Conforme las tecnologías para procesar señales digitales se desarrollan y se incrementa el uso de la Internet, la tendencia actual es integrar aparatos electrodomésticos digitalizados, la computadora personal y la Internet en un sistema completo. Por lo tanto, con el fin de satisfacer la variedad de exigencias de los usuarios, existe la necesidad de desarrollar un sistema de comunicación que facilite la adición y transmisión de una variedad de datos suplementarios a los datos de video y audio a través del canal de radiodifusión digital. La radiodifusión de datos suplementarios es diferente de los datos de video y audio generales, en que requiere una relación de error más baja en la transmisión. Para los datos de video y audio generales, los errores imperceptibles al ojo o al oído humanos son inconsecuentes. En contraste, para los datos suplementarios, incluso un bit de error en los datos suplementarios (los cuales pueden incluir archivos de ejecución de programas, información almacenada y otra información similar), puede causar un serio problema. Por lo tanto, se ha solicitado una vez más una patente por el mismo solicitante de la presente invención, para una tecnología de transmisión para codificar los datos suplementarios en un código específico (Pat No.: P00-83533, presentada en Diciembre 28, 2000). En general, los datos suplementarios se transmiten mediante un sistema de división por tiempo en un canal similar a lós datos de video y audio MPEG. Después de la incorporación de la radiodifusión digital, ha habido ya una emergencia ampliamente extendida en el mercado de aparatos electrodomésticos de receptores equipados para recibir señales de radiodifusión digital VSB ATSC. Estos productos reciben únicamente datos de video y audio MPEG. Por lo tanto, se requiere que la transmisión de los datos suplementarios en el mismo canal que para los datos de video y audio MPEG, no tenga una influencia adversa en los receptores existentes que están equipados para recibir la radiodifusión digital VSB ATSC. La situación anterior se define como compatibilidad inversa VSB ATSC, y el sistema de radiodifusión de datos suplementarios debe ser un sistema que tenga compatibilidad inversa con el sistema de comunicación VSB ATSC existente.

BREVE DESCRIPCION DE LA INVENCION En consecuencia, la presente invención está dirigida a un sistema de transmisión VSB digital, que obvia sustancialmente uno o más problemas debidos a las limitaciones y desventajas de la técnica relacionada. Un objeto de la presente invención es proporcionar un sistema de transmisión VSB digital, en el cual una pluralidad de datos suplementarios, codificados a una diferente velocidad de código, se multiplexan y transmiten, para que sean adecuados para un sistema de transmisión de datos suplementarios, y que sea compatible con un sistema de transmisión 8VSB ATSC de la técnica relacionada. Otro objeto de la presente invención es proporcionar un método para multiplexar datos suplementarios, para que sean compatibles con un sistema de transmisión 8 VSB ATSC de la técnica relacionada, en el cual los datos suplementarios codificados a una primera velocidad, y los datos suplementarios codificados a una segunda velocidad, se multiplexan. Otro objeto de la presente invención es proporcionar un método para multiplexar datos suplementarios, para reducir al mínimo las variaciones cíclicas de sincronización MPEG en un decodificador MPEG de un receptor 8 VSB ATSC, en el cual los datos suplementarios codificados a una primera velocidad y los datos suplementarios codificados a una segunda velocidad, se multiplexan.

Las ventajas adicionales, objetos, y características de la invención, se expondrán en parte en la descripción que sigue, y en parte se volverán evidentes para aquéllos que tienen experiencia ordinaria en la técnica, tras el examen de lo siguiente, o pueden aprenderse a partir de la práctica de la invención. Los objetivos y otras ventajas de la invención pueden realizarse y alcanzarse por la estructura indicada particularmente en la descripción escrita y las reivindicaciones de la misma, así como los dibujos anexos. Para lograr estos objetos y otras ventajas y de acuerdo con el propósito de la invención, como se incorpora y describe ampliamente aquí, un sistema de transmisión VSB para utilizarse con datos principales y con primeros y segundos datos mejorados, comprende una unidad del multiplexor que comprende al menos un primer y un segundo multiplexores, el multiplexor para multiplexar un primer paquete de datos mejorados y un segundo paquete de datos mejorados, de acuerdo con una primera regla de multiplexión predeterminada, sometiendo el primer y segundo paquetes de datos mejorados multiplexados a un código de corrección de error avanzado (por ejemplo, código de Reed-Solomon), para producir datos mejorados formateados, y el segundo multiplexor para multiplexar los datos mejorados formateados y los datos principales en respuesta a una segunda regla de multiplexión predeterminada; un primer codificador en comunicación con la unidad del multiplexor para realizar al menos uno de la aleatorización de datos, suplementar la paridad e intercalar los datos a un paquete de datos que sale de la unidad del multiplexor de datos principales y mejorados; un procesador de símbolos en comunicación con el primer codificador para convertir los datos del paquete de datos que sale del primer codificador a un símbolo, codificando únicamente los símbolos de los datos mejorados a una velocidad de 1/L, L siendo un entero igual o mayor que 2, y convirtiendo el símbolo a datos de la unidad de bitio; un primer decodíficador para desintercalar los datos de la unidad de bitio que salen del procesador de símbolos, y remover la paridad agregada al primer codificador de los datos desintercalados; y un transmisor VSB para realizar la codificación de trellis, suplementar la paridad e intercalar los datos a los datos que salen del primer decodíficador, para producir un paquete de datos convertidos, y transmitir el paquete de datos convertidos. De acuerdo con un aspecto de la invención, los primeros datos mejorados se codifican a una velocidad de código de 1/M, M siendo un entero igual o mayor que 2, y los segundos datos mejorados se codifican a una velocidad de código de 1/N, N siendo un entero mayor que . De acuerdo con. otro aspecto de la presente invención, la unidad del multiplexor incluye un preprocesador para multiplexar los primeros datos mejorados y los segundos datos mejorados, de acuerdo con la primera regla de multiplexión predeterminada, que es al menos sensible a una señal de sincronización del campo y a una señal de control de posición que corresponde a las posiciones de los primeros y segundos datos mejorados.

De acuerdo con aún otro aspecto de la invención, la unidad del multiplexor comprende una memoria intermedia de los datos principales para almacenar temporalmente los datos principales introducidos en un paquete de una unidad de X bitios, y para generar un paquete de datos principales; una primera memoria intermedia de los datos mejorados para almacenar los primeros datos mejorados introducidos en un paquete de una unidad de X bitios; una segunda memoria intermedia de los datos mejorados para almacenar los segundos datos mejorados introducidos en un paquete de una unidad de X bitios; un preprocesador para multiplexar los primeros datos mejorados que salen de la primera memoria intermedia de los datos mejorados, y los segundos datos mejorados que salen de la segunda memoria intermedia de los datos mejorados, en una unidad de paquetes de acuerdo con la regla de multiplexion predeterminada, y convertir los datos a un formato de paquete de transporte MPEG, para generar un paquete de datos mejorados; y el segundo multiplexor para multiplexar el paquete de datos principales que sale de la memoria intermedia de los datos principales y el paquete de datos mejorados que sale del preprocesador, en la unidad del segmento, de acuerdo con una segunda regla de multiplexion predeterminada. De acuerdo con una modalidad preferida, el preprocesador comprende un primer convertidor de paquete para convertir los primeros datos mejorados introducidos en el paquete de la unidad de X bitios en un primer paquete de datos mejorados de la unidad de Y bitios; un segundo convertidor de paquete para dividir los segundos datos mejorados introducidos en el paquete de la unidad de X bitios en un segundo paquete de datos mejorados de la unidad de Y bitios; el primer multiplexor para multiplexar el primer y segundo paquetes de datos mejorados de la unidad de Y bitios, que salen del primer y segundo convertidores de paquetes, en respuesta a la información de multiplexión en una señal de sincronización del campo, y generar datos mejorados multiplexados; un codificador de corrección de error y un intercalador de datos para realizar la codificación de corrección de error avanzada, a los datos mejorados multiplexados y generar datos mejorados intercalados; un insertador de un bit nulo para insertar al menos un bit nulo a los datos mejorados intercalados; y un insertador de un encabezado MPEG para insertar un encabezado MPEG a los datos que salen del insertador del bit nulo. De acuerdo con otro aspecto de la invención, un número de los primeros paquetes de datos mejorados, codificados a una velocidad de código de 1/M y multiplexados en un campo de datos VSB, se define como "H", y un número de los segundos paquetes de datos mejorados, codificados a una velocidad de código de 1/N, se define como "Q", de manera que el primer y segundo paquetes de datos mejorados se multiplexan en un campo de datos de acuerdo con 0= (MH+NQ) =K, en donde K es un número de segmentos de datos en un campo de datos. De acuerdo con un aspecto adicional de la invención, el primer multiplexor, multiplexa el primer y segundo paquetes de datos a un intervalo uniforme. De manera alterna, el primer multiplexor, multiplexa cada segundo paquete de datos mejorados por los primeros paquetes de datos mejorados numerados como lnt(H/Q) en el intervalo uniforme, si Q es menor que H. También, el primer multiplexor puede multiplexar cada primer paquete de datos mejorados por los segundos paquetes de datos mejorados, numerados como lnt(Q/H), en el intervalo uniforme, si H es menor que Q. También, el primer multiplexor puede realizar el proceso de multiplexión agrupando de manera separada el primer paquete y los paquetes de datos mejorados en un campo de datos. El primer multiplexor, multiplexa de manera alterna el primer y segundo paquetes de datos mejorados. De manera alterna, el primer multiplexor multiplexa de manera alterna el primer y segundo paquetes de datos mejorados, y multiplexa y transfiere únicamente el segundo paquete de datos mejorados, cuando uno de los paquetes de datos mejorados está multiplexado completamente. De acuerdo con un aspecto de la invención, la información para el número del primer y segundo paquetes de datos mejorados, transmitida en un campo de datos, y la información para la regla de multiplexión predeterminada del primer y segundo multiplexores, respectivamente, se insertan en un bit reservado de un segmento de sincronización del campo, como información de multiplexión de los datos mejorados. De acuerdo con otro aspecto de la invención, el insertador del bit nulo, transfiere 2 bitios codificados a una velocidad de código de 1/2, insertando un bit nulo entre cada bit si se introduce el primer dato mejorado de 1 bitio, y el insertado/ del bit nulo transfiere 4 bitios codificados a una velocidad de código de 1/4, repitiendo dos veces cada bit, e insertando un bit nulo entre cada bit si se introduce el segundo dato mejorado de 1 bitio. Además, el procesador de símbolos realiza la codificación convolucional a 1/2 al bit de información de los datos mejorados, para generar el bit de paridad, y a continuación transfiere el bit de información, el cual no está codificado convolucionalmente, como un bit alto del codificador de trellis, y el bit de paridad como un bit bajo en lugar del bit nulo insertado. De acuerdo con otra modalidad de la presente invención, un método para combinar primeros y segundos datos mejorados con los datos principales en un sistema de transmisión VSB, comprende multiplexar los primeros y segundos datos mejorados en una unidad del multiplexor que comprende al menos un primer y segundo multiplexores, el primer multiplexor para multiplexar un primer paquete de datos mejorados y un segundo paquete de datos mejorados, de acuerdo con una primera regla de multiplexión predeterminada, someter el primer y segundo paquetes de datos mejorados multiplexados a un código de corrección de error avanzado, para producir datos mejorados formateados, y el segundo multiplexor para multiplexar los datos mejorados formateados y los datos principales, en respuesta a una segunda regla de multiplexión predeterminada; codificar una salida de la unidad del multiplexor en un primer codificador en comunicación con la unidad del multiplexor para realizar al menos uno de la aleatorización de datos, suplementar la paridad e intercalar los datos a un paquete de datos que sale de la unidad del multiplexor de los datos principales y mejorados; convirtiendo los datos del paquete de datos que sale del primer codificador a un símbolo en un procesador de símbolos, codificando únicamente los símbolos de los datos mejorados a una velocidad de 1/L, L siendo un entero igual o mayor que 2, y convirtiendo el símbolo a datos de la unidad de bitio; y decodificar los datos de la unidad de bitio en un primer decodificador, desintercalando los datos de la unidad de bitio que salen del procesador de símbolos, y remover la paridad agregada al primer codificador de los datos desintercalados. De acuerdo con otra modalidad de la presente invención, una unidad del multiplexor de un sistema de transmisión VSB para utilizarse con datos principales y con primeros y segundos datos mejorados, comprende una primera memoria intermedia de los datos mejorados, para almacenar los primeros datos mejorados introducidos en un paquete de una unidad de X bitios; una segunda memoria intermedia de los datos mejorados para almacenar los segundos datos mejorados introducidos en un paquete de la unidad de X bitios; un preprocesador que comprende un primer multiplexor para multiplexar los primeros datos mejorados que salen de la primera memoria intermedia de los datos mejorados, y los segundos datos mejorados que salen de la segunda memoria intermedia de los datos mejorados, en una unidad de paquete, de acuerdo con una primera regla de multiplexión predeterminada, y convertir los datos a un formato de paquete de transporte MPEG para generar un paquete de datos mejorados; y un segundo multiplexor para multiplexar los datos principales y el paquete de datos mejorados que salen del preprocesador, en la unidad del segmento, de acuerdo con una segunda regla de multiplexión predeterminada. De acuerdo con un aspecto de la invención, el preprocesador comprende un primer convertidor de paquete para convertir los primeros datos mejorados introducidos en el paquete de la unidad de X bitios en un primer paquete de datos mejorados de la unidad de Y bitios; un segundo convertidor de paquete para dividir los segundos datos mejorados introducidos en el paquete de la unidad de X bitios en un segundo paquete de datos mejorados de la unidad de Y bitios; el primer multiplexor para multiplexar el primer y segundo paquetes de datos mejorados de la unidad de Y bitios, que salen del primer y segundo convertidores de paquetes, en respuesta a la información de multiplexión en una señal de sincronización del campo, y generando segundos datos mejorados multiplexados; un codificador de corrección de error y un intercaiador de datos para realizar la codificación de corrección de error avanzada, a los datos mejorados multiplexados, y generar datos mejorados intercalados; un insertador de un bit nulo para insertar al menos un bit nulo a los datos mejorados intercalados; y un insertador de un encabezado MPEG para insertar un encabezado MPEG a los datos que salen del insertador del bit nulo. De acuerdo con otro aspecto de la invención, un número de los primeros paquetes de datos mejorados, codificados a una velocidad de código de 1/M y multiplexados en un campo de datos VSB, se define como "H", y un número de los segundos paquetes de datos mejorados, codificados a una velocidad de código de 1/N, se define como "Q", de manera que el primer y segundo paquetes de datos mejorados se multiplexan en un campo de datos de acuerdo con 0= (MH+NQ)= K, en donde K es un número de segmentos de datos en un campo de datos.

BREVE DESCRIPCION DE LOS DIBUJOS Los dibujos acompañantes, los cuales se incluyen para proporcionar un entendimiento adicional de la invención, y se incorporan en, y constituyen una parte de esta solicitud, ilustran las modalidades de la invención, y junto con la descripción, sirven para explicar el principio de la invención. En los dibujos; La FIGURA 1 es un diagrama de bloques que ilustra un sistema de transmisión 8 VSB ATSC; La FIGURA 2 es un diagrama de bloques que ¡lustra un sistema de transmisión 8 VSB ATSC, de acuerdo con una modalidad preferida de la presente invención; La FIGURA 3 es un diagrama de bloques detallado de un multiplexor de datos principales y mejorados, mostrado en la FIGURA 2; La FIGURA 4 es un diagrama de bloques detallado de un preprocesador de datos mejorados, de acuerdo con una modalidad preferida de la presente invención; La FIGURA 5A es un ejemplo que ¡lustra un bit nulo insertado en los datos mejorados a 1/2, de acuerdo con la modalidad preferida de la presente invención; La FIGURA 5B es un ejemplo que ilustra los bits nulos insertados en los datos mejorados a 1/4, de acuerdo con la modalidad preferida de la presente invención; La FIGURA 6A es un ejemplo de la multiplexión uniforme de un paquete de datos mejorados a 1/2 y un paquete de datos mejorados a 1/4; La FIGURA 6B es un ejemplo de la multiplexión agrupando el paquete de datos mejorados a 1/2 y el paquete de datos mejorados a 1/4; y La FIGURA 6C es un ejemplo de la multiplexión alterna de un paquete de datos mejorados a 1/2 y un paquete de datos mejorados a 1/4.

DESCRIPCION DETALLADA DE LAS MODALIDADES PREFERIDAS Se hará referencia ahora con detalle a las modalidades preferidas de la presente invención, los ejemplos de la cual se ilustran en los dibujos acompañantes. Cuando sea posible, los mismos números de referencia se utilizarán a través de los dibujos, para referirse a las mismas partes o a partes similares. La FIGURA 2 es un diagrama de bloques que muestra un sistema de transmisión VSB 250, de acuerdo con una modalidad preferida de la presente invención. Los datos de entrada del sistema de transmisión VSB, se dividen en datos principales y datos suplementarios. Los datos principales incluyen datos de video y audio digital MPEG-2. Los datos suplementarios, los cuales también son llamados datos mejorados para una descripción conveniente, incluyen datos de servicios suplementarios multiplexados con los datos principales. El sistema de transmisión VSB 200, transmite datos suplementarios de video y otros datos varios MPEG-4 extendidos, por ejemplo, archivos de ejecución de programas, información almacenada, etc., o datos de video y audio MPEG-2 convencionales, a través de los datos mejorados. De manera preferida, los datos mejorados incorporan una corrección de error adicional, y los datos mejorados a 1/2 y 1/4 incluyen adicionalmente, datos codificados a las velocidades de código de 1/2 y 1/4, respectivamente. Los datos mejorados, comparados con los datos principales, realizan una mejor recepción y son más resistentes al ruido generado del canal y a la interferencia causada de trayectorias múltiples. De aquí en adelante, por conveniencia de la explicación y como un ejemplo, los datos mejorados codificados a una velocidad de código de 1/2, se llaman datos mejorados a 1/2 y los datos mejorados codificados a una velocidad de código de 1/4, se llaman datos mejorados a 1/4. Los datos mejorados a otra velocidad de código también pueden utilizarse con la presente invención. El sistema de transmisión VSB 200 en la FIGURA 2, está diseñado para no tener impacto en un receptor VSB convencional, que reciba 8VSB ATSC convencional, y la cantidad de datos mejorados multiplexados con los datos principales puede cambiarse, si es necesario. En la FIGURA 2, el sistema de transmisión VSB 200 incluye un multiplexor de los datos principales y mejorados o una unidad del multiplexor 201 para multiplexar los datos mejorados a 1/2 y los datos mejorados a 1/4 en la unidad de paquete, y multiplexar los datos mejorados y principales multiplexados en una unidad del segmento. Un primer codificador 202 tiene un aleatorizador 202-1 , un codificador de Reed Solomon 202-2 y un ¡ntercalador de datos 202-3, conectados a un extremo de salida del multiplexor en orden, para realizar secuencialmente la aleatorización de los datos, la codificación por Reed-Solomon e intercalar los datos al paquete de datos que sale del multiplexor de datos principales y mejorados 201. Un procesador de símbolos 203 convierte los datos de la unidad de bitio intercalados que salen del primer codificador 202 a un símbolo, realizando la codificación convolucional en únicamente un símbolo de datos mejorados, y convirtiendo el símbolo a los datos de la unidad de bitio. Un primer decodificador 204, realiza el desintercalado de los datos, remueve la paridad de Reed-Solomon y desaleatoriza los datos de la unidad de bitio que salen del procesador de símbolos 203. El primer decodificador 201 comprende un desintercalador de bitios 204-1 , un removedor de la paridad de Reed-Solomon 204-2 y un desaleatorizador 204-3. Un transmisor 8VSB 100, realiza la codificación de Reed-Solomon, el intercalado de los datos y la codificación de trellis en los datos de los cuales se remueve la paridad de Reed-Solomon, en el primer decodificador 204. La estructura del transmisor 8 VSB 100, es similar a aquélla mostrada en la FIGURA 1. Sin embargo, el aleatorizador 101 puede omitirse. También, el desaleatorizador 204-3 del primer decodificador 204 también puede omitirse. En otras palabras, ambos del desaleatorizador de datos 204-3 del primer decodificador 204 y un aleatorizador 101 del transmisor 8 VSB 100 pueden utilizarse, o pueden omitirse juntos. La modalidad preferida ilustra el multiplexor de datos principales y mejorados 201 en la FIGURA 2. El multiplexor de datos principales y mejorados 201 multiplexa los datos mejorados a 1/2 y los datos mejorados a 1/4 en unidades de paquete, y multiplexa los datos mejorados multiplexados y los datos principales en una unidad del segmento. Un bloque para representar una imagen en el sistema VSB comprende dos campos de datos. Cada campo de datos tiene 312 segmentos de datos, y un segmento de sincronización del campo. Un segmento de datos tiene señales de sincronización del segmento de datos de cuatro símbolos, y 828 datos de símbolos. La FIGURA 3 es un diagrama de bloques detallado del multiplexor de datos principales y mejorados 201 , el cual incluye una memoria intermedia de los datos principales 301 , para almacenar los datos principales introducidos en un paquete de una unidad de 188 bitios, una memoria intermedia 302 de los datos mejorados a ½, para almacenar los datos mejorados a 1/2, una memoria intermedia 303 de los datos mejorados a 1/4, para almacenar temporalmente los datos mejorados a 1/4 introducidos en un paquete de una unidad de 188 bitios, un preprocesador de datos mejorados 304 para multiplexar los datos mejorados a 1/2 que salen de la memoria intermedia 302 de los datos mejorados a 1/2, y los datos mejorados a 1/4 que salen de la memoria intermedia 303 de los datos mejorados a 1/4, en la unidad de paquete, de acuerdo con una regla predeterminada, y los convierte en datos que tienen la misma estructura que el paquete de transporte MPEG de los datos principales. El multiplexor de los datos mejorados 201 también incluye un multiplexor 305 que multiplexa el paquete de datos principales que sale de la memoria intermedia de los datos principales 304 y el paquete de datos mejorados que sale del preprocesador de datos mejorados 304, de acuerdo con una regla predeterminada. En la FIGURA 3, los datos principales son introducidos a la memoria intermedia de los datos principales 301 en una unidad de paquete de 188 bitios, los datos mejorados a 1/2 son introducidos a la memoria intermedia 302 de los datos mejorados a 1/2, en una unidad de paquete de 188 bitios, y los datos mejorados a 1/4 son introducidos a la memoria intermedia 304 de los datos mejorados a 1/4. El preprocesador de datos mejorados 304 multiplexa los datos mejorados a 1/2 que salen de la memoria intermedia 302 de los datos mejorados a 1/2, y los datos mejorados a 1/4 que salen de la memoria intermedia 303 de los datos mejorados a 1/4, de acuerdo con una regla predeterminada (descrita posteriormente), y convierte los datos mejorados multiplexados a la misma estructura que el paquete de transporte MPEG de los datos principales, y transfiere los datos al multiplexor 305. El multiplexor 305 multiplexa el paquete de datos principales que sale de la memoria intermedia de los datos principales 301 y el paquete de datos mejorados que sale del preprocesador mejorado 304, de acuerdo con la información de multiplexión de los datos principales y mejorados, incluida de manera preferida en la señal de sincronización del campo. En el sistema de transmisión VSB 200, si el número de paquetes de datos mejorados a ser transmitido a un campo de datos VSB es determinado, la información de multiplexión de los datos principales y mejorados relacionada con la regla de multiplexión y el número de paquetes de transmisión de datos se inserta en un bit reservado en el segmento de sincronización del campo, y se transmite al multiplexor 305, así como al receptor VSB para realizar la multiplexión inversa exacta de los mismos. Por ejemplo, el multiplexor 305 multiplexa los datos principales y los datos mejorados en una relación de 3:1, asignando un segmento de datos mejorados por 3 segmentos de datos principales, o en una relación de 1:1 asignando un segmento a los datos principales y a los datos mejorados, de manera alterna. La FIGURA 4 es un diagrama de bloques detallado del preprocesador de datos mejorado 304, que comprende un convertidor de paquete a 1/2 401 para convertir los datos mejorados a 1/2 introducidos en la unidad de paquete de 188 bitios en la unidad de paquete de 64 bitios, y transfiere los datos convertidos, un convertidor de paquete a 1/4 402 para convertir los datos mejorados a 1/4 introducidos en la unidad de paquete de 188 bitios en la unidad de paquete de 64 bitios. El preprocesador 304 también incluye un multiplexor 403 para multiplexar la unidad de paquete de 164 bitios de los datos mejorados a 1/2 que salen del convertidor de paquete a 1/2 401 y los datos mejorados a 1/4 que salen del convertidor de paquete a 1/4 402, en una unidad de paquete de acuerdo con la información de multiplexión de los datos mejorados. Un codificador de Reed-Solomon 404 codifica por Reed-Solomon los datos mejorados multiplexados en el multiplexor 403, y agrega un código de paridad de 20 bitios. Un intercalador de datos 405 cambia el orden de los datos que salen del codificador de Reed-Solomon 404. Un insertador del bit nulo 406 inserta bit nulos correspondientes a los datos mejorados a 1/2 o a los datos mejorados a 1/4 que salen del intercalador de datos 405. Un insertador del encabezado MPEG 407, inserta un encabezado MPEG a los datos mejorados que tienen los datos de los bits nulos. El convertidor de paquete a 1/2 401 en la FIGURA 4, convierte los datos mejorados a 1/2 introducidos en la unidad de paquete de 188 bitios en la unidad de paquete de 164 bitios y los transfiere al multiplexor 403. El convertidor de paquete a 1/4 402, convierte los datos mejorados a 1/4 introducidos en la unidad de paquete de 188 bitios en la unidad de 164 bitios sin cambio en los datos y los transfiere al multiplexor 403. El multiplexor 403 multiplexa los datos mejorados a 1/2 y los datos mejorados a 1/4 convertidos en la unidad de paquete de 164 bitios, de acuerdo con la información de multiplexión suplementaria en el segmento de sincronización del campo, y los transfiere al codificador de Reed-Solomon 404. La regla de multiplexión para el multiplexor 403 se describirá posteriormente. El codificador de Reed-Solomon 404 realiza una codificación de Reed-Solomon en los datos mejorados de 164 bitios multiplexados, y agrega el código de paridad de 20 bitios, para convertir los datos mejorados de 164 bitios en una unidad de paquete de 184 bitios. Como un ejemplo de la codificación de Reed Solomon, hay N = 184, carga K = 164 y capacidad de corrección de error T = 10. El campo de Galois y la generación polinomial del codificador son los mismos que aquéllos del codificador de Reed-Solomon 102. N, K, T de Reed Solomon 404 pueden cambiar. Por ejemplo, puede utilizarse el código de N = 184, K = 154, T = 15, o puede utilizarse N = 92, K = 82, T = 5. De manera alterna, pueden utilizarse otros códigos en lugar del Código de Reed Solomon. La salida del codificador de Reed-Solomon 404 es transferida al ¡ntercalador de datos 405. El intercalador 405 intercala los datos mejorados que tienen el código de paridad para mejorar la resistencia al ruido del aumento brusco del nivel de la señal y transfiere los datos al ¡nsertador del bit nulo 406 para expandir el paquete. El bit nulo se inserta en los datos mejorados para una mejor recepción en canales con daños severos. Refiriéndose a la FIGURA 4, el controlador mux EVSB 408, genera señales de control, las cuales se utilizan en el multiplexor 403 y el controlador del bit nulo 409. Estas señales de control se generan en respuesta a la señal de sincronización del campo y a la información de multiplexión a 1/2 y 1/4, cuya regla se describirá posteriormente con detalle. El multiplexor 403 puede seleccionar cual de las dos entradas es transferida en respuesta a la señal de control recibida del controlador mux EVSB 408. De manera preferida, el controlador del bit nulo 409, en respuesta a una señal de control recibida del controlador mux EVSB 408, genera una señal de control de un bit nulo que informa al insertador del bit nulo 406 si sus datos de entrada son datos mejorados a 1/2 o a 1/4, de manera que el insertador del bit nulo 406 puede insertar bits nulos que corresponden a una velocidad de código dada. De acuerdo con la modalidad . preferida, el controlador del bit nulo 409 comprende un expansor de 164 a 184, 410, y un ¡ntercalador de 1 bit 41 1 , de manera que los datos de entrada del insertador del bit nulo 406 están sincronizados con su señal de control. El expansor de 164 a 184, 410, genera de manera preferida 184 bits, todos de uno o todos de cero, en respuesta a la señal de control de entrada del controlador mux EVSB 408. El ¡ntercalador de 1 bit 411 , recibe la señal de control de salida del expansor 410 y realiza un intercalado similar al del ¡ntercalador de datos mejorados 405. La FIGURA 5A es un ejemplo de la inserción de bits nulos en un bitio de datos mejorados a 1/2, y la FIGURA 5B es un ejemplo de la inserción de bits nulos en un bitio de datos mejorados a 1/4. Si se introducen los datos mejorados a 1/2 de un bitio, un número predeterminado de bits nulos se insertan entre cada bit y los datos se expanden a 2 bitios como se muestra en la FIGURA 5A. Si se introducen los datos mejorados a 1/4 de un bitio, cada bit se repite dos veces, y un bit nulo de inserta entre cada bit y los datos se expanden a 4 bitios, como se muestra en la FIGURA 5B. Tales bits nulos son reemplazados posteriormente con bits de paridad, mediante un codificador convolucional de un procesador de símbolos 203. Como se muestra en la FIGURA 5A, los datos expandidos a 2 bitios insertando bits nulos de datos mejorados de un bitio, se llaman datos mejorados a 1/2. Además, como se muestra en la FIGURA 5B, los datos expandidos a 4 bitios insertando bits nulos a datos mejorados de un bitio, se llaman datos mejorados a 1/4. El controlador mux 408 y el controlador del bit nulo 409 de la FIGURA 4, tienen información de multiplexión e intercalación para indicar si los datos de entrada van a ser codificados a una velocidad de 1/2 o a una velocidad de 1/4 para la expansión del paquete del insertador del bit nulo 406. Por lo tanto, si un bitio transferido del intercalador de datos 405 es los datos mejorados a 1/2, los datos se expanden a 2 bitios y los datos mejorados a 1/4 se expanden a 4 bitios. De acuerdo con la modalidad preferida, la salida del insertador del bit nulo 406 se proporciona al insertador del encabezado MPEG 407. El insertador del encabezado MPEG 407 inserta un encabezado de 4 bitios por unidad de 184 bitios. Este es el mismo formato que aquél del paquete de transporte MPEG de los datos principales. Esto es para descartar el paquete después de confirmar que la PID se recibe cuando el receptor VSB previo recibe el paquete de datos mejorados. Esto proporciona compatibilidad con el receptor VSB ATSC convencional. Por ejemplo, el receptor VSB ATSC convencional que no está disponible para recibir los datos mejorados, recibe la comunicación digital eligiendo de manera selectiva el paquete de transporte MPEG de los datos principales a través de la PID (Identificación del Paquete), proporcionada en el encabezado de transporte, y descarta el paquete de datos mejorados. El receptor VSB, capaz de recibir los datos mejorados, desmultiplexa los datos de transporte MPEG de los datos principales y los datos de transporte MPEG de los datos mejorados, y procesa el paquete de datos mejorados desmultiplexado utilizando la información de multiplexión. Los datos mejorados preparados utilizando los procesos anteriores, se multiplexan con el paquete de transporte MPEG, esto es, los datos de video y audio MPEG de los datos principales en la unidad del segmento, y se transfieren al primer codificador 202. A continuación, el primer codificador 202 y el decodificador 204 descartan la paridad de Reed-Solomon insertada en los datos mejorados antes de la codificación convolucional. El aleatorizador 202-1 del primer codificador 202, aleatoriza los datos mejorados multiplexados y los datos principales multiplexados. El codificador de Reed-Solomon 202-2, se utiliza para someter los datos de salida del aleatorizador 202-1 a la codificación de Reed-Solomon, y agrega un código de paridad de 20 bitios a los datos de salida. El intercalador de datos 202-3 cambia el orden de los datos que tienen el código de paridad. El procesador de símbolos 203 convierte los datos de la unidad de bitio transferidos después de que son intercalados en un símbolo de 2 bits. De manera preferida, el procesador de símbolos 203 deriva el símbolo de los datos principales, realiza la codificación convolucional al símbolo de los datos mejorados, y convierte el símbolo de los datos mejorados multiplexados y codificados convolucionalmente, en datos de la unidad de bitios, y lo transfiere al primer decodificador 204. Entre los símbolos de los datos mejorados, el bit superior de 2 bits introducidos en el codificador de trelíis 104 del transmisor 8 VSB 100, se utiliza como un bit de información y el bit inferior da ganancia de codificación, codificando convolucionalmente el bit de información en el procesador de símbolos 203, y transmitiendo como un bit de paridad del bit de información. La salida del procesador de símbolos 203 es introducida a un desintercalador de datos 204-1 del primer decodificador 204. El desintercalador de datos 204-1 , realiza el desintercalado de los datos de la unidad de bitio en el proceso inverso al intercalador de datos 202-3, y transfiere los datos al removedor de la paridad de Reed-Solomon 204-2. El removedor de la paridad de Reed-Solomon 204-2, transfiere los datos al desaleatorizador 204-3 después de descartar el bitio de paridad de Reed-Solomon agregado del codificador de Reed-Solomon 202-2. El bit nulo del símbolo de los datos mejorados se cambia a un bit de paridad a través de la codificación convolucional a 1/2, después de! codificador de Reed-Solomon 202-2. Por lo tanto, si se transmite tal cual, se genera un error en el paquete de datos mejorados durante el proceso de decodificación de Reed-Solomon en el receptor 8 VSB ATSC convencional.

Para evitar este error, el bitio de paridad de Reed-Solomon que corresponde a los datos convertidos por el codificador convolucional a 1/2, debe recalcularse para mantener la compatibilidad con el transmisor 8 VSB ATSC convencional. Por lo tanto, en el removedor de la paridad de Reed-Solomon 204-2, el bitio de paridad de Reed-Solomon agregado a los primeros datos mejorados (esto es, los datos antes de la codificación convolucional), se remueve. En el codificador de Reed Solomon 102 del transmisor 8 VSB 100, el bitio de paridad de Reed-Solomon de los datos mejorados codificados convolucionalmente, se recalcula y agrega, y la paridad de Reed-Solomon que corresponde a los datos mejorados codificados convolucionalmente, se agrega. Por lo tanto, no se genera un error en el paquete de datos mejorados durante la decodificación de Reed-Solomon en el receptor 8 VSB ATSC. El desaleatorizador 204-3 recibe los datos de los cuales se descarta la paridad de Reed-Solomon, y realiza la desaleatorización en el proceso inverso del aleatorizador 202-1. El transmisor 8T-VSB 100 realiza los procesos de la FIGURA 1 , para aleatorizar en orden los datos transferidos del decodificador 204. De manera preferida, el desaleatorizador de datos 204-3 del primer decodificador 204 y el aleatorizador 101 del transmisor 8 VSB 100 pueden utilizarse u omitirse. La información de multiplexión para multiplexar los datos mejorados a 1/2 y los datos mejorados a 1/4 en el multiplexor 403 del preprocesador de datos mejorados 204, y la información de multiplexión para multiplexar los datos principales y los datos mejorados en el multiplexor 305 del multiplexor de datos principales y mejorados 201 , se inserta en un bit reservado en el segmento de sincronización del campo, y se transmite. De aquí en adelante, se describirá un método para multiplexar los datos mejorados a 1/2 y los datos mejorados a 1/4 en el multiplexor 403 del preprocesador de datos mejorados 304 mostrado en la FIGURA 4. El número de paquetes de datos mejorados a 1/2 (esto es, 164 bitios) y el paquete de datos mejorados a 1/4 (esto es, 164 bitios), multiplexados a un campo de datos VSB, se define como H y Q. En el insertador del bit nulo 406 mostrado en la FIGURA 4, si se introduce el paquete de datos mejorados a 1/2 de un bitio, los bits nulos se insertan y se transfieren 2 bitios. También, si se introducen los datos mejorados a 1/4 de un bitio, se transfieren 4 bitios. Por lo tanto, si únicamente los datos mejorados a 1/2 se multiplexan y transmiten, el número máximo de H se vuelve 156(=312/2) debido a que un campo de datos VSB tiene 312 segmentos de datos. Bajo el mismo principio, si únicamente se transmiten los datos mejorados a 1/4, el número máximo de Q se vuelve 78(=312/4). Esto es, si únicamente se transmiten los datos mejorados a 1/2, un número máximo de 156 paquetes (1 paquete = 164 bitios), puede transmitirse, y si se transmiten los datos mejorados a 1/4, un número máximo de 78 paquetes (1 paquete = 64 bitios) puede transmitirse. Puede describirse como la siguiente fórmula matemática 1. [Fórmula matemática 1] 0<(2H+4Q)<312 El segmento de datos principales (esto es, 188 bitios), multiplexado con los datos mejorados en el multiplexor 305 es 312-2H-4Q. Un método para multiplexar el paquete de datos mejorados a 1/2 y el paquete de datos mejorados a 1/4 en el multiplexor 403 de la FIGURA 4, cuando el valor de H y Q es definido, se propone de acuerdo con la modalidad preferida de la presente invención. Un primer método es multiplexar de manera uniforme el paquete de datos mejorados a 1/2 y el paquete de datos mejorados a 1/4, como se ilustra como un ejemplo en la FIGURA 6A. El objeto es reducir las variaciones cíclicas de sincronización en el decodificador MPEG del receptor VSB. Esto es, los paquetes son introducidos a intervalos predeterminados en el decodificador MPEG del receptor VSB. También permite reducir el tamaño de la memoria intermedia de entrada del decodificador MPEG. En el caso de que los paquetes sean introducidos con aumentos bruscos en el nivel de la señal, en la entrada de la memoria intermedia del decodificador MPEG, el tamaño de la memoria intermedia debería incrementarse para evitar el sobreflujo y el subflujo. De manera alterna, la ubicación del paquete de datos mejorados a 1/4 puede ser cualquier otro lugar, siempre que esté localizado a intervalos predeterminados. Un segundo método es multiplexar agrupando de manera separada el paquete de datos mejorados a 1/2 y el paquete de datos mejorados a 1/4. La FIGURA 6B muestra que los paquetes de datos mejorados a 1/2 se agrupan y transfieren, y los paquetes de datos mejorados a 1/4 se agrupan y transfieren de un campo de datos. Aquí, los datos mejorados a 1/4 tienen un mejor desempeño de recepción, y son más resistentes al ruido y al desvanecimiento del canal, debido a que la ganancia de la codificación de los datos mejorados a 1/4 es mayor que aquélla de los datos mejorados a 1/2. Para mejorar el desempeño de la recepción de los datos mejorados a 1/4, los símbolos de los datos mejorados a 1/4 introducidos al procesador de símbolos 203 en la FIGURA 2, deben agruparse juntos e introducirse. En consecuencia, si el grupo de paquetes de datos mejorados a 1/2 y el grupo de paquete de datos a 1/4 se multiplexan de manera separada, el desempeño de la recepción de los datos mejorados a 1/4 puede maximizarse. Aunque la FIGURA 6B muestra los datos mejorados a 1/4 en el fondo, tales datos pueden localizarse en la parte superior, siempre que estén agrupados juntos. Un tercer método es multiplexar de manera alterna el paquete de datos mejorados a 1/2 y el paquete de datos mejorados a 1/4. La FIGURA 6C muestra que los paquetes de datos a 1/2 y los paquetes de datos a 1/4 son transferidos de manera alterna. Puede considerarse este método como un método combinado, con las ventajas del primer y del segundo métodos. Si un paquete de datos mejorados completa la multiplexión, mientras se multiplexa el paquete de datos mejorados a 1/2 y el paquete de datos mejorados a 1/4 de manera alterna, el otro paquete de datos mejorados se multiplexa continuamente. Las FIGURAS 6A-6C muestran un método para multiplexar un paquete de datos mejorados a 1/2 y un paquete de datos mejorados a 1/4, a ser transmitidos a un campo de datos VSB cuando H = 8 y Q = 2. Aunque el paquete de datos mejorados a 1/2 se multiplexa primero en las Figuras 6A y 6C, el paquete de datos mejorados a 1/4 también puede multiplexarse primero. La multiplexión uniforme puede describirse como sigue. Si el número de paquetes de datos mejorados a 1/4 (Q) es más pequeño que el número de paquetes de datos mejorados a 1/2 (H), un paquete de datos mejorados a 1/4 se multiplexa por el número Int (H/Q) de paquetes de datos mejorados a 1/2. De manera preferida, Int (A), es el entero más grande de los números menores que A. Si el número de paquetes de datos mejorados a 1/2 es menor que el número de paquete de datos mejorados a 1/4, un paquete de datos mejorados a 1/2 se multiplexa por el número int (Q/H) de paquetes de datos mejorados a 1/4. Si el número de paquetes de datos mejorados a 1/2 y el paquete de datos mejorados a 1/4 está definido, el número de paquetes de datos mejorados a 1/2, el número de paquetes de datos mejorados a 1/4 y la información de multiplexión de los datos mejorados relacionada con las reglas utilizadas para multiplexar entre los métodos de multiplexión, se insertan en el bit reservado en el segmento de sincronización del campo y se transmiten.

Tal información de multiplexion se utiliza de manera preferida en el multiplexor. El multiplexor 403 multiplexa los paquetes de datos mejorados a 1/2 y los paquetes de datos mejorados a 1/4 a una regla de acuerdo con la información de multiplexion de los datos mejorados en el segmento de sincronización del campo. De manera preferida, puede utilizarse una regla fija (una de las tres descritas anteriormente) para la multiplexion. De manera alterna, cualquiera de los métodos de multiplexion anteriores puede utilizarse, dependiendo del número de paquetes de datos mejorados a 1/2 y de paquetes de datos mejorados a 1/4 multiplexados a un campo de datos VSB. Si uno de los tres métodos anteriores se elige, se necesitan los valores de H y Q para la información de multiplexion del paquete de los datos mejorados en el segmento de sincronización del campo en el sistema VSB de la presente invención. Sin embargo, si se utiliza más de un método de multiplexion de manera selectiva, la información de multiplexion se agrega a la información de multiplexion del paquete de los datos mejorados en el segmento de sincronización del campo. Por ejemplo, la información que indica el número de paquetes de datos mejorados a 1/2 y de paquete de datos mejorados a 1/4, la información que indica como se van a multiplexar, la información que indica el número de segmentos de datos a ser asignados a los datos mejorados entre los 312 segmentos de datos, y la información que indica como se multiplexan los datos mejorados y los datos principales, se insertan en un campo de datos en un área de información de la multiplexión asignada a los bits reservados en el segmento de sincronización del campo. Si el receptor 8 VSB ATSC realiza el proceso inverso al proceso de transmisión mencionado anteriormente, todos los paquetes de datos mejorados a 1/2, los paquetes de datos mejorados a 1/4 y los datos principales pueden recibirse y procesarse. De acuerdo con el sistema de transmisión VSB digital y el método de multiplexión de los datos mejorados, cuando una pluralidad de datos mejorados codificados a diferentes códigos, además de los datos principales (por ejemplo, un paquete de datos mejorados a 1/2 y datos mejorados a 1/4), se transmite, los paquetes de datos mejorados a 1/2 y los paquetes de datos mejorados a 1/4 se multiplexan de acuerdo con una regla de multiplexión predeterminada, en respuesta al número de paquetes de datos mejorados a 1/2 y los paquetes de datos mejorados a 1/4. Los datos mejorados multiplexados se transmiten después de ser multiplexados con los datos principales, una vez más, de acuerdo con la regla de multiplexión. Si los paquetes de datos mejorados a 1/2 y los paquetes de datos mejorados a 1/4 se multiplexan en una forma uniforme, las variaciones cíclicas de sincronización en el MPEG del receptor VSB pueden reducirse y también el tamaño de la memoria intermedia de entrada en el decodificador MPEG del receptor VSB puede reducirse. Si los paquetes de datos mejorados a 1/2 y los paquetes de datos mejorados a 1/4 se agrupan y multiplexan de manera separada, la resistencia de los datos mejorados a 1/4 al ruido y al desvanecimiento del canal puede maximizarse, debido a que la ganancia de codificación es mayor que la de los datos mejorados a 1/2. Si los paquetes de datos mejorados a 1/2 y los paquetes de datos mejorados a 1/4 se multiplexan de manera alterna, no únicamente pueden reducirse las variaciones cíclicas de sincronización en el decodificador MPEG del receptor VSB, sino que también puede incrementarse el desempeño de recepción de los datos mejorados a 1/4. Será evidente para alguien con experiencia en la técnica, que las modalidades preferidas de la presente invención pueden implementarse fácilmente, utilizando, por ejemplo, un procesador de señal digital (DSP) programado de manera adecuada, u otro dispositivo de procesamiento de datos, ya sea solo o en combinación con soporte lógico extemo. Las modalidades preferidas pueden implementarse como un método, aparato o artículo de fabricación, utilizando técnicas estándar de programación y/o de ingeniería para producir programas, instrucciones fijas, elementos físicos o cualquier combinación de los mismos. El término "artículo de fabricación", como se utiliza aquí, se refiere a un código o lógico ¡mplementado en un lógico de elementos físicos (por ejemplo, un microcircuito integrado, un Arreglo de Compuerta de Campo Programable (FPGA, por sus siglas en inglés), un Circuito Integrado de Aplicación Específica (ASIC, por sus siglas en inglés), etc.), o un medio legible por computadora (por ejemplo, un medio de almacenamiento magnético (por ejemplo, unidad de disco duro, discos flexibles, cinta, etc.), almacenamiento óptico (CD-ROM, discos ópticos, etc.), dispositivos de memoria volátil y no volátil (por ejemplo, EEPROM, ROM, PROM, RAM, DRAM, SRAM, instrucciones fijas, lógico programable, etc.). El código en el medio legible por computadora se accesa y ejecuta por un procesador. La implementación del lógico, de acuerdo con las modalidades preferidas, describe operaciones específicas que ocurren en un orden particular. En las implementaciones alternativas, ciertas de las operaciones lógicas pueden realizarse en un orden diferente, modificarse o removerse, y todavía implementar modalidades preferidas de la presente invención. Además, pueden agregarse pasos al lógico descrito anteriormente y conformarse todavía a las implementaciones de la invención. Será evidente para aquellos con experiencia en la técnica que pueden hacerse varias modificaciones y variaciones en la presente invención, sin apartarse del espíritu o alcance de las invenciones. Así, se pretende que la presente invención cubra las modificaciones y variaciones de esta invención, con la condición de que caigan dentro del alcance de las reivindicaciones anexas y sus equivalentes.

Claims (1)

1. NOVEDAD DE LA INVENCION REIVINDICACIONES 1.- Un sistema de transmisión VSB, para utilizarse con datos principales y primeros y segundos datos mejorados, el sistema de transmisión VSB comprende: una unidad del multiplexor que comprende al menos un primer y segundo multiplexores, el multiplexor para multiplexar un primer paquete de datos mejorados y un segundo paquete de datos mejorados, de acuerdo con una primera regla de multiplexión predeterminada, someter el primer y segundo paquetes de datos mejorados multiplexados a un código de corrección de error avanzado, para producir datos mejorados formateados, y el segundo multiplexor para multiplexar los datos mejorados formateados, y los datos principales, en respuesta a una segunda regla de multiplexión predeterminada; un primer codificador en comunicación con la unidad del multiplexor para realizar al menos uno de la aleatorización de los datos, suplementar la paridad e intercalar los datos a un paquete de datos que sale de la unidad del multiplexor de datos principales y mejorados; un procesador de símbolos en comunicación con el primer codificador, para convertir los datos del paquete de datos que sale del primer codificador a un símbolo, codificando únicamente los símbolos de los datos mejorados a una velocidad de 1/L, L siendo un entero igual o mayor que 2, y convirtiendo el símbolo a datos de la unidad de bitio; un primer decodificador para desintercalar los datos de la unidad de bitio que salen del procesador de símbolos, y remover la paridad agregada en el primer codificador de los datos desintercalados; y un transmisor VSB para realizar la codificación de treliis, suplementar la paridad e intercalar los datos a los datos que salen del primer decodificador, para producir un paquete de datos convertidos, y transmitir el paquete de datos convertidos. 2. - El sistema de transmisión VSB de conformidad con la reivindicación 1 , caracterizado además porque los primeros datos mejorados se codifican a una velocidad de código de 1/M, M siendo un entero igual o mayor que 2, y los segundos datos mejorados se codifican a una velocidad de código de /N, N siendo un entero mayor que M. 3. - El sistema de transmisión VSB de conformidad con la reivindicación 1 , caracterizado además porque el código de corrección de error avanzado es un código de Reed-Solomon. 4.- El sistema de transmisión VSB de conformidad con la reivindicación 1 , caracterizado además porque la unidad del multiplexor incluye un preprocesador para multiplexar los primeros datos mejorados y los segundos datos mejorados, de acuerdo con una primera regla de multiplexión predeterminada, que es al menos sensible a una señal de sincronización del campo, y a una señal de control de la posición, que corresponde a las posiciones de los primeros y segundos datos mejorados. 5.- El sistema de transmisión VSB de conformidad con la reivindicación 1 , caracterizado además porque la unidad del multiplexor comprende: una memoria intermedia de los datos principales para almacenar temporalmente los datos principales introducidos en un paquete de una unidad de X bitios, y generar un paquete de datos principales; una primera memoria intermedia de los datos mejorados para almacenar los primeros datos mejorados introducidos en un paquete de la unidad de X bitios; una segunda memoria intermedia de los datos mejorados para almacenar los segundos datos mejorados introducidos en un paquete de una unidad de X bitios; un preprocesador para multiplexar los primeros datos mejorados que salen de la primera memoria intermedia de los datos mejorados, y los segundo datos mejorados que salen de la segunda memoria intermedia de los datos mejorados en una unidad de paquete, de acuerdo con la regla de multiplexión predeterminada, y convertir los datos a un formato de paquete de transporte MPEG para generar un paquete de datos mejorados; y el segundo - multiplexor para multiplexar el paquete de datos principales que sale de la memoria intermedia de los datos principales y el paquete de datos mejorados que sale del preprocesador en la unidad del segmento, de acuerdo con una segunda regla de multiplexión predeterminada. 6.- El sistema de transmisión VSB de conformidad con la reivindicación 5, caracterizado además porque el preprocesador comprende: un primer convertidor de paquete para convertir los primeros datos mejorados introducidos en el paquete de la unidad de X bitios en un primer paquete de datos mejorados de la unidad de Y bitios; un segundo convertidor de paquete para dividir los segundos datos mejorados introducidos en el paquete de la unidad de X bitios en un segundo paquete de datos mejorados de la unidad de Y bitios; el primer muitiplexor para multipíexar el primer y segundo paquetes de datos mejorados de la unidad de Y bitios, que salen del primer y segundo convertidores de paquetes, en respuesta a la información de multiplexión en una señal de sincronización del campo, y generar segundos datos multiplexados mejorados; un codificador de corrección de error y un ¡ntercalador de datos para realizar la codificación de corrección de error avanzada a los segundos datos mejorados multiplexados y generar datos mejorados intercalados; un insertador de un bit nulo para insertar al menos un bit nulo a los datos mejorados intercalados; y un insertador de un encabezado MPEG para insertar un encabezado MPEG a los datos que salen del insertador del bit nulo. 7.- El sistema de transmisión VSB de conformidad con la reivindicación 1 , caracterizado además porque un número de los primeros paquetes de datos mejorados, codificados a una velocidad de código de 1/M y multiplexado en un campo de datos VSB, se define como "H", y un número de los segundos paquetes de datos mejorados, codificados a una velocidad de código de 1/N, se define como "Q", de manera que el primer y segundo paquetes de datos mejorados se multiplexan en un campo de datos, de acuerdo con 0=(MH+NQ)< K, en donde K es un número de segmentos de datos en un campo de datos. 8 - El sistema de transmisión VSB de conformidad con la reivindicación 1 , caracterizado además porque el primer multiplexor multiplexa el primer y segundo paquetes de datos a un intervalo uniforme. 9. - El sistema de transmisión VSB de conformidad con la reivindicación 1 , caracterizado además porque el primer multiplexor multiplexa cada segundo paquete de datos mejorados por los primeros paquetes de datos mejorados numerados con lnt(H/Q), al intervalo uniforme si Q es menor que H. 10. - El sistema de transmisión VSB de conformidad con la reivindicación 1 , caracterizado además porque el primer multiplexor multiplexa cada primer paquete de datos mejorados por los segundos paquetes de datos mejorados numerados con lnt(Q/H), al intervalo uniforme, si H es menor que Q. 1. - El sistema de transmisión VSB de conformidad con la reivindicación 1 , caracterizado además porque el primer multiplexor realiza el proceso de multiplexión agrupando de manera separada el primer y segundo paquetes de datos mejorados en un campo de datos. 12. - El sistema de transmisión VSB de conformidad con la reivindicación 1 , caracterizado además porque el primer multiplexor multiplexa de manera alterna el primer y segundo paquetes de datos mejorados. 13. - El sistema de transmisión VSB de conformidad con la reivindicación 12, caracterizado además porque el primer multiplexor multiplexa de manera alterna el primer y segundo paquetes de datos mejorados, y multiplexa y transfiere únicamente el segundo paquete de datos mejorados, cuando uno de los paquetes de datos mejorados está multiplexado completamente. 14. - El sistema de transmisión VSB de conformidad con la reivindicación 1 , caracterizado además porque el primer multiplexor inserta el número del primer y segundo paquetes de datos mejorados, transmitido en un campo de datos, y la información para la regla de multiplexión predeterminada en un bit reservado de un segmento de sincronización del campo, como información de multiplexión de los datos mejorados, y a continuación multiplexa los primeros y segundos datos mejorados, de acuerdo con la regla de multiplexión predeterminada. 15. - El sistema de transmisión VSB de conformidad con la reivindicación 1 , caracterizado además porque el segundo multiplexor inserta la información para el número del primer y segundo paquetes de datos mejorados en el bit reservado del segmento de sincronización del campo como la información de multiplexión de los datos mejorados, si la regla de multiplexión para los primeros y segundos datos mejorados está determinada, y a continuación multiplexa los primeros y segundos datos mejorados, de acuerdo con la regla de multiplexión. 16.- El sistema de transmisión VSB de conformidad con la reivindicación 6, caracterizado además porque el insertador del bit nulo transfiere 2 bitios codificados a una velocidad de código de 1/2, insertando un bit nulo predeterminado entre cada bit si se introducen los primeros datos mejorados de 1 bitio, y el insertador del bit nulo transfiere 4 bitios codificados a una velocidad de código de 1/4, repitiendo cada bit dos veces, e insertando un bit nulo predeterminado entre cada bit si se introducen los segundos datos mejorados de 1 bitio. 17.- El sistema de transmisión VSB de conformidad con la reivindicación 1 , caracterizado además porque el procesador de símbolos realiza la codificación convolucional a 1/2 al bit de información de los datos mejorados, para generar un bit de paridad, y a continuación transfiere el bit de información, el cual no está codificado convolucionalmente, como un bit alto del codificador de trellis, y el bit de paridad como un bit bajo. 18.- Un método para combinar primeros y segundos datos mejorados con datos principales en un sistema de transmisión VSB, los pasos comprenden: multiplexar los primeros y segundos datos mejorados en una unidad del multiplexor, que comprende al menos un primer y segundo multiplexores, el primer multiplexor para multiplexar un primer paquete de datos mejorados, y un segundo paquete de datos mejorados de acuerdo con una primera regla de multiplexión predeterminada, someter el primer y segundo paquetes de datos mejorados multiplexados a un código de corrección de error avanzado, para producir datos mejorados formateados, y el segundo multiplexor para multiplexar los datos mejorados formateados y los datos principales, en respuesta a una segunda regla de multiplexión predeterminada; codificar una salida de la unidad del multiplexor en un primer codificador en comunicación con la unidad del multiplexor, para realizar al menos uno de la aleatorización de los datos, suplementar la paridad e intercalar los datos, a un paquete de datos que sale de la unidad del multiplexor de datos principales y mejorados; convertir los datos del paquete de datos transferidos del primer codificador a un símbolo en un procesador de símbolos, codificando únicamente los símbolos de los datos mejorados a una velocidad de 1/L, L siendo un entero igual o mayor que 2, y convirtiendo el símbolo a datos de la unidad de bitio; y decodificando los datos de la unidad de bitio en un primer decodificador, desintercalando los datos de la unidad de bitio que salen del procesador de símbolos, y remover la paridad agregada al primer codificador de los datos desintercalados. 19. - El método de conformidad con la reivindicación 18, caracterizado además porque los primeros datos mejorados se codifican a una velocidad de código de 1/ , M siendo un entero igual o mayor que 2, y los segundos datos mejorados se codifican a una velocidad de código de 1/N, N siendo un entero mayor que M. 20. - El método de conformidad con la reivindicación 18, caracterizado además porque la unidad del multiplexor incluye un preprocesador para multiplexar los primeros datos mejorados y los segundos datos mejorados, de acuerdo con una primera regla de multiplexión predeterminada, que es al menos sensible a una señal de sincronización del campo, y a una señal de control de la posición, que corresponde a las posiciones de los primeros y segundos datos mejorados. 21.- El método de conformidad con la reivindicación 18, caracterizado además porque un número de los primeros paquetes de datos mejorados, codificados a una velocidad de código de /M y multiplexado en un campo de datos VSB, se define como "H", y un número de los segundos paquetes de datos mejorados, codificados a una velocidad de código de 1/N, se define como "Q", de manera que el primer y segundo paquetes de datos mejorados se multiplexan en un campo de datos, de acuerdo con 0= (MH+NQ)=K, en donde K es un número de segmentos de datos en un campo de datos. 22.- El método de conformidad con la reivindicación 18, caracterizado además porque el primer multiplexor multiplexa el primer y segundo paquetes de datos a un intervalo uniforme. 23. - El método de conformidad con la reivindicación 18, caracterizado además porque el primer multiplexor multiplexa cada segundo paquete de datos mejorados por los primeros paquetes de datos mejorados numerados con lnt(H/Q), al intervalo uniforme si Q es menor que H. 24. - El método de conformidad con la reivindicación 18, caracterizado además porque el primer multiplexor multiplexa cada primer paquete de datos mejorados por los segundos paquetes de datos mejorados numerados con lnt(Q/H), al intervalo uniforme, si H es menor que Q. 25. - El método de conformidad con la reivindicación 18, caracterizado además porque el primer multiplexor realiza el proceso de multiplexion agrupando de manera separada el primer y segundo paquetes de datos mejorados en un campo de datos. 26. - El método de conformidad con la reivindicación 18, caracterizado además porque el primer multiplexor multiplexa de manera alterna el primer y segundo paquetes de datos mejorados. 27. - El método de conformidad con la reivindicación 26, caracterizado además porque el primer multiplexor multiplexa de manera alterna el primer y segundo paquetes de datos mejorados, y multiplexa y transfiere únicamente el segundo paquete de datos mejorados, cuando uno de los paquetes de datos mejorados está multiplexado completamente. 28. - El método de conformidad con la reivindicación 18, caracterizado además porque el primer multiplexor inserta el número del primer y segundo paquetes de datos mejorados, transmitido en un campo de datos, y la información para la regla de multiplexion predeterminada en un bit reservado de un segmento de sincronización del campo, como información de multiplexion de los datos mejorados, y a continuación multiplexa los primeros y segundos datos mejorados, de acuerdo con la regla de multiplexion predeterminada. 29. - El método de conformidad con la reivindicación 18, caracterizado además porque el segundo multiplexor inserta la información para el número del primer y segundo paquetes de datos mejorados en el bit reservado del segmento de sincronización del campo como la información de multiplexion de los datos mejorados, si la regla de multiplexion para los primeros y segundos datos mejorados está determinada, y a continuación multiplexa los primeros y segundos datos mejorados, de acuerdo con la regla de multiplexión. 30. - Una unidad del multiplexor de un sistema de transmisión VSB para utilizarse con datos principales y primeros y segundos datos mejorados, la unidad del multiplexor comprende: una primera memoria intermedia de los datos mejorados para almacenar los primeros datos mejorados introducidos en un paquete de una unidad de X bitios; una segunda memoria intermedia de los datos mejorados para almacenar los segundos datos mejorados introducidos en un paquete de una unidad de X bitios; un preprocesador que comprende un primer multiplexor para multiplexar los primeros datos mejorados que salen de la primera memoria intermedia de los datos mejorados, y los segundos datos mejorados que salen de la segunda memoria intermedia de los datos mejorados, en una unidad de paquete, de acuerdo con una primer regla de multiplexión predeterminada, y convertir los datos a un formato de paquete de transporte MPEG, para generar un paquete de datos mejorados; y un segundo multiplexor para multiplexar los datos principales y el paquete de datos mejorados que sale del preprocesador en la unidad del segmento, de acuerdo con una segunda regla de multiplexión predeterminada. 31. - La unidad del multiplexor de conformidad con la reivindicación 30, caracterizada además porque el preprocesador comprende: un primer convertidor de paquete para convertir los primeros datos mejorados introducidos en el paquete de la unidad de X bitios en un primer paquete de datos mejorados de la unidad de Y bitios; un segundo convertidor de paquete para dividir los segundos datos mejorados introducidos en el paquete de la unidad de X bitios en un segundo paquete de datos mejorados de la unidad de Y bitios; el primer multiplexor para multiplexar el primer y segundo paquetes de datos mejorados de la unidad de Y bitios, que salen del primer y segundo convertidores de paquetes, en respuesta a la información de multiplexión en una señal de sincronización del campo, y generar segundos datos multiplexados mejorados; un codificador de corrección de error y un intercalador de datos para realizar la codificación de corrección de error avanzada a los segundos datos mejorados multiplexados y generar datos mejorados intercalados; un insertador de un bit nulo para insertar al menos un bit nulo a los datos mejorados intercalados; y un insertador de un encabezado MPEG para insertar un encabezado MPEG a los datos que salen del insertador del bit nulo. 32.- La unidad del multiplexor de conformidad con la reivindicación 31 , caracterizada además porque un número de los primeros paquetes de datos mejorados, codificados a una velocidad de código de /M y multiplexado en un campo de datos VSB, se define como "H", y un número de los segundos paquetes de datos mejorados, codificados a una velocidad de código de /N, se define como "Q", de manera que el primer y segundo paquetes de datos mejorados se multiplexan en un campo de datos, de acuerdo con 0= (MH+NQ) =K, en donde K es un número de segmentos de datos en un campo de datos. 33. - La unidad del multiplexor de conformidad con la reivindicación 31 , caracterizada además porque el primer multiplexor multiplexa el primer y segundo paquetes de datos a un intervalo uniforme. 34. - La unidad del multiplexor de conformidad con la reivindicación 31 , caracterizada además porque el primer multiplexor multiplexa cada segundo paquete de datos mejorados por los primeros paquetes de datos mejorados numerados con lnt(H/Q), al intervalo uniforme si Q es menor que H. 35. - La unidad del multiplexor de conformidad con la reivindicación 31 , caracterizada además porque el primer multiplexor multiplexa cada primer paquete de datos mejorados por los segundos paquetes de datos mejorados numerados con lnt(Q/H), al intervalo uniforme, si H es menor que Q. 36. - La unidad del multiplexor de conformidad con la reivindicación 3 , caracterizada además porque el primer multiplexor realiza el proceso de multiplexión agrupando de manera separada el primer y segundo paquetes de datos mejorados en un campo de datos. 37.- La unidad del multiplexor de conformidad con la reivindicación 31 , caracterizada además porque el primer multiplexor multiplexa de manera alterna el primer y segundo paquetes de datos mejorados. 38.- La unidad del multiplexor de conformidad con la reivindicación 37, caracterizada además porque el primer multiplexor multiplexa de manera alterna el primer y segundo paquetes de datos mejorados, y multiplexa y transfiere únicamente el segundo paquete de datos mejorados, cuando uno de los paquetes de datos mejorados está multiplexado completamente.