KR101147761B1 - 디지털 방송 시스템 및 방법 - Google Patents

Abstract

본 발명은 E-VSB 디지털 방송 시스템과 관련된 것으로서, 특히 본 발명은 인핸스드 데이터가 전송되는 데이터 영역의 특정 위치에 송/수신측에서 알고 있는 기 정의된 기지 데이터를 삽입하여 전송하고, 수신측에서는 상기 기지 데이터를 복조나 등화 과정에 이용함으로써, 채널 변화가 심하거나 노이즈에 약한 환경에서 수신 성능을 향상시킬 수 있다. 또한 본 발명은 인핸스드 데이터에 대해 추가적으로 1/2 부호화하고, 프리 코더를 바이패스시켜 전송함으로써, 채널의 잡음 및 고스트에 대한 성능을 더욱 개선할 수 있다.

심볼, 길쌈 부호, 기지 데이터, 인핸스드 데이터

Description

디지털 방송 시스템 및 방법{Digital broadcasting system and method}

도 1은 본 발명에 따른 E8-VSB 송신 시스템의 구성 블록도

도 2는 도 1의 E-VSB 길쌈 부호기의 일 실시예를 보인 블록도

도 3은 도 1의 E-VSB 길쌈 부호기의 다른 실시예를 보인 블록도

도 4a는 본 발명에 따른 E-VSB 심볼 처리기의 일 실시예를 보인 블록도

도 4a는 본 발명에 따른 E-VSB 심볼 처리기의 다른 실시예를 보인 블록도

도 5a 내지 도 5c는 본 발명에 따른 인핸스드 데이터 바이트를 두 바이트로 확장하는 예들을 보인 도면

도 6a 내지 도 6c는 본 발명에 따른 인핸스드 데이터 바이트를 네 바이트로 확장하는 예들을 보인 도면

도 7a 내지 도 7c는 본 발명에 따른 체계적 길쌈 부호기의 일 실시예를 보인 블록도

도 8a 내지 도 8c는 본 발명에 따른 체계적 길쌈 부호기의 다른 실시예를 보인 블록도

도 9a 내지 도 9c는 본 발명에 따른 비체계적 길쌈 부호기의 일 실시예를 보인 블록도

도 10a, 도 10b는 본 발명에 따른 1/2 부호기의 다른 실시예들을 보인 블록 도

도 11은 본 발명에 따른 프리코더 바이패스부의 일 실시예를 보인 블록도

도 12a는 도 4a의 E-VSB 심볼 처리기에 도 7b의 길쌈 부호기, 도 11의 프리코더 바이패스부를 적용한 예를 보인 도면

도 12a는 도 12a와 동일한 동작을 수행하는 등가 도면

도면의 주요부분에 대한 부호의 설명

210,310 : 바이트-심볼 변환부 220,340 : E-VSB 심볼 처리기

230,350 : 심볼-바이트 변환부 320 : 기지 데이터 발생부

330,403,405,451,455 : 다중화기

401,452 : 역다중화기 402,452 : 1/2 부호기

404,454 : 프리코더 바이패스부

본 발명은 디지털 통신 시스템에 관한 것으로, 특히 VSB(Vestigial Side Band) 방식으로 변조하여 이를 송신하고 수신하는 디지털 방송 시스템, 및 처리 방법에 관한 것이다.

북미 및 국내에서 디지털 방송 표준으로 채택된 8T-VSB 전송방식은 MPEG 영상/음향 데이터의 전송을 위해 개발된 시스템이다. 그러나 요즈음 디지털 신호처리 기술이 급속도로 발전하고, 인터넷이 널리 사용됨에 따라서 디지털 가전과 컴퓨터 및 인터넷 등이 하나의 큰 틀에 통합되어 가는 추세이다. 따라서 사용자의 다양한 요구를 충족시키기 위해서는 디지털 방송 채널을 통하여 영상/음향 데이터에 더하여 각종 부가 데이터를 전송할 수 있는 시스템의 개발이 필요하다.

부가 데이터 방송의 일부 이용자는 간단한 형태의 실내 안테나가 부착된 PC 카드 혹은 포터블 기기를 이용하여 부가데이터방송을 사용할 것으로 예측되는데, 실내에서는 벽에 의한 차단과 근접 이동체의 영향으로 신호 세기가 크게 감소하고 반사파로 인한 고스트와 잡음의 영향으로 방송 수신 성능이 떨어지는 경우가 발생할 수 있다. 그런데 일반적인 영상/음향데이터와는 달리 부가 데이터 전송의 경우에는 보다 낮은 오류율을 가져야 한다. 영상/음향 데이터의 경우에는 사람의 눈과 귀가 감지하지 못하는 정도의 오류는 문제가 되지 않는 반면에, 부가데이터(예: 프로그램 실행 파일, 주식 정보 등)의 경우에는 한 비트의 오류가 발생해도 심각한 문제를 일으킬 수 있다. 따라서 채널에서 발생하는 고스트와 잡음에 더 강한 시스템의 개발이 필요하다.

부가 데이터의 전송은 통상 MPEG 영상/음향과 동일한 채널을 통해 시분할 방식으로 이루어 질 것이다. 그런데 디지털 방송이 시작된 이후로 시장에는 이미 MPEG 영상/음향만 수신하는 ATSC VSB 디지털 방송 수신기가 널리 보급되어 있는 상황이다. 따라서 MPEG 영상/음향과 동일한 채널로 전송되는 부가 데이터가 기존에 시장에 보급된 기존 ATSC VSB 전용 수신기에 아무런 영향을 주지 않아야 한다. 이와 같은 상황을 ATSC VSB 호환으로 정의하며, 부가데이터 방송 시스템은 ATSC VSB 시스템과 호환 가능한 시스템이어야 할 것이다. 상기 부가 데이터를 인핸스드 데이 터 또는 EVSB 데이터라 하기도 한다.

또한 열악한 채널환경에서는 기존의 ATSC VSB 수신 시스템의 수신성능이 떨어질 수 있다. 특히 휴대용 및 이동수신기의 경우에는 채널변화 및 노이즈에 대한 강건성이 더욱 요구된다.

따라서 본 발명의 목적은 부가데이터 전송에 적합하고 노이즈에 강한 새로운 디지털 방송 시스템을 제공하는데 있다.

본 발명의 다른 목적은 송/수신측에서 알고 있는 기지 데이터(Known data)를 데이터 구간의 소정 영역에 삽입하여 전송함으로써, 수신 성능을 향상시키는 방송 시스템, 방법, 및 데이터 구조를 제공하는데 있다.

본 발명의 또 다른 목적은 기지 데이터를 포함하는 인핸스드 데이터의 송/수신시 효과적인 부호화 장치 및 방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 디지털 방송 시스템의 부호화 장치는, 인핸스드 데이터와 기지 데이터 중 적어도 하나를 포함하여 구성된 인핸스드 데이터 패킷 내 각 바이트와 메인 데이터 패킷 내 바이트를 심볼로 변환하는 바이트-심볼 변환부; 입력되는 데이터 심볼이 기지 데이터 심볼이면 바이패스하고, 인핸스드 데이터 심볼이면 입력 심볼 중 하나의 비트에 대해 부호화를 수행한 후, 부호화된 하나의 비트는 포스트 디코딩하여 출력하고, 부호화된 다른 하나의 비트는 입력 심볼의 다른 하나의 비트를 대체하여 출력하는 E-VSB 심볼 처리부; 및 상기 E-VSB 심볼 처리부의 출력 심볼을 바이트로 변환하는 심볼-바이트 변환부를 포함하여 구성되는 것을 특징으로 한다.

상기 E-VSB 심볼 처리부는 입력 데이터 심볼이 메인 데이터 심볼이면 그대로 바이패스하는 것을 특징으로 한다.

상기 E-VSB 심볼 처리부는 인핸스드 데이터 패킷에 삽입한 MPEG 헤더 바이트와 인핸스드 데이터 패킷에 부가한 RS(Reed-Solomon) 패리티 바이트가 심볼로 변환된 경우에는 그대로 바이패스하는 것을 특징으로 한다.

상기 E-VSB 심볼 처리부는 입력되는 데이터 심볼이 인핸스드 데이터 심볼이면, 입력 심볼 중 상위 비트에 대해 1/2 부호율로 부호화를 수행한 후, 부호화된 하나의 비트는 포스트 디코딩하여 출력 심볼의 상위 비트로서 출력하고, 부호화된 다른 하나의 비트는 출력 심볼의 하위 비트로서 출력하는 것을 특징으로 한다.

상기 E-VSB 심볼 처리부는 입력되는 데이터 심볼이 인핸스드 데이터 심볼이면, 입력 심볼 중 하위 비트에 대해 1/2 부호율로 부호화를 수행한 후, 부호화된 하나의 비트는 포스트 디코딩하여 출력 심볼의 상위 비트로서 출력하고, 부호화된 다른 하나의 비트는 출력 심볼의 하위 비트로서 출력하는 것을 특징으로 한다.

본 발명의 다른 실시예에 따른 디지털 방송 시스템의 부호화 장치는, 인핸스드 데이터와 기지 데이터 중 적어도 하나를 포함하여 구성된 인핸스드 데이터 패킷 내 각 바이트와 메인 데이터 패킷 내 바이트를 심볼로 변환하는 바이트-심볼 변환부; 심볼 영역에서 기지 데이터를 생성하는 기지 데이터 발생부; 입력되는 심볼이 기지 데이터 심볼이면 기지 데이터 발생부의 출력 심볼을 선택하고, 그 이외에는 바이트-심볼 변환부의 출력 심볼을 선택하여 출력하는 다중화기; 상기 다중화기에서 입력되는 출력 심볼이 기지 데이터 심볼이면 바이패스하고, 인핸스드 데이터 심볼이면 입력 심볼 중 하나의 비트에 대해 부호화를 수행한 후, 부호화된 하나의 비트는 포스트 디코딩하여 출력하고, 부호화된 다른 하나의 비트는 입력 심볼의 다른 하나의 비트를 대체하여 출력하는 E-VSB 심볼 처리부; 및 상기 E-VSB 심볼 처리부의 출력 심볼을 바이트로 변환하는 심볼-바이트 변환부를 포함하여 구성되는 것을 특징으로 한다.

본 발명의 일 실시예에 따른 디지털 방송 시스템의 부호화 방법은,

(a) 인핸스드 데이터 바이트를 확장하는 단계;

(b) 확장된 인핸스드 데이터 바이트와 기지 데이터 바이트 중 적어도 하나를 포함하여 구성된 인핸스드 데이터 패킷 내 각 바이트와 메인 데이터 패킷 내 바이트를 심볼로 변환하는 단계;

(c) 입력되는 심볼이 기지 데이터 심볼이면 바이패스하고, 인핸스드 데이터 심볼이면 입력 심볼 중 하나의 비트에 대해 부호화를 수행한 후, 부호화된 하나의 비트는 포스트 디코딩하여 출력하고, 부호화된 다른 하나의 비트는 입력 심볼의 다른 하나의 비트를 대체하여 출력하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

상기 (b) 단계는 입력되는 데이터 심볼이 인핸스드 데이터 심볼이면, 입력 심볼 중 상위 비트에 대해 1/2 부호율로 부호화를 수행한 후, 부호화된 하나의 비트는 포스트 디코딩하여 출력 심볼의 상위 비트로서 출력하고, 부호화된 다른 하나 의 비트는 출력 심볼의 하위 비트로서 출력하는 것을 특징으로 한다.

상기 (b) 단계는 입력되는 데이터 심볼이 인핸스드 데이터 심볼이면, 입력 심볼 중 하위 비트에 대해 1/2 부호율로 부호화를 수행한 후, 부호화된 하나의 비트는 포스트 디코딩하여 출력 심볼의 상위 비트로서 출력하고, 부호화된 다른 하나의 비트는 출력 심볼의 하위 비트로서 출력하는 것을 특징으로 한다.

상기 (a) 단계는 각 인핸스드 데이터 바이트 내 각 비트마다 그 뒤에 널 비트를 삽입하여 두 개의 인핸스드 데이터 바이트로 확장하는 것을 특징으로 한다.

상기 (a) 단계는 각 인핸스드 데이터 바이트 내 각 비트를 반복하고, 반복된 비트를 포함하여 각 비트마다 그 뒤에 널 비트를 삽입하여 네 개의 인핸스드 데이터 바이트로 확장하는 것을 특징으로 한다.

상기 (a) 단계는 각 인핸스드 데이터 바이트 내 각 비트마다 그 앞에 널 비트를 삽입하여 두 개의 인핸스드 데이터 바이트로 확장하는 것을 특징으로 한다.

상기 (a) 단계는 각 인핸스드 데이터 바이트 내 각 비트를 반복하고, 반복된 비트를 포함하여 각 비트마다 그 앞에 널 비트를 삽입하여 네 개의 인핸스드 데이터 바이트로 확장하는 것을 특징으로 한다.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것 에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.

본 발명은 인핸스드 데이터 패킷 내 소정 위치에 송/수신측에서 미리 알고 있는 기지 데이터(known data)를 삽입하여 전송하고, 이를 수신기에서 이용하도록 함으로써, 수신기의 수신 성능을 향상시키기 위한 것이다.

특히 본 발명은 기지 데이터를 포함하는 인핸스드 데이터와 메인 데이터를 패킷 단위로 다중화한 후 이를 부호화할 때 상기 메인 데이터 및 기지 데이터는 부호화를 바이패스하고, 인핸스드 데이터에 대해서만 추가적인 부호화를 수행하기 위한 것이다.

도 1은 본 발명의 일 실시예에 따른 디지털 방송 송신 시스템의 전체 구성 블록도로서, E-VSB 전처리부(101), E-VSB 패킷 포맷터(102), 패킷 다중화기(103), 스케쥴러(104), 데이터 랜더마이저(105), E-VSB 후처리부(110), RS 부호기(121), 데이터 인터리버(122), 트렐리스 부호화부(123), 호환성 처리부(124), 프레임 다중화기(125), 및 송신부(130)로 구성된다.

이와 같이 구성된 본 발명에서 메인 데이터는 트랜스 포트 패킷 단위로 패킷 다중화기(103)로 출력되고, 인핸스드 데이터는 E-VSB 전처리부(101)로 출력된다. 상기 E-VSB 전처리부(101)는 인핸스드 데이터에 대해 추가의 에러 정정 부호화, 바이트 확장 등과 같은 전처리를 수행한 후 E-VSB 패킷 포맷터(102)로 출력한다.

상기 E-VSB 패킷 포맷터(102)는 상기 스케쥴러(105)의 제어에 의해 상기 전처리된 인핸스드 데이터와 기 정의된 기지 데이터를 다중화하여 그룹을 구성한다. 이어 상기 그룹 내 데이터를 184바이트 단위의 인핸스드 데이터 패킷으로 나누고, 상기 패킷 앞에 4바이트의 MPEG 헤더를 추가하여 188바이트 단위의 인핸스드 데이터 패킷(즉, MPEG 호환 패킷)으로 출력한다. 즉 하나의 인핸스드 데이터 패킷 그룹에는 연속하는 다수개의 인핸스드 데이터 패킷이 포함되어 있다.

상기 E-VSB 패킷 포맷터(102)의 출력은 패킷 다중화기(103)로 입력된다. 상기 패킷 다중화기(103)는 상기 스케쥴러(105)의 제어에 의해 메인 데이터 패킷과 인핸스드 데이터 패킷 그룹을 트랜스포트 스트림(Transport Stream ; TS) 패킷 단위로 시분할 다중화하여 출력한다.

즉, 상기 스케줄러(105)는 E-VSB 패킷 포맷터(102)에서 인핸스드 데이터와 기지 데이터를 다중화할 수 있도록 제어 신호를 생성하여 출력하고, 또한 상기 패킷 다중화기(103)에서 메인 데이터 패킷과 인핸스드 데이터 패킷 그룹을 다중화할 수 있도록 제어 신호를 출력한다. 상기 패킷 다중화기(103)는 제어신호를 입력받아 TS 패킷 단위로 메인 데이터 패킷과 인핸스드 데이터 패킷 그룹을 다중화하여 출력한다.

본 발명은 E-VSB 패킷 포맷터(102)에서 기지 데이터와 인핸스드 데이터를 다중화하는 것을 일 실시예로 설명하고 있다.

본 발명은 또 다른 실시예로, E-VSB 패킷 포맷터(102)는 기지 데이터(known data)가 삽입될 기지 데이터 위치 홀더를 결정하고 결정된 기지 데이터 위치 홀더에 널 데이터를 삽입한 후 상기 E-VSB 전처리부(101)에서 전처리된 인핸스드 데이터와 다중화할 수도 있다. 이때 실제 기지 데이터는 뒷단에서 발생되어 상기 기지 데이터 위치 홀더의 널 데이터와 치환된다.

한편 상기 패킷 다중화기(103)의 출력은 데이터 랜더마이저(103)에서 랜더마이즈되어 E-VSB 후처리부(110)로 제공된다.

상기 E-VSB 후처리부(110)는 RS 부호기(111), 데이터 인터리버(112), E-VSB 길쌈 부호기(113), 데이터 디인터리버(114), RS 바이트 제거기(115)를 포함하여 구성된다.

상기 RS 부호기(111)는 데이터 랜더마이저(104)의 출력에 대해 RS 부호화를 수행하여 20바이트의 패리티 데이터를 부가한 후 데이터 인터리버(112)를 거쳐 E-VSB 길쌈 부호기(113)로 제공된다.

상기 E-VSB 길쌈 부호기(113)는 입력되는 바이트를 심볼로 변환하여 인핸스드 데이터 심볼에 대해서만 길쌈 부호화를 수행하고 이를 다시 심볼에서 바이트로 변환하여 출력한다. 즉 상기 E-VSB 길쌈 부호기(113)는 상기 데이터 인터리버(112)의 출력이 메인 데이터인 경우나 인핸스드 데이터 패킷에 삽입되었던 기지 데이터인 경우에는 데이터의 변경 없이 그대로 출력되도록 한다. 또한 상기 E-VSB 길쌈 부호기(113)는 E-VSB 패킷 포맷터(102)에서 부가된 MPEG 헤더 바이트나 RS 부호기(111)에서 인핸스드 데이터 패킷에 부가된 RS 패리티 바이트에 대해서도 데이터의 변경 없이 그대로 출력되도록 한다.

상기 E-VSB 길쌈 부호기(113)의 출력은 데이터 디인터리버(114)에서 디인터리빙된 후 RS 바이트 제거기(115)로 출력되어 20바이트의 패리티 데이터가 제거된다. 이는 E-VSB 길쌈 부호기(113)에 의해 원래의 데이터가 변경되었으므로 다시 패 리티를 계산하기 위해서이다. 상기 RS 바이트 제거기(115)의 출력은 RS 부호기(121)로 제공된다. 이후의 동작은 기 출원된 특허(출원번호 2005-90175호, 출원일 2005.09.27)를 참조하고 상세 설명을 생략한다.

본 발명에서는 상기 E-VSB 길쌈 부호기(113)에 대해서 상세히 설명한다. 본 발명의 도면에서는 구분을 용이하게 하기 위해 메인 데이터 심볼을 M, 인핸스드 데이터 심볼을 E, 기지 데이터 심볼을 T로 표시하고 있다.

도 2는 본 발명에 따른 E-VSB 길쌈 부호기의 일 실시예를 보인 상세 블록도로서, 바이트-심볼 변환부(byte-symbol converter 또는 12-way interleaver)(210), E-VSB 심볼 처리기(220), 및 심볼-바이트 변환부(symbol-byte converter 또는 12-way deinterleaver)(230)를 포함하여 구성된다.

상기 바이트-심볼 변환부(210)에서는 데이터 인터리버(112)에서 인터리빙되어 출력되는 바이트를 심볼로 변환하여 E-VSB 심볼 처리기(220)로 출력한다. 이때 한 개의 바이트는 네 개의 심볼로 변환되며, 한 개의 심볼은 두 개의 비트로 구성된다.

상기 E-VSB 심볼 처리기(220)에서는 인핸스드 데이터 심볼에 대해서만 1/2 부호율의 부호화를 수행하고, 메인 데이터 심볼과 기지 데이터 심볼은 데이터의 변경없이 그대로 출력한다. 또한 상기 E-VSB 심볼 처리기(220)는 E-VSB 패킷 포맷터(102)에서 인핸스드 데이터 패킷에 삽입한 MPEG 헤더 바이트와 RS 부호기(111)에서 인핸스드 데이터 패킷에 부가한 RS 패리티 바이트가 심볼로 변환된 경우에도 데이터의 변경없이 그대로 출력한다.

상기 E-VSB 심볼 처리기(220)의 출력 심볼은 심볼-바이트 변환부(230)에서 바이트로 변환되어 출력된다. 상기 바이트-심볼 변환부(210)는 트렐리스 부호기(123)의 바이트-심볼 변환부(도시되지 않음)와 동일한 것이며, 심볼-바이트 변환부(230)는 바이트-심볼 변환부의 역 과정이다.

도 3은 본 발명에 따른 E-VSB 길쌈 부호기의 또 다른 실시 예로서, 도 3의 E-VSB 심볼 처리기에서는 도 2의 E-VSB 심볼 처리기와 비교하여 기지 데이터 발생부(320)와 다중화기(330)를 더 포함하고 있다. 도 3에서 바이트-심볼 변환부(310)와 E-VSB 심볼 처리기(340), 그리고 심볼-바이트 변환부(350)의 동작은 도 2와 동일하다.

도 3의 E-VSB 길쌈 부호기의 특징은 E-VSB 패킷 포맷터(102)에서 삽입한 기지 데이터가 바이트-심볼 변환부(310)를 통해 출력될 때 이를 심볼 영역에서 발생한 기지 데이터 심볼로 치환하여 E-VSB 심볼 처리기(340)로 출력한다는 것이다. 이는 기지 데이터가 수신기에서 사용되는 것은 심볼 영역이므로 심볼 영역에서 원하는 특성을 가지도록 기지 데이터의 심볼 열을 만드는 것이 보다 효과적이기 때문이다.

이 경우 E-VSB 패킷 포맷터(102)에서 삽입한 기지 데이터는 기지 데이터가 삽입될 위치를 미리 확보하는 위치 홀더의 역할을 수행하는 것이다.

즉, 상기 바이트-심볼 변환부(310)로 입력되는 데이터는 기지 데이터 위치 홀더가 다중화된 인핸스드 데이터 패킷과 메인 데이터 패킷의 바이트이다.

상기 바이트-심볼 변환부(310)에서 심볼로 변환된 데이터는 다중화기(330)로 출력된다. 또한 심볼 영역에서 생성된 기지 데이터(T)도 다중화기(330)로 출력된다. 상기 다중화기(330)는 입력되는 심볼이 메인 데이터 심볼이거나 인핸스드 데이터 심볼이면 바이트-심볼 변환부(310)의 출력을 선택하고, 기지 데이터(또는 기지 데이터 위치 홀더) 심볼이면 상기 기지 데이터 발생부(320)의 출력을 선택하여 E-VSB 심볼 처리기(340)로 출력한다.

상기 E-VSB 심볼 처리기(340)는 인핸스드 데이터 심볼(E)에 대해서만 1/2 길쌈 부호화를 수행하고, 메인 데이터 심볼(M)이거나 기지 데이터 심볼(T)이면 부호화를 수행하지 않고 바이패스한다. 이때 상기 E-VSB 심볼 처리기(340)는 E-VSB 패킷 포맷터(102)에서 부가된 MPEG 헤더 바이트나 RS 부호기(111)에서 인핸스드 데이터 패킷에 부가된 RS 패리티 바이트에 대해서도 부호화를 수행하지 않고 그대로 바이패스한다.

상기 심볼-바이트 변환부(350)는 상기 E-VSB 심볼 처리기(340)의 출력 심볼을 바이트로 변환하여 데이터 디인터리버(114)로 출력한다.

도 4a, 도 4b는 상기 E-VSB 심볼 처리기의 실시예들을 보인 것으로서, 도 2와 도 3의 길쌈 부호기에 모두 적용된다.

도 4a의 E-VSB 심볼 처리기는 역다중화기(DEMUX)(401), 1/2 부호율의 부호기(이하 1/2 부호기)(402), 제1,제2 다중화기(MUX)(403,405), 및 프리코더 바이패스부(404)를 포함하여 구성된다

도 4a에서, X2는 길쌈 부호기의 바이트-심볼 변환부에서 출력한 심볼의 두 비트 중에서 상위 비트에 해당하며 X1은 하위 비트에 해당한다. 그리고 M은 메인 데이터 심볼을, T는 기지 데이터 심볼을, E는 인핸스드 데이터 심볼을 의미한다.

그리고 인핸스드 데이터 패킷에 삽입된 MPEG 헤더 바이트와 RS 부호기에서 삽입된 패리티 바이트가 심볼로 변환된 경우에는 메인 데이터 심볼로 처리된다.

이와 같이 구성된 도 4a에서 역다중화기(401)는 입력 비트 X2가 메인 데이터 심볼의 상위 비트이거나 기지 데이터 심볼의 상위 비트인 경우에는 이를 제 1 다중화기(403)로 출력하고, 인핸스드 데이터 심볼의 상위 비트인 경우에는 1/2 부호율의 부호기(이하 1/2 부호기)(402)로 출력한다.

상기 1/2 부호기(402)는 인핸스드 심볼에 대해서만 동작하며 인핸스드 심볼의 X2비트에 대하여 부호화하여 두 개의 비트를 출력한다. 이때 출력 비트 중에 하나는 제 1 다중화기(403)를 통해 프리코더 바이패스부(404)로 출력되고 다른 하나는 제 2 다중화기(405)로 출력된다.

상기 제 1 다중화기(403)는 입력 심볼이 메인 데이터 심볼(M)이거나 기지 데이터 심볼(T)인 경우에는 상기 역다중화기(401)의 출력을 선택하고, 인핸스드 데이터 심볼(E)인 경우에는 1/2 부호기(402)의 한 출력 비트를 선택하여 프리코더 바이패스부(404)로 출력한다. 상기 프리코더 바이패스부(404)는 입력 데이터가 인핸스드 데이터 심볼인 경우에는 나중에 트렐리스 부호기에서 프리코더가 바이패스 되도록 연산을 하여 출력하고, 메인이나 기지 데이터 심볼인 경우에는 데이터의 변경없이 그대로 출력한다. 상기 프리코더 바이패스부(404)의 동작은 나중에 상세히 설명한다.

상기 제 2 다중화기(405)는 입력 심볼이 인핸스드 데이터 심볼인 경우에는 입력 비트 X1 대신에 1/2 부호기(402)의 출력 비트를 선택하여 출력하고, 메인 데이터 또는 기지 데이터 심볼인 경우에는 입력 비트 X1을 선택하여 출력한다.

결과적으로 인핸스드 심볼의 입력 비트 두 개중에서 상위 비트 X2만 부호화되어 두 개의 비트가 출력되고 하위 비트 X1은 버려진다.

도 4는 E-VSB 심볼 처리기의 또 다른 실시 예를 보여주고 있다. 상기 4b는 도 4a와 유사하지만 인핸스드 심볼의 입력 비트 중에서 하위 비트인 X1이 부호화되어 두개의 비트로 출력되고 상위 비트 X2가 버려진다는 점이 다르다.

이를 위해 상위비트 X2는 제1 다중화기(451)로 출력되고, 하위비트 X1는 역다중화기(452)로 출력된다. 상기 역다중화기(452)는 입력되는 하위비트 X1이 인핸스드 데이터이면 1/2 부호기(453)로 출력하고, 메인 데이터이거나 기지 데이터이면 제2 다중화기(455)로 출력한다. 상기 1/2 부호기(453)는 상기 역다중화기(452)에서 출력되는 인핸스드 데이터 비트에 대해 1/2 부호화를 수행하여 2비트를 생성하고, 그 중 한 비트는 제1 다중화기(451)로 출력하고, 다른 한 비트는 제2 다중화기(455)로 출력한다.

상기 제1 다중화기(451)는 입력되는 데이터가 메인 데이터이거나 기지 데이터이면 상위 비트 X2를 선택하고, 인핸스드 데이터이면 1/2 부호기(453)의 출력 비트를 선택하여 프리코더 바이패스부(454)로 출력한다. 상기 프리코더 바이패스부(454)는 입력 데이터가 인핸스드 데이터이면 나중에 트렐리스 부호기에서 프리코더가 바이패스 되도록 연산을 하여 출력하고, 메인이나 기지 데이터이면 데이터의 변경없이 그대로 출력한다.

상기 제2 다중화기(455)는 입력 데이터가 인핸스드 데이터이면 상기 1/2 부호기(453)의 다른 출력 비트를 선택하고, 메인 데이터이거나 기지 데이터이면 역다중화기(452)의 출력 비트를 선택하여 출력한다.

결과적으로 인핸스드 심볼의 입력 비트 두 개중에서 상위 비트 X2는 버려지고, 하위 비트 X1만 부호화되어 두 개의 비트로 출력된다.

한편 상기 도 1의 E-VSB 전처리부(101)에서는 인핸스드 데이터에 대해 추가의 에러 정정 부호화, 바이트 확장 등과 같은 전처리를 수행한다고 하였었다. 이때 상기 E-VSB 심볼 처리기의 처리 방법에 따라 상기 E-VSB 전처리부(101)에서 바이트를 확장하는 방법이 달라진다.

도 5a 내지 도 5c, 도 6a 내지 도 6c는 그 예들을 보인 것이다.

이 중 도 5a 내지 도 5c는 한 바이트의 인핸스드 데이터를 두 바이트로 확장하는 예를 보인 것이고, 도 6a 내지 도 6c는 한 바이트의 인핸스드 데이터를 네 바이트로 확장하는 예를 보인 것이다.

상기 도 5a, 도 6a는 도 4a와 같은 E-VSB 심볼 처리기에 적용하면 보다 효과적이고, 도 5b, 도 6b는 도 4b와 같은 E-VSB 심볼 처리기에 적용하면 보다 효과적이다. 도 5c, 도 6c는 도 4a, 도 4b 중 어디에 적용해도 좋다.

상기 바이트 확장은 비트 사이마다 널 비트를 삽입하거나, 각 비트를 반복하는 방법 등이 이용된다.

도 5a는 도 4a의 E-VSB 심볼 처리기를 사용할 경우에 E-VSB 전처리부(101)에서 인핸스드 데이터 바이트에 대하여 수행하는 두 바이트 확장의 일 실시예를 설명 하고 있다. 도 4a의 E-VSB 심볼 처리기에서는 인핸스드 심볼의 상위 비트만 사용하고 하위 비트는 버리기 때문에, E-VSB 전처리부(101)에서는 도 5a에서와 같이 한 개의 입력 바이트에 대하여 각 비트의 바로 뒤에 널(Null) 비트(x)를 삽입하여 두 바이트를 출력한다. 상기 출력된 바이트들은 나중에 바이트-심볼 변환부에서 두 비트 단위의 심볼로 변환되어 도 4a의 E-VSB 심볼 처리기로 입력된다. 이때 입력 심볼의 상위 비트 X2는 정보가 있는 비트이고 하위 비트 X1은 널 비트이며, 상기 하위 비트X1은 도 4a의 제2 다중화기(405)의 의해 1/2 부호기(402)의 출력 비트로 치환되어진다.

도 5b는 도 4b의 E-VSB 심볼 처리기를 사용할 경우에 E-VSB 전처리부(101)에서 인핸스드 데이터 바이트에 대하여 수행하는 두 바이트 확장의 다른 실시예를 설명하고 있다. 도 4b의 E-VSB 심볼 처리기에서는 인핸스드 심볼의 하위 비트만 사용하고 상위 비트는 버리기 때문에, E-VSB 전처리부(101)에서는 도 5b에서와 같이 한 개의 입력 바이트에 대하여 각 비트의 바로 앞에 널(Null) 비트(x)를 삽입하여 두 바이트를 출력한다. 상기 출력된 바이트들은 나중에 바이트-심볼 변환부에서 두 비트 단위의 심볼로 변환되어 도 4b의 E-VSB 심볼 처리기로 입력된다. 이때 입력 심볼의 상위 비트X2는 널 비트이고, 하위 비트X1은 정보가 있는 비트이며, 상기 상위 비트 X2는 도 4b의 제1 다중화기(451)에 의해 1/2 부호기(453)의 출력 비트로 치환되어진다.

도 5c는 도 4a와 도 4b의 E-VSB 심볼 처리기에 모두 적용할 수 있는 두 바이트 확장의 또 다른 실시예를 설명하고 있다. 도 5a와 도 5b에서 널 비트는 임의의 값을 사용해도 무방하므로 도 5c와 같이 한 개의 입력 바이트에 대해 각 비트를 한번씩 반복하여 두 바이트를 확장하면, 도 4a와 도 4b의 E-VSB 심볼 처리기에 모두 적용할 수 있다.

도 6a는 도 4a의 E-VSB 심볼 처리기를 사용할 경우에 E-VSB 전처리부(101)에서 인핸스드 데이터 바이트에 대하여 수행하는 네 바이트 확장의 일 실시예를 설명하고 있다. 도 4a의 E-VSB 심볼 처리기에서는 인핸스드 심볼의 상위 비트만 사용하고 하위 비트는 버린다. 따라서 E-VSB 전처리부(101)에서는 도 6a에서와 같이 한 개의 입력 바이트에 대하여 각 비트를 반복하여 두 개씩 만들고 반복된 비트를 포함하여 각 비트의 바로 뒤에 널(Null) 비트(x)를 삽입함에 의해 한 바이트를 네 바이트로 확장하여 출력한다. 즉 인핸스드 데이터의 데이터량이 네 배로 늘어나는 것이다.

상기 출력된 바이트들은 나중에 바이트-심볼 변환부에서 두 비트 단위의 심볼로 변환되어 도 4a의 E-VSB 심볼 처리기로 입력된다. 이때 입력 심볼의 상위 비트 X2는 정보가 있는 비트이고 하위 비트 X1은 널 비트이며, 상기 하위 비트X1은 도 4a의 제2 다중화기(405)의 의해 1/2 부호기(402)의 출력 비트로 치환되어진다.

도 6b는 도 4b의 E-VSB 심볼 처리기를 사용할 경우에 E-VSB 전처리부(101)에서 인핸스드 데이터 바이트에 대하여 수행하는 네 바이트 확장의 다른 실시 예를 설명하고 있다. 도 4b의 E-VSB 심볼 처리기에서는 인핸스드 심볼의 하위 비트만 사용하고 상위 비트는 버린다. 따라서 E-VSB 전처리부(101)에서는 도 6b에서와 같이 한 개의 인핸스드 입력 바이트에 대하여 각 비트를 반복하여 두 개씩 만들고 반복 된 비트를 포함하여 각 비트마다 바로 앞에 널(Null) 비트(x)를 삽입함에 의해 한 바이트를 네 바이트로 확장하여 출력한다.

상기 출력된 바이트들은 나중에 바이트-심볼 변환부에서 두 비트 단위의 심볼로 변환되어 도 4b의 E-VSB 심볼 처리기로 입력된다. 이때 입력 심볼의 상위 비트X2는 널 비트이고, 하위 비트X1은 정보가 있는 비트이며, 상기 상위 비트 X2는 도 4b의 제1 다중화기(451)에 의해 1/2 부호기(453)의 출력 비트로 치환되어진다.

도 6c는 도 4a와 도 4b의 E-VSB 심볼 처리기에 모두 적용할 수 있는 네 바이트 확장의 또 다른 실시 예를 설명하고 있다. 도 6a와 도 6b에서 널 비트는 임의의 값을 사용해도 무방하므로 도 6c와 같이 한 개의 입력 바이트에 대해 각 비트를 네 번 반복하여 네 바이트로 확장하면, 도 4a와 도 4b의 E-VSB 심볼 처리기에 모두 적용할 수 있다. 도 6a, 6b 내지 6c 와 같이 바이트를 확장하면 각 비트가 두 번씩 EVSB 심볼처리기에서 1/2 부호화되기 때문에 결과적으로 1/4 부호율의 부호화가 되는 효과를 가진다.

도 7 내지 도 10은 본 발명에 따른 E-VSB 심볼 처리기의 1/2 부호기의 구체적인 실시예들을 보인 것이다.

도 7은 본 발명에 따른 1/2 체계적 길쌈 부호기(systematic convolutional encoder)의 실시예들을 보인 것으로서, 도 7a는 메모리가 M개인 피드백 형태의 체계적 1/2 길쌈 부호기의 한 유형을 보여주고 있다.

상기 도 7a에서 입력 비트 u는 출력 비트 d2로 그대로 출력된다. 즉, 정보를 갖고 있는 입력 비트 u는 출력 상위 비트 d2로 그대로 출력됨과 동시에 부호화되어 출력 하위 비트 d1로 출력된다. 이와 같이 입력 비트가 출력 비트 중 하나로 그대로 출력되는 길쌈 부호기를 체계적 길쌈 부호기라고 부른다.

도 7a는 출력 하위 비트 d1 즉, 최종단의 메모리 S1의 값을 피드백받아 소정값을 곱하는 곱셈기(h1), 상기 입력 비트(u)를 입력받아 소정값을 곱하는 곱셈기(g1), 상기 두 곱셈기(h1,g1)의 출력과 바로 전단의 레지스터의 출력을 더하는 모듈로 가산기, 및 상기 모듈로 가산기의 출력을 일시 저장하는 메모리 S1을 포함하는 구조가 M개 직렬로 구비되어, 하나의 입력 비트(u)를 두 개의 출력 비트(d2,d1)로 출력한다. 여기서, 상기 곱셈기에 곱해지는 소정값 즉, 계수 gi,hi는 0 또는 1이며, i=1～M이다.

상기 S1에서 SM-1까지 각 메모리의 입력은 입력 비트 u와 S1 메모리의 출력이 각각 곱셈기를 통한 후 이전(왼쪽) 메모리의 값과 모듈로 덧셈되어 제공될 수 있다. 한편 SM 메모리의 경우에는 입력 비트 u와 메모리 S1의 출력이 각 곱셈기(gM,hM)를 통한 후 모듈로 더해져서 입력된다.

도 7a와 같은 길쌈 부호기의 특징은 제일 마지막 메모리 S1의 값이 그대로 하위 비트 d1로 출력되고, 동시에 이 값이 나머지 메모리의 입력으로 피드백 될 수 있다는 점이다.

도 7b는 도 7a의 1/2 체계적 길쌈 부호기의 메모리가 2개인 경우를, 도 7c는 3개인 경우의 예를 보이고 있다.

즉, 도 7b는 메모리가 2개인 1/2 체계적 길쌈 부호기의 구성 블록도로서, 길쌈 부호화된 하위 비트(d1)를 피드백받아 일시 저장하는 메모리 S2, 상기 메모리 S2의 출력과 입력 비트(u)를 더하는 가산기, 및 상기 가산기의 출력을 일시 저장한 후 길쌈 부호화된 하위 비트(d1)로 출력하는 메모리 S1로 구성된다. 즉, 도 7b는 도 7a에서 곱셈기들(g1,h1)의 계수만 1로 하고, 나머지 곱셈기들의 계수를 0으로 하였을 때와 등가이다.

도 7c는 메모리가 3개인 1/2 체계적 길쌈 부호기의 구성 블록도로서, 길쌈 부호화된 하위 비트(d1)를 피드백받아 일시 저장하는 메모리 S3, 상기 메모리 S3의 출력과 입력 비트(u)를 더하는 제 1 가산기, 상기 제 1 가산기의 출력을 일시 저장하는 메모리 S2, 상기 메모리 S2의 출력과 피드백되는 길쌈 부호화된 하위 비트(d1)를 더하는 제 2 가산기, 및 상기 제 2 가산기의 출력을 일시 저장한 후 길쌈 부호화된 하위 비트(d1)로 출력하는 메모리 S1로 구성된다. 즉, 도 7c는 도 7a에서 곱셈기들(g2,h1,h2)의 계수만 1로 하고, 나머지 곱셈기들의 계수를 0으로 하였을 때와 등가이다.

도 8은 본 발명에 따른 1/2 체계적 길쌈 부호기(systematic convolutional encoder)의 다른 실시예들을 보인 것이다. 도 8의 길쌈 부호기도 도 7과 같이 입력 비트 u가 출력 비트 d2로 그대로 출력되는 체계적 길쌈 부호기이다.

도 8a는 메모리가 M개인 피드백 형태의 체계적 1/2 길쌈 부호기의 또 다른 유형을 보여주고 있다.

상기 도 8a에서는 S1에서 SM-1까지 각 메모리의 입력은 이전(왼쪽) 메모리의 값이 된다. 그리고 메모리 SM의 경우에는 S1에서 SM-1까지 각 메모리의 출력이 곱셈기(h1~hM)를 통한 후 입력 비트 u와 모듈로 덧셈되어 입력된다. 그리고 각 메모 리 S1~SM의 출력과 메모리 SM의 입력이 각 곱셈기(g1~gM+1)를 통한 후 모듈로 덧셈되어 출력 비트 d1로 출력된다. 도 8a와 같은 길쌈 부호기의 특징은 각 메모리 S1~SM의 출력이 피드백되어 메모리 SM의 입력으로 더해질 수 있다는 것이다.

도 8b는 도 8a의 1/2 체계적 길쌈 부호기의 메모리가 2개인 경우의 예를 보이고 있다. 도 8b는 도 8a에서 곱셈기들(g1,g3,h1,h2)의 계수만 1로 하고, 나머지 곱셈기들의 계수를 0으로 하였을 때와 등가이다.

도 8c는 도 8a의 1/2 체계적 길쌈 부호기의 메모리가 3개인 경우의 예를 보이고 있다. 도 8c는 도 8a에서 곱셈기들(g1,g2,g4,h1,h3)의 계수만 1로 하고, 나머지 곱셈기들의 계수를 0으로 하였을 때와 등가이다.

도 9는 본 발명에 따른 1/2 비체계적 길쌈 부호기(systematic convolutional encoder)의 실시예들을 보인 것이다. 도 9의 길쌈 부호기는 입력 비트 u가 부호화되어 두 개의 출력 비트 d2,d1로 출력되는 비체계적 길쌈 부호기이다.

도 9a는 메모리가 M개인 1/2 부호율의 비체계적(non-systematic) 길쌈 부호기의 유형을 보여주고 있다. 상기 도 9a를 보면 입력 비트 u가 각 메모리(SM~S1)에 쉬프트 됨을 알 수 있다. 즉 입력 비트 u는 메모리 SM에 입력되고, 메모리 SM의 출력은 메모리 SM-1로 입력되는 방식으로 각 메모리의 출력이 이후 메모리의 입력이 된다. 그리고 입력 비트 u와 각 메모리 SM~S1의 출력 비트가 각각 곱셈기(hM+1 ~h1)를 통한 후 모듈로 덧셈되어 출력되면, 이 값이 출력 상위 비트 d2가 된다.

또한, 입력 비트 u와 각 메모리 SM~S1의 출력 비트가 각각 곱셈기(gM+1 ~g1)를 통한 후 모듈로 덧셈되어 출력되면, 이 값이 출력 하위 비트 d1가 된다.

도 9b는 도 9a의 1/2 비체계적 길쌈 부호기의 메모리가 2개인 경우의 예를 보이고 있다. 도 9b는 도 9a에서 곱셈기들(g1,g2,g3,h1,h3)의 계수만 1로 하고, 나머지 곱셈기들의 계수를 0으로 하였을 때와 등가이다.

도 9c는 도 9a의 1/2 비체계적 길쌈 부호기의 메모리가 3개인 경우의 예를 보이고 있다. 도 9c는 도 9a에서 곱셈기들(g1~g4,h1,h3,h4)의 계수만 1로 하고, 나머지 곱셈기들의 계수를 0으로 하였을 때와 등가이다.

도 10a, 도 10b는 1/2 부호기로 길쌈 부호기를 쓰지 않는 예들이다.

도 10a는 반복 부호기로 1/2 부호기를 구현하는 예를 보이고 있다. 상기 반복 부호기는 입력 비트 u를 그대로 두개의 출력 비트 d2,d1로 출력한다.

도 10b는 반전 부호기로 1/2 부호기를 구현하는 예를 보이고 있다. 상기 반전 부호기는 입력 비트 u를 그대로 출력 상위 비트 d2로 출력함과 동시에 상기 입력 비트 u를 반전시켜 출력 하위 비트 d1으로 출력한다.

전술한 바와 같이 상기 1/2 부호기는 한 비트를 입력받아 두 비트로 출력하는 부호기는 어느 것이나 가능하며, 예를 들어, 1/2 체계적 길쌈 부호기, 1/2 비체계적 길쌈 부호기, 1/2 반복 부호기, 1/2 반전 부호기 등을 사용할 수 있다. 여기서 상기 1/2 부호기는 보다 넓고 다양하게 응용될 수 있으므로 상기 예로 제시한 것에 제한되지 않을 것이다.

도 11은 도 4a와 도 4b의 E-VSB 심볼 처리기에서 사용되는 프리코더 바이패스부의 상세한 동작을 설명하고 있다. 상기 도면을 보면 알 수 있듯이 프리코더 바이패스부는 다중화기(510), 프리 코더(Pre-Coder)(520), 및 포스트 디코더(Post Decoder)(530)로 구성되고 포스트 디코더(530)는 프리 코더(520)의 역과정이다.

상기 다중화기(510)는 입력 데이터 심볼 종류에 따라 입력 비트 또는 프리 코더(520)의 출력을 선택하여 포스트 디코더(530)로 출력한다. 만일 입력 데이터가 인핸스드 데이터 심볼이면 입력 비트를 선택하고, 기지 데이터 심볼이거나 메인 데이터 심볼이면 프리 코더(520)의 출력 비트를 선택하여 포스트 디코더(530)로 출력한다. 상기 포스트 디코더(530)는 다중화기(510)의 출력을 포스트 디코딩하여 출력한다.

따라서 상기 도 11의 프리코더 바이패스부에서는 메인 데이터 심볼 또는 기지 데이터 심볼이 입력되면 프리 코더(520)와 포스트 디코더(530)를 순차적으로 거치게 되므로, 결국 입력 비트와 동일한 값이 출력되게 된다. 이것은 결국 트렐리스 부호기에 있는 프리 코더를 통과하였을 때 메인 데이터와 기지 데이터는 프리 코딩되는 효과를 갖는다.

한편 인핸스드 데이터 심볼이 입력되면 포스트 디코더(530)만 거치게 된다. 이것은 결국 트렐리스 부호기에 있는 프리 코더를 통과하였을 때 인핸스드 데이터 심볼은 프리 코더가 바이패스되는 효과를 갖는다.

도 12a는 도 4a의 1/2 부호기에 도 7b의 길쌈 부호기와 도 11의 프리코더 바이패스부를 적용한 예를 보인 E-VSB 심볼 처리기의 구조이다.

도 12b는 도 12a와 동일한(equivalent) 동작을 수행하는 등가 도면이다.

도 12a의 역다중화기(401), 1/2 부호기(402), 제1 다중화기(403)가 도 12b의 부호기(600)가 등가이며, 동일한 동작을 수행한다.

도 12b의 부호기(600)는 제4 다중화기(611), 제1 지연기(612), 가산기(613), 제 5 다중화기(614), 및 제2 지연기(615)로 구성된다.

즉, 제4 다중화기(611)는 입력 데이터가 인핸스드 데이터이면 제1 입력(E)을, 메인 데이터이거나 기지 데이터이면 제2 입력(M,T)을 선택하여 제1 지연기(612)로 출력한다. 상기 제1 지연기(612)에서 한 심볼 지연된 데이터는 가산기(613)로 출력됨과 동시에 제4 다중화기(611)의 제1 입력으로 피드백된다. 상기 가산기(613)는 입력 상위 비트 X2와 제1 지연기(612)의 출력을 더하여 제5 다중화기(614)의 제1 입력으로 출력한다. 상기 제5 다중화기(614)는 입력 데이터가 인핸스드 데이터이면 가산기(613)의 출력 데이터를 선택하고, 메인 데이터이거나 기지 데이터이면 피드백되는 데이터(M,T)를 선택하여 제2 지연기(615)로 출력한다. 상기 지연기(615)는 입력 데이터를 한 심볼 지연시킨 후 제2 다중화기(405)로 출력함과 동시에 제4, 제5 다중화기(611,614)의 제2 입력으로 피드백한다.

상기 제2 다중화기(405)는 입력 데이터 심볼이 인핸스드 데이터 심볼이면 부호기(600)의 출력을 선택하고, 메인 데이터이거나 기지 데이터이면 입력 데이터 심볼의 하위 비트 X1을 선택하여 출력한다.

도 12a, 도 12b를 보면, 메인 데이터 심볼과 기지 데이터 심볼은 그대로 바이패스되고, 인핸스드 데이터 심볼만 부호화된다. 이때 인핸스드 입력 심볼의 상위 비트X2는 포스트 디코딩되어 출력 상위 비트 Y2로 출력되고, 하위 비트X1은 버려지면서 대신 상기 상위 비트 X2에 대해 1/2 부호율로 길쌈 부호화한 결과가 출력 하위 비트 Y1로 출력된다.

한편, 본 발명에서 사용되는 용어(terminology)들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로써 이는 당분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다.

본 발명을 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가지 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.

이상에서 설명한 바와 같은 본 발명에 따른 디지털 방송 시스템, 방법, 및 데이터 구조는 채널을 통하여 부가 데이터를 송신할 때 오류에 강하고 또한 기존의 VSB 수신기와도 호환성이 가능한 이점이 있다. 더불어 기존의 VSB 시스템보다 고스트와 잡음이 심한 채널에서도 부가 데이터를 오류없이 수신할 수 있는 이점이 있다.

또한 본 발명은 데이터 영역의 특정 위치에 기지 데이터를 삽입하여 전송함으로써, 채널 변화가 심한 수신 시스템의 수신 성능을 향상시킬 수 있다. 특히 본 발명은 채널 변화가 심하고 노이즈에 대한 강건성이 요구되는 휴대용 및 이동수신기에 적용하면 더욱 효과적이다.

그리고 본 발명은 인핸스드 데이터 심볼인 경우 추가적으로 1/2 부호화하고, 프리 코더를 바이패스시켜 전송함으로써, 채널의 잡음 및 고스트에 대한 성능을 더욱 개선할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (47)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제
36. 삭제
37. 삭제
38. 인핸스드 데이터와 메인 데이터를 포함하는 방송 신호를 발생하는 신호 발생부;

    상기 방송 신호에 세그먼트 동기 신호와 필드 동기 신호를 다중화하는 다중화기; 및

    상기 다중화기의 출력 신호를 변조하여 전송하는 송신부를 포함하며,

    상기 신호 발생부는 복수 개의 부호기를 포함하고,

    상기 복수 개의 부호기는,

    상기 인핸스드 데이터에 대해 제1 리드 솔로몬 (RS) 부호화를 수행하는 제1 부호기,

    제1 메모리, 가산기, 및 제2 메모리를 포함하여 상기 제1 RS 부호화된 인핸스드 데이터의 입력 비트를 1/2 부호율로 길쌈(Convolutional) 부호화하며, 여기서 상기 제1 RS 부호화된 인핸스드 데이터의 입력 비트는 그대로 상위 출력 비트로 출력됨과 동시에 상기 가산기로 출력되고, 상기 제1 메모리는 상기 제2 메모리의 출력 비트를 일시 저장한 후 상기 가산기로 출력하고, 상기 가산기는 상기 입력 비트와 상기 제1 메모리의 출력 비트를 가산하여 상기 제2 메모리로 출력하고, 상기 제2 메모리는 상기 가산기의 출력 비트를 일시 저장한 후 상기 제1 메모리로 출력함과 동시에 하위 출력 비트로 출력하는 제2 부호기, 및

    상기 길쌈 부호화된 인핸스드 데이터에 대해 트렐리스 부호화를 수행하는 제3 부호기를 포함하고,

    상기 신호 발생부는 상기 인핸스드 데이터와 기정의된 기지 데이터를 포함하는 데이터 그룹에 Motion Picture Experts Group(MPEG) 헤더를 위치시켜 패킷들을 출력하는 패킷 포맷터를 더 포함하는 것을 특징으로 하는 디지털 방송 송신 시스템.
39. 제 38 항에 있어서, 상기 길쌈 부호화된 인핸스드 데이터에 대해 디인터리빙을 수행하는 디인터리버를 더 포함하는 것을 특징으로 하는 디지털 방송 송신 시스템.
40. 제 39 항에 있어서, 상기 디인터리빙된 인핸스드 데이터에 대해 제2 RS 부호화를 수행하는 제4 부호기를 더 포함하는 것을 특징으로 하는 디지털 방송 송신 시스템.
41. 제 40 항에 있어서, 상기 제2 RS 부호화된 인핸스드 데이터에 대해 인터리빙을 수행하는 인터리버를 더 포함하는 것을 특징으로 하는 디지털 방송 송신 시스템.
42. 삭제
43. 인핸스드 데이터와 메인 데이터를 포함하는 방송 신호를 발생하는 단계;

    상기 방송 신호에 세그먼트 동기 신호와 필드 동기 신호를 다중화하는 단계; 및

    상기 다중화하는 단계의 출력 신호를 변조하여 전송하는 단계를 포함하며,

    상기 방송 신호 발생 단계는 복수 개의 부호화 단계를 포함하고,

    상기 복수 개의 부호화 단계는,

    상기 인핸스드 데이터에 대해 제1 RS 부호화를 수행하는 단계,

    제1 메모리, 가산기, 및 제2 메모리를 포함하여 상기 제1 RS 부호화된 인핸스드 데이터의 입력 비트를 1/2 부호율로 길쌈(Convolutional) 부호화하며, 여기서 상기 제1 RS 부호화된 인핸스드 데이터의 입력 비트는 그대로 상위 출력 비트로 출력됨과 동시에 상기 가산기로 출력되고, 상기 제1 메모리는 상기 제2 메모리의 출력 비트를 일시 저장한 후 상기 가산기로 출력하고, 상기 가산기는 상기 입력 비트와 상기 제1 메모리의 출력 비트를 가산하여 상기 제2 메모리로 출력하고, 상기 제2 메모리는 상기 가산기의 출력 비트를 일시 저장한 후 상기 제1 메모리로 출력함과 동시에 하위 출력 비트로 출력하는 단계, 및

    상기 길쌈 부호화된 인핸스드 데이터에 대해 트렐리스 부호화를 수행하는 단계를 포함하고,

    상기 방송 신호 발생 단계는 상기 인핸스드 데이터와 기정의된 기지 데이터를 포함하는 데이터 그룹에 Motion Picture Experts Group(MPEG) 헤더를 위치시켜 패킷들을 출력하는 단계를 더 포함하는 것을 특징으로 하는 디지털 방송 송신 시스템의 방송 신호 처리 방법.
44. 제 43 항에 있어서, 상기 길쌈 부호화된 인핸스드 데이터에 대해 디인터리빙을 수행하는 단계를 더 포함하는 것을 특징으로 하는 디지털 방송 송신 시스템의 방송 신호 처리 방법.
45. 제 44 항에 있어서, 상기 디인터리빙된 인핸스드 데이터에 대해 제2 RS 부호화를 수행하는 단계를 더 포함하는 것을 특징으로 하는 디지털 방송 송신 시스템의 방송 신호 처리 방법.
46. 제 45 항에 있어서, 상기 제2 RS 부호화된 인핸스드 데이터에 대해 인터리빙을 수행하는 단계를 더 포함하는 것을 특징으로 하는 디지털 방송 송신 시스템의 방송 신호 처리 방법.
47. 삭제

Images