MXPA01005902A - Implementacion eficiente de intercaladores de turbocodigo propuestos para acceso multiple por division de codigo de tercera generacion. - Google Patents

Abstract

La invencion se relaciona con metodos y aparatos para intercaladores de turbocodigo que se utilizan con los datos de acceso multiple de division de codigo de tercera generacion (3G CDMA). El aparato incluye una memoria para recibir y almacenar temporalmente los datos, un contador y un reloj acoplado a la memoria y un contador para la sincronizacion. El aparato incluye tambien una tabla que contiene direcciones que son seleccionadas por el contador. Un dispositivo punzonador acoplado a la tabla que desecha las direcciones cuando estas son mayores a un tamano de trama. Una memoria intermedia esta acoplada a la memoria y al reloj. La memoria esta configurada para recuperar datos de las direcciones seleccionadas y que no han sido desechadas, enviandolas a la memoria intermedia para darles salida.

Description

IMPLEME TACION EFICIENTE DE INTERCARLADORES DE TURBOCODIGO PROPUESTOS PARA ACCESO MÚLTIPLE POR DIVISIÓN DE CÓDIGO DE TERCERA GENERACIÓN 5 REFERENCIA CRUZADA CON SOLICITUDES RELACIONADAS Esta solicitud reivindica el beneficio de la solicitud provisional de los Estados Unidos No. 60/111,747, presentada el 10 de diciembre de 1998. 10 , CAMPO DE LA INVENCIÓN Esta invención se relaciona con el campo de los sistemas de comunicaciones electrónicas y, de manera más particular, con intercaladores para la permutación de datos para las comunicaciones en estos sistemas. 15 ANTECEDENTES DE LA INVENCIÓN Se ha encontrado que las técnicas para codificar canales de comunicación, conocidas como modulación • codificada, mejoran el índice de errores binarios (BER por 20 sus siglas en inglés) de los sistemas de comunicaciones electrónicas, tales como los sistemas por módem y los de comunicación inalámbrica. La modulación turbocodificada ha demostrado ser un método de modulación práctico, de uso eficiente de la energía y de uso eficiente de la anchura de 25 banda en canales de "error aleatorio", caracterizado por el 52/125 * 3 ruido blanco gausiano aditivo (AWGN por sus siglas en inglés) o desvanecimiento. Estos canales de error aleatorio pueden encontrarse en, por ejemplo, el entorno - J&* del acceso múltiple por división de código (CDMA por sus 5 siglas en inglés) . Una innovación de los turbocódigos es el intercalador que permuta la trama de datos originalmente recibida o transmitida. La permutación convencional de turbocódigos se logra mediante un procesador que ejecuta un 10 algoritmo de aleatorización, la construcción de éste es # bien conocida. La intercalación de una secuencia de datos puede realizarse leyendo datos con un arreglo lineal de diferentes ubicaciones de memoria. La "regla de 15 direccionamiento" define la permutación, que es la regla de intercalación/desintercalación. A este esquema de intercalador/desintercalador, basado en la memoria, se le llama un intercalador indirecto, ya que no se requiere la construcción de un desintercalador asociado. 20 La Figura 1 muestra un intercalador convencional que utiliza un registro de secuencia M como el generador de la dirección aleatoria. Una trama de datos está escrita, es decir, registrada, en ubicaciones secuenciales de una memoria 5. Un generador de secuencia M 1 genera las 25 direcciones de un bloque de datos tan grande al menos como 52/125 .. - X- .-.¡ tyAkHSA&Át X la trama y, en otra secuencia diferente a una secuencia lineal. Estas direcciones se utilizan entonces para leer de la memoria 5 los elementos de la trama, con excepción de -^^ las direcciones que están fuera del tamaño de la trama, 5 mismas que son ignoradas por la unidad punzonadora 4. Los elementos de trama se leen de este modo de la memoria 5 en un orden permutado y se almacenan en forma intermedia en una FIFO 2. Un reloj 3 efectúa la sincronización del generador de secuencia M y también efectúa la 10 sincronización de la FIFO 2. Aunque los elementos de la trama pueden emergir de la memoria 5 con una velocidad irregular ("por ráfagas"), debido al punzonado, la salida de la FIFO 2 está a una velocidad uniforme. Un problema con este tipo de intercalación no 15 uniforme es la dificultad de lograr la suficiente "inunifor idad o irregularidad", ya que los algoritmos de intercalación solamente pueden estar basados en patrones pseudoirregulares . Además, los intercaladores convencionales requieren de una importante cantidad de 20 memoria en el codificador. Las matrices de intercalación convencionales también requieren de compensaciones del retardo, lo que limita su uso en aplicaciones con requerimientos de tiempo real. El turbocódigo estará presente en la CDMA de 3G tanto en los Estados Unidos como 25 en Europa. Por lo tanto, un aspecto importante del CDMA de 52/125 -.-gH-a-m-u.^-.. 3G es el desempeño de los intercaladores de turbocódigo. Otra cuestión importante es la manera de implementar en forma efectiva un intercalador en una aplicación. De conformidad con lo anterior, existe la 5 necesidad de sistemas y métodos para intercalar códigos que mejoren la irregularidad. También existe la necesidad de sistemas y métodos para intercalar códigos en la CDMA de 3G. De este modo, un objeto de la presente invención 10 es proporcionar sistemas y métodos para intercalar códigos ^W que mejoren la irregularidad. También es un objeto de la presente invención proporcionar sistemas y métodos para intercalar códigos en CDMA de 3G. 15 SUMARIO DE LA INVENCIÓN De conformidad con las enseñanzas de la presente invención, estos objetivos así como otros objetivos pueden lograrse por medio de la presente invención, la cual es un 20 intercalador de turbocódigo para utilizarse con datos de CDMA de 3G. Una modalidad de la invención incluye un aparato que recibe y almacena temporalmente tramas de datos en una memoria. Un contador está conectado a una tabla. La tabla incluye direcciones que pueden ser seleccionadas 25 por el contador. Un reloj está conectado al contador y a 52/125 fa- -fet una memoria intermedia de salida y está configurado para sincronizarlos . Las direcciones de la tabla pueden incluir las direcciones de elementos que están fuera del tamaño de 5 trama, por lo tanto, a la tabla puede conectarse un dispositivo punzonador. El dispositivo punzonador puede configurarse para desechar cualesquiera elementos que estén fuera del tamaño de la trama. Esta modalidad también incluye una memoria. La memoria puede conectarse a la 10 unidad punzonadora y a la memoria intermedia. Los datos se leen de la memoria de las direcciones que no son desechadas por el dispositivo punzonador y se emiten a través de la memoria intermedia. Otra modalidad de la presente invención es un 15 método para intercalar datos de CDMA de 3G. Esta modalidad incluye recibir y almacenar temporalmente datos. El uso de un reloj para sincronizar los datos con un contador asegura la temporización o sincronización en todo el sistema se w muestree correctamente. Esta modalidad también incluye 20 almacenar una multitud de direcciones en al menos una tabla eléctricamente conectada al contador. El contador se utiliza para seleccionar las direcciones. Puede configurarse para seleccionar algunas o todas las direcciones. Esta modalidad incluye además desechar las 25 direcciones seleccionadas si estas son mayores que el 52/125 tamaño de la trama, utilizando un dispositivo punzonador eléctricamente conectado a la tabla. Esta modalidad también incluye almacenar los datos en ubicaciones de 9 dirección en una memoria que está eléctricamente conectada 5 al dispositivo punzonador, en donde las ubicaciones de memoria corresponden a las direcciones seleccionadas, que no fueron desechadas. Otra modalidad de la presente invención es un aparato para intercalar datos de CDMA de 3G. Esta 10 modalidad incluye una memoria para recibir y almacenar temporalmente los datos. Incluye además un módulo contador para el conteo, un módulo de memoria intermedia de salida y un módulo de reloj conectado al módulo de memoria intermedia y al módulo contador, para sincronizar al módulo 15 de memoria intermedia y al módulo contador. Esta modalidad también incluye un módulo de almacenamiento de tabla para almacenar las direcciones. Se incluye un módulo punzonador conectado eléctricamente al F módulo de tabla para desechar las direcciones seleccionadas 20 si éstas están fuera del tamaño de la trama.

BREVE DESCRIPCIÓN DE LOS DIBUJOS La invención se comprenderá más claramente mediante la referencia a la siguiente descripción detallada 25 de una modalidad ejemplificativa, junto con los dibujos 52/125 acompañantes, en los cuales: la Figura 1 es un intercalador convencional que utiliza un generador de secuencia M como la base para el ^ generador de direcciones aleatorias; 5 la Figura 2 es una representación esquemática de un intercalador de tipo Campo de Galois, de conformidad con la presente invención; la Figura 2A es una variante del intercalador representado en la Figura 2; 10 la Figura 3 es una representación esquemática de • otra modalidad del intercalador de tipo Campo de Galois de la Figura 2 ; las Figuras 4 y 4A representan variantes de los intercaladores ; 15 la Figura 4B es una representación esquemática del intercalador de tipo algebraico, de conformidad con la presente invención; la Figura 5 es una representación esquemática de # un desintercalador algebraico directo para desintercalar la 20 salida del intercalador algebraico mostrado en la Figura 4 ; y la Figura 6 es una representación esquemática de un intercalador de tipo algebraico indirecto, de conformidad con la presente invención. 25 52/125 i ál^ DESCRIPCIÓN DET&fclADA DE LAS MODALIDADES PREFERIDAS La presente invención proporciona implementaciones eficientes de intercaladores de turbocódigo propuestos para las normas de acceso múltiple por división de código de tercera generación (CDMA de 3G) .

Intercalador aleatorio de Campo de Galois La Figura 2 ilustra una modalidad de la presente invención. Esta modalidad es una implementación eficiente del intercalador de Campo de Galois. Los datos se permutan al pseudoaleatorizar los índices de la memoria de trabajo 210. Los datos se emiten hacia una memoria intermedia FIFO 280 después de ser leídos en forma permutada de la memoria de trabajo 210. Los índices de la memoria de trabajo 210 pueden estar constituidos por dos partes; columnas y filas. Las columnas y las filas pueden ser generadas al combinar números pseudoaleatorios con números arreglados, es decir, ordenados. En una modalidad, las columnas son los números ordenados y las filas son los números pseudoaleatorios . Sin embargo, los experimentados en la técnica de que esto es solamente una elección de diseño y que puede invertirse. Además, la fila y la columna puede ser referida como el bit más significativo (MSB por sus siglas en inglés) o el bit menos significativo (LSB por sus siglas en inglés) . 52/125 ^MJaJ.^..---*^^ --.---. .1.-1 J Un reloj 215 dispara un contador de dos etapas 270 y 260. El contador inicia la generación de los componentes de fila y de columna utilizados para direccionar la memoria de trabajo 210. Por ejemplo, para un tamaño de trama de 384, podemos definir Nl=24 y N2=16, en donde NI y N2 son representativos del número de filas y de columnas, respectivamente. De este modo, 384 = 24 x 16. Los parámetros NI y N2 especifican los valores que se permite que cuenten los contadores y pueden cambiarse en el software o en el hardware. La primera etapa del contador 270 (es decir, N2) , cuenta hasta N2 y después envía un bit de llevada a la segunda etapa del contador 260 (NI o contador de columna) . Conforme se cuenta N2 , se genera un elemento de fila. El elemento de fila puede derivarse adicionalmente al invertir los bits utilizando un inversor de bits 290. De este modo, para una particular dirección de fila, puede utilizarse una correspondiente dirección de bits invertidos. El siguiente es un ejemplo de la inversión de bits: Datos de entrada Datos de salida 000 000 001 100 010 010 011 110 100 001 52/125 101 101 110 011 111 111 La porción de la fila del índice de memoria también puede multiplicarse por una compensación, por medio de un multiplicador 295. Para la compensación puede utilizarse cualquier cantidad variable producida en la modalidad o puede utilizarse una constante. Una modalidad presente utiliza el valor de NI para la compensación. Los experimentados en la técnica se darán cuenta de que el inversor de bits 290 puede ser reemplazado por una tabla indixada o un generador de números en tiempo real, basado en una secuencia numérica aleatoria o no aleatoria y aún está dentro del alcance de esta invención. Inversamente, puede eliminarse al inversor de bits. La porción de la fila del índice de la memoria se añade a una porción de columna del índice de memoria para derivar el índice de la memoria. Por ejemplo, si la salida del multiplicador 295 es 1010 y la salida del mecanismo punzonador 220 es 0110 (se explica más adelante) , entonces la salida del adicionador 200 es 1010 en la porción del LSB de la dirección y de 0110 en la porción del MSB de la dirección. El índice de memoria es la combinación del LSB y del MSB. Esto puede lograrse al enmascarar el LSB y el MSB con OOOOffffH (es decir, la mascarilla del LSB) y 52/125 -*"!>««.- ffff0000H (es decir, la mascarilla del MSB) , respectivamente, y combinando los resultados. Por ejemplo: 10102&(0000ffffH) + 01102&(ffff0000H) = 011010102 • • Puede generarse un índice de columna al combinar el contenido de una tabla de búsqueda 240 con un secuenciador pseudoaleatopo 250 (es decir, un secuenciador M, un secuenciador Gold, Hadamard, Walsh o lo similar) . Tanto el generador de secuencia 250 como la primera tabla de búsqueda 240 son controlados por el contador de dos 10 etapas 270 y 260. El número pseudoaleatorio del generador • de secuencia pseudoaleatoria 250 se combina gracias a los combinadores 225, con un valor proveniente de la tabla de búsqueda 240. Esta combinación se utiliza como un índice de la tabla 230, la cual a su vez emite un índice de 15 columna permutado. Por ejemplo, si el índice de la columna está definido por: = log(a^° + al ) en donde j es el índice de columna e ÍQ cambia fila a fila conforme el siguiente ejemplo, 20 i i? 0 0 1 2 2 5 3 5 25 j puede volver a expresarse como : j = log(a^° + ai ) = ax en donde x puede encontrarse a partir de la tabla log 230, definida por la ecuación de Campo de Galois. Si el índice de columna está fuera del intervalo para un particular tamaño de bloque, entonces la salida de la tabla de búsqueda 230 se desecha (es decir, se punzona) mediante una unidad punzonadora 220. Por ejemplo, si N=8, en donde N es el tamaño de la trama y la secuencia aleatoria generada de la tabla 220 es: [5 2 9 4 6 1 7 10 3 8] , después del punzonado, la secuencia se convierte en [5 2 4 6 1 7 3 8] al eliminar los números mayores de 8 de la secuencia original. Si el índice de la columna está dentro del intervalo, entonces este se añade al índice de la fila y se genera un índice de memoria permutado. A su vez, este índice de memoria se utiliza para direccionar a la memoria 210 para la recuperación de datos. Los experimentados en la técnica se darán cuenta de que las tablas 230 y 240 pueden ser reemplazadas con unidades de tiempo real que calculan los números pseudoaleatorios del Campo de Galois. La memoria intermedia FIFO 280 suaviza la velocidad de los datos recuperados de la memoria 210, en forma consistente con la velocidad del reloj. Por ejemplo, en cada ciclo de reloj , el generador del intercalador aleatorio genera direcciones tales como [5 2 9 4 61 7 10 3 52/125 8] (es decir, antes del punzonado) . Sin embargo, si el tamaño de la trama de datos fuera de 8, los números 9 y 10 serían punzonados. La secuencia M se reajusta si se cambia una señal de llevada rápida proveniente del contador. De este modo, después de un ciclo de reloj, el generador de secuencia M se ajusta en 1 y la secuencia comienza nuevamente. Los experimentados en la técnica se darán cuenta de que toda la unidad puede prepararse sin la memoria de trabajo, ya que las tablas y las secuencias pseudoaleatorias pueden obtenerse mediante generadores de números en tiempo real. De este modo, los datos recibidos pueden ser permutados y emitidos por medio de la memoria intermedia FIFO 280 en tiempo real, conforme entran al sistema. Esto mismo es cierto para las siguientes modalidades. La Figura 2A representa a la unidad punzonadora 220 ubicada después del adicionador 200, en vez de antes que éste como en la Figura 2. Esto permite que el punzonado sea determinado por N2 y NI, conjuntamente, como L<(N1*N2) arbitrario, en vez de L<N1. También en la Figura 2A, el contador N2 270 proporciona una entrada a la tabla de búsqueda 240 junto con la entrada del contador NI 260, permitiendo de este modo que la permutación de columna sea independiente de la fila. La Figura 4 es una simplificación de la Figura 52/125 .---¿---.-,,.-.. - ¿,-á-. Á-j-il-2A, con respecto a la representación de la generación de secuencia consolidada en el generador de secuencias 255, que puede ser uno de tipo algebraico del generador de secuencias. Al igual que en la Figura 2A, el contador N2 270 proporciona parte del control de la tabla de búsqueda 240. La Figura 4A muestra que el bloque 290 puede funcionar como un inversor de bits o, alternativamente, como un generador de secuencia aleatoria. También se muestra una conexión del bloque 290 al bloque 240, que proporciona la entrada adicional a la tabla de búsqueda 240. La Figura 3 muestra otra modalidad del intercalador de Campo de Galois. Esta modalidad se simplifica mediante la remoción de la Tabla de búsqueda 230. La modalidad puede operar así con un menor requerimiento de memoria.

Intercalador algebraico La Figura 4B ilustra otra modalidad de la presente invención. Esta modalidad es una implementación eficiente del intercalador algebraico. El intercalador algebraico puede incluir tablas que pueden ser reemplazadas por generadores pseudoaleatorios en tiempo real. Además, esta modalidad también puede incluir una unidad punzonadora 52/125 (llamada aquí decodificador) 470, un multiplicador 400 y un adicionador 420. Estas unidades efectúan las mismas funciones que las anteriormente descritas. Ya que este intercalador algebraico está parametrizado, puede ser 5 reconstruido con un tamaño arbitrario utilizando unos cuantos parámetros. Esto proporciona una importante ventaja al reducir el requerimiento de memoria. El intercalador contiene dos tablas de búsqueda 460 y 430 y un contador de dos etapas 450 y 440. Las 10 salidas de las dos tablas de búsqueda se combinan, en donde las tablas están indixadas mediante un contador de dos etapas 440 y 450. La tabla de búsqueda 460 (es decir, N2), puede indizarse por medio del contador N2 , en tanto que la tabla de búsqueda 430 puede indizarse mediante cada cuenta 15 generada por el contador NI . La profundidad de la memoria intermedia FIFO 480 se reduce al mínimo y el decodificador 470 punzona los últimos bits de cola M, generando así la dirección de una memoria de trabajo dentro de un tamaño de P** trama. Además, el mismo contador 440 y 450 puede ser 20 reutilizado para el direccionamiento de escritura del arreglo lineal. Ya que el intercalador algebraico es un intercalador de bloque permutado fila a fila y columna a columna, puede construirse un desintercalador directo, para 25 utilizarlo con el intercalador algebraico. La Figura 5 52/125 representa un desintexhalador algebraico directo para desintercalar la salida del intercalador algebraico mostrado en la Figura 4. A las correspondientes tablas ^1^^ inversas de NI y N2 se les denota, respectivamente, como /NI y /N2. El desintercalador directo también puede generar dirección de desintercalador en línea (es decir, en tiempo real) sin necesidad de una memoria de trabajo.

Intercalador indirecto algebraico 10 Otra modalidad de la invención es el intercalador algebraico indirecto, mostrado en la Figura 6. El intercalador algebraico indirecto utiliza una unidad de direccionamiento de bloque lineal 620 para combinar los componentes de índice (es decir, la fila y la columna o el 15 MSB y el LSB) necesarios para la lectura pseudoaleatoria de la memoria de trabajo 610 hacia la memoria de almacenamiento intermedio (FIFO) 660. El punto hacia cada bloque es la salida de la tabla de búsqueda NI 630 y de un contador de dos etapas 640 y 650. De este modo, la unidad 20 de direccionamiento de bloque 620 se utiliza como un generador de direcciones ya sea al indizar una tabla ubicada dentro de la unidad de direccionamiento de reloj 620 (no mostrada o al combinar la salida del contador 640 con la salida de la tabla de búsqueda 630. De este modo, 25 el contador N2 640 selecciona directamente la dirección de 52/125 hayaifl t. J..-«-*---»--».-... ¡t -» ----- ?izzjzjtz xx..----jü-éi . a- l---y---_ tabla de búsqueda (NI) 630 está controlada por el contador NI 650. La profundidad de la memoria intermedia FIFO 660 se reduce al mínimo y el decodificador 660 punzona cualesquiera direcciones mayores que el tamaño de la trama. Una diferencia entre esta modalidad y el intercalador algebraico (mostrado en la Figura 4) es que solamente se utiliza una tabla de búsqueda para generar las direcciones pseudoaleatorias . Los experimentados en la técnica se darán cuenta 10 de que en vez de elegir un número pseudoaleatorio para indizar una memoria de trabajo (para la transferencia de los datos almacenados en una memoria intermedia FIFO) , puede utilizarse el número pseudoaleatorio para indizar la memoria intermedia FIFO. Los datos de entrada elegidos de 15 la memoria intermedia FIFO pueden entonces escribirse secuencialmente en la memoria de trabajo. De este modo, los datos pueden almacenarse secuencialmente en la memoria de trabajo (en oposición a en forma pseudoaleatoria) , en tanto que la FIFO es direccionada en forma pseudoaleatoria. 20 Para utilizar los datos de la memoria de trabajo, puede utilizarse un contador secuencial u otro módulo de direccionamiento lineal para indizar la memoria de trabajo. Se comprenderá que en la anterior construcción pueden efectuarse cambios así como en las precedentes 25 secuencias de operación, sin desviarse del alcance de la 52/125 invención. De conformidad con lo anterior, se pretende que la materia contenida en la anterior descripción o mostrada en los dibujos acompañantes se interprete en forma ilustrativa en vez de en un sentido limitante. También se comprenderá que se pretende que las siguientes reivindicaciones cubran todas las particularidades genéricas y específicas de la invención, conforme se le describe en la presente y, todas las declaraciones del alcance de la invención que, como una cuestión del lenguaje, puedan quedar entre estos. Habiéndose descrito la invención, lo que se reivindica como novedoso y se asegura mediante el título de patente es: 2/125

Claims (1)

1. REIVINDICACIONES ; 1. Un intercalador de turbocódigo, que comprende : * una memoria para recibir y almacenar 5 temporalmente datos en ubicaciones secuenciales; un contador; una tabla eléctricamente acoplada al contador, en donde la tabla incluye una multitud de direcciones y en donde de la multitud de direcciones se seleccionan algunas 10 en una secuencia pseudoaleatoria, de conformidad con el contador; un dispositivo punzonador acoplado eléctricamente a la tabla, configurado para desechar algunas de las direcciones seleccionadas de la multitud de direcciones que 15 son mayores que el tamaño de la trama; y la memoria está configurada para recuperar los datos de algunas direcciones de la multitud de direcciones seleccionadas, que no fueron desechadas; ^r una memoria intermedia para recibir y emitir los 20 datos de la memoria; y un reloj acoplado a la memoria intermedia y al contador y configurado para sincronizar la memoria intermedia y el contador. 2. El intercalador de turbocódigo según la 25 reivindicación 1, que comprende además: 52/125 un inversor de bits acoplado eléctricamente al contador, configurado para invertir un conjunto de los bits emitidos desde el contador; un multiplicador, acoplado eléctricamente al inversor de bits, configurado para compensar el conjunto invertido de bits del contador; un combinador acoplado eléctricamente al dispositivo punzonador y al multiplicador, configurado para generar una multitud de otras direcciones de memoria al combinar los bits del contador, invertidos y compensados, con las direcciones no punzonadas de la multitud de direcciones; y la memoria configurada para recuperar los datos de la multitud de las otras direcciones de memoria. 3. El intercalador de turbocódigo según la reivindicación 1, en donde la tabla comprende un generador de números pseudoaleatorios en tiempo real, configurado para generar números pseudoaleatorios de conformidad con una fórmula predeterminada. 4. El intercalador de turbocódigo según la reivindicación 1, que comprende además: un generador de números acoplado eléctricamente entre el contador y la tabla, el generador de números está configurado para generar una multitud de direcciones de tabla; 52/125 en donde el contador controla al generador de números; y en donde la multitud de direcciones de tablas se utiliza para direccionar la tabla. 5. El intercalador de turbocódigo según la reivindicación 1, en donde la tabla comprende una multitud de segundas tablas . 6. Un método para intercalar, que comprende: recibir y almacenar temporalmente datos en ubicaciones secuenciales de una memoria; almacenar una multitud de direcciones en una tabla; proporcionar un contador acoplado eléctricamente a la tabla; seleccionar algunas direcciones de la multitud de direcciones, de conformidad con el contador; desechar las direcciones seleccionadas de la multitud de direcciones que sean mayores que el tamaño de la trama, utilizando un dispositivo punzonador acoplado eléctricamente a la tabla; y recuperar los datos de las direcciones no desechadas de la multitud de ubicaciones de dirección de la memoria; sincronizar la recuperación de datos y el contador utilizando un reloj . 52/125 7. El método para intercalar según la reivindicación 6, que comprende además: invertir un conjunto de bits recibidos desde el contador; multiplicar el conjunto invertido de bits del contador por una compensación, en donde la compensación es un número predeterminado mayor de cero; generar una multitud de otras direcciones de memoria al combinar el conjunto invertido y compensado de bits del contador con las direcciones no punzonadas de la multitud de direcciones; y recuperar de la memoria los datos de la multitud de otras ubicaciones de dirección de memoria. 8. El método para intercalar según la reivindicación 6, que comprende además: generar en tiempo real los números pseudoaleatorios, de conformidad con una fórmula predeterminada . 9. El método para intercalar según la reivindicación 6, que comprende además: generar una multitud de direcciones de tabla utilizando un generador acoplado eléctricamente entre el contador y la tabla; controlar el generador utilizando al contador; y direccionar la tabla utilizando la multitud de direcciones de tabla. 10. Un aparato para intercalar, que comprende: un medio de memoria para recibir y almacenar ^Pü^^ temporalmente datos; 5 un medio contador para el conteo; un medio de almacenamiento de tabla para almacenar una multitud de direcciones y para proporcionar algunas de las direcciones en una secuencia de conformidad con el contador; 10 un medio punzonador acoplado eléctricamente al medio de tabla para desechar las direcciones de la multitud de direcciones seleccionadas que son mayores que un tamaño de trama; y un medio de lectura de memoria acoplado 15 eléctricamente al medio punzonador para recuperar los datos del medio de memoria en las direcciones de la multitud de direcciones seleccionadas que no fueron desechadas; un medio de memoria intermedia para emitir los datos recuperados del medio de memoria; y 20 un medio de reloj acoplado al medio de memoria intermedia y al medio contador para sincronizar al medio de memoria intermedia y al medio de contador. 11. El aparato según la reivindicación 10, que comprende además : 25 un medio inversor de bits acoplado eléctricamente 52/125 al medio contador para invertir un conjunto de bits del medio de contador; un medio multiplicador acoplado eléctricamente al medio inversor de bits para compensar el conjunto de bits invertidos del contador, en donde la compensación es un número predeterminado mayor de cero; un medio combinador acoplado eléctricamente al medio punzonador y al medio multiplicador para generar una multitud de otras direcciones de memoria al combinar el 10 conjunto de bits invertidos y compensados del contador con # algunas direcciones no punzonadas de la multitud de direcciones; y el medio de memoria para recuperar los datos de la multitud de otras direcciones de memoria. 15 12. El aparato según la reivindicación 10, en donde el medio de tabla es un medio generador de números pseudoaleatorios en tiempo real para generar números pseudoaleatorios, de conformidad con una fórmula F predeterminada . 20 13. El aparato según la reivindicación 10, que comprende además : un medio generador acoplado eléctricamente entre el medio contador y el medio de tabla para generar una multitud de direcciones de tabla; y 25 en donde el medio contador controla al medio 52/125 en donde el medio de tabla se direcciona utilizando la multitud de direcciones de tabla. WF 14. Un intercalador de turbocódigo para intercalar elementos de tramas de datos, en una donde una trama consiste de N elementos, en donde N es un entero positivo mayor de uno, el intercalador comprende: una memoria para almacenar elementos en ubicaciones direccionables y para recuperar los elementos 10 de las ubicaciones direccionables; F en donde los elementos están almacenados en ubicaciones de conformidad con una primera secuencia de direcciones, que es una secuencia consecutiva y los elementos se recuperan de conformidad con una segunda 15 secuencia de direcciones; un reloj para producir una señal de reloj ; un primer contador que se hace avanzar por la señal del reloj para el conteo hasta un valor N2 , en donde F N2 es un entero positivo; 20 un segundo contador que se hace avanzar por lo que se lleva del primer contador para contar hasta un valor NI, en donde el producto de NI y N2 es un entero positivo al menos igual a N; un generador de direcciones para producir la 25 segunda secuencia de direcciones como una secuencia 52/125 pseudoaleatoria, de conformidad con los contadores primero y segundo ; un circuito de punzonado para suprimir la • recuperación de datos de las ubicaciones de memoria que 5 corresponden a los valores de un producto del primer contador y del segundo contador que es mayor que N; y una memoria intermedia para: recibir los N elementos recuperados de la memoria, de conformidad con la segunda secuencia de 10 direcciones, y F enviar los N elementos a una velocidad determinada por la señal de reloj . 15. Un turbointercalador según la reivindicación 14, en donde el generador de direcciones incluye: 15 un inversor de bits para producir un campo N2 invertido que es el inverso de un patrón de bits del primer contador; un generador de números pseudoaleatorios para t|^ producir un número pseudoaleatorio, de conformidad con un 20 patrón de bits del segundo contador; un multiplicador para multiplicar el campo N2 invertido por una compensación para formar una salida del multiplicador; y un adicionador para añadir la salida del 25 multiplicador y el número pseudoaleatopo para producir un 52/125 miembro de la segunda secuencia de direcciones. 16. Un aparato para intercalar elementos de tramas de datos, en donde una trama consiste de N elementos, en donde N es un entero positivo mayor de uno, el intercalador comprende: un medio de almacenamiento para almacenar elementos en ubicaciones direccionables y para recuperar los elementos de las ubicaciones direccionables, en donde los elementos se almacenan en ubicaciones de conformidad con una primera secuencia de direcciones que es una secuencia consecutiva y los elementos se recuperan de conformidad con una segunda secuencia de direcciones; un medio de reloj para producir una señal de reloj ; un primer medio contador que se hace avanzar por la señal de reloj para contar hasta un valor N2 , en donde N2 es un entero positivo; un segundo medio contador que se hace avanzar por lo que se lleva del primer medio contador para contar hasta un valor NI, en donde el producto de NI y N2 es un entero positivo al menos igual a N; un medio de generación de direcciones para producir la segunda secuencia de direcciones como una secuencia pseudoaleatoria, de conformidad con los medios 52/125 contadores primero y segundo; un medio punzonador para suprimir la recuperación de datos de las ubicaciones del medio de almacenamiento que ^KF corresponden a los valores de un producto del primer contador y del segundo contador que son mayores de N; y un medio de memoria intermedia par : recibir los N elementos recuperados del medio de almacenamiento, de conformidad con la segunda secuencia de direcciones; y 10 enviar los N elementos a una velocidad determinada por la señal de reloj . 17. El aparato según la reivindicación 16, en donde el medio de generación de direcciones incluye un medio inversor de bits para producir un campo N2 invertido 15 que es el inverso de un patrón de bits del primer medio contador; un medio de generación de números pseudoaleatorios para producir un número pseudoaleatorio de ^ conformidad con un patrón de bits del segundo contador; 20 un medio de multiplicación para multiplicar el campo N2 invertido por una compensación para formar una salida multiplicada; y un medio de adición para añadir la salida multiplicada y el número pseudoaleatorio y producir un 25 miembro de la segunda secuencia de direcciones. 52/125 18. Un método para intercalar elementos de tramas de datos, en donde una trama consiste de N elementos, en donde N es un entero positivo mayor de uno, el intercalador comprende: almacenar los elementos en ubicaciones direccionables y recuperar los elementos de las ubicaciones direccionables ; en donde los elementos están almacenados en ubicaciones de conformidad con una primera secuencia de direcciones, la cual es una secuencia consecutiva y los elementos se recuperan de conformidad con una segunda secuencia de direcciones; producir una señal de reloj ; contar las ocurrencias de la señal de reloj en una primera cuenta hasta el valor N2 , en donde N2 es un entero positivo; contar lo llevado del primer contador en una segunda cuenta hasta el valor NI, en donde el producto de NI y N2 es un entero positivo al menos igual a N; producir la segunda secuencia de direcciones como una secuencia pseudoaleatoria, de conformidad con las cuentas primera y segunda; suprimir la recuperación de elementos que corresponden a los valores de un producto del primer contador y el segundo contador que sean mayores de N; 52/l25 almacenar en memoria intermedia los N elementos recuperados de conformidad con la segunda secuencia de direcciones; y enviar los N elementos a una velocidad 5 determinada por la señal de reloj . 19. El método según la reivindicación 18, en donde el paso de producir la segunda secuencia de direcciones incluye: producir un campo N2 invertido que es el inverso " O de un patrón de bits de la primera cuenta; producir un número pseudoaleatorio de conformidad con un patrón de bits de la segunda cuenta; multiplicar el campo N2 invertido por una compensación para formar un producto; y 15 adicionar el producto y el número pseudoaleatorio para producir un miembro de la segunda secuencia de direcciones . 52/125 RSSUMEN DE LA INVENCIÓN La invención se relaciona con métodos y aparatos para intercaladores de turbocódigo que se utilizan con los • datos de acceso múltiple de división de código de tercera generación (3G CDMA) . El aparato incluye una memoria para recibir y almacenar temporalmente los datos, un contador y un reloj acoplado a la memoria y un contador para la sincronización. El aparato incluye también una tabla que contiene direcciones que son seleccionadas por el contador. • 10 Un dispositivo punzonador acoplado a la tabla que desecha las direcciones cuando éstas son mayores a un tamaño de trama. Una memoria intermedia está acoplada a la memoria y al reloj . La memoria está configurada para recuperar datos de las direcciones seleccionadas y que no han sido 15 desechadas, enviándolas a la memoria intermedia para darles salida. 52/125