MX2013015023A - Mejora de la compensacion de ganancia finita en amplificadores operacionales para integradores de tiempo discreto. - Google Patents

Abstract

La presente invención proporciona una mejora en la compensación de ganancia en DC sin aumentar los recursos del sistema. El esquema cambia la topología de la compensación de ganancia de modo en que se compensa tanto al error de fase del amplificador integrador, como al error de ganancia.

Description

MEJORA DE LA COMPENSACIÓN DE GANANCIA FINITA EN AMPLIFICADORES OPERACIONALES PARA INTEGRADORES DE TIEMPO DISCRETO Campo de la invención La presente invención pertenece al campo teenico de la fabricación de circuitos electrónicos; más particularmente pertenece al campo de los sistemas de compensación de ganancia finita para los amplificadores operacionales.

Estado de la técnica Los nuevos procesos de fabricación de circuitos integrados permiten Transistores del tipo de Semiconductor Complementario de Óxido-Metal (CMOS, por sus siglas en inglés) con longitudes mínimas de canal del orden de nanómetros. Lo anterior permite que los circuitos sean más veloces, y por lo tanto, permite un mayor ancho de banda en el procesamiento de las señales. Sin embargo, la desventaja de los procesos en escala nanométrica es que degradan la transconductancia de los dispositivos CMOS y aumentan los efectos de canal corto. La consecuencia directa es la reducción de la ganancia en bajas frecuencias (DC, por sus siglas en inglés) que se puede lograr en amplificadores de etapa simple.

Una posibilidad para aumentar la ganancia en DC es usar topologías en cascada que limitan seriamente el rango dinámico de operación de los amplificadores. Si consideramos que los procesos nanométricos ocupan polarizaciones del orden de 1V y que el voltaje de encendido de los transistores permanece en el orden de 300mV, las topologías en cascada se ven seriamente comprometidas. i Por ejemplo, la patente US5325069 describe un amplificador operacional CMOS con una corriente de hundimiento y abastecimiento capaz de manejar grandes cargas capacitivas. El amplificador operacional CMOS incluye una etapa de ganancia en cascada y una etapa de salida de clase A/B. Mediante la inserción de una etapa de seguimiento de fuente entre las etapas de cascada y de salida, el amplificador operacional puede manejar grandes cargas capacitivas, que tambien puede compensar la SRAM.

De igual forma, la solicitud de patente JP2009201119A describe amplificador operacional de bajo voltaje que opera en un rango de tensión de siete y cincuenta y nueve voltios a través de un rango de temperatura de 0 a 70 grados. Una etapa de entrada del amplificador operacional utiliza un canal tipo MOSFET en modo de empobrecimiento para proporcionar la amplificación de la entrada diferencial y mantiene una transconductancia constante. El seguidor de fuente MOSFET proporciona una ganancia unidad en la transferencia de una señal, etapa de salida de CA, a la base del transistor sumidero de corriente. Un circuito de control y un circuito de control de origen crean de corriente en los transistores de excitación de base.

Otra posibilidad es realizar amplificadores con varias etapas simples en cascada. Por su puesto, ésta solución trae serias complicaciones en la estabilidad de las topologías con más de 2 etapas en cascada. La razón de éste problema es que en teenologías nanométricas los valores de las transconductancias (y por lo tanto de las constantes de tiempo) son del mismo orden de magnitud. Las técnicas de compensación de fase limitan demasiado el ancho de banda de los amplificadores de múltiples etapas y se pierde la ventaja principal de los procesos nanométricos que es la posibilidad de lograr un amplio ancho de banda en los amplificadores operacionales de simple etapa.

En este sentido, la solicitud de patente US2004113692A1 describe un circuito amplificador operacional conectado a un amplificador de corriente en cascada bidireccional. El amplificador operacional utiliza al amplificador de corriente en cascada bidireccional para filtrar la señal que resulta en una ganancia abierta casi infinita sin degradación del ancho de banda.

En la mayoría de los circuitos electricos es necesario contar una alta ganancia en DC para lograr que el amplificador operacional cuente con una respuesta muy cercana a lo ideal. Un ejemplo de ésta necesidad es el amplificador integrador, que es el corazón de muchos filtros analógicos. El amplificador integrador también se utiliza en convertidores Analógico-Digital de sobremuestreo (ADC), también conocidos como convertidores ADC Sigma-Delta por el tipo de modulador que ocupan para la conversión de la señal. Los moduladores Sigma-Delta permiten obtener una alta resolución en la conversión con circuitos simples. El moldeado de ruido en éstos moduladores depende de la función de transferencia del filtro en el lazo, que depende del valor de los coeficientes asignados por el amplificador integrador. Si los valores de estos coeficientes son desplazados por la ganancia finita en DC de los amplificadores, la función de transferencia del modulado cambia y por lo tanto se degrada la resolución efectiva del modulador Sigma-Delta. Existen téenicas de compensación de los efectos que produce la ganancia finita en DC para amplificadores integradores usados en moduladores Sigma-Delta [Huang et al., 1985. Electronic Letters, 21 (24), pp. 1156-1157] Esta invención proporciona una mejora en la compensación de ganancia en DC sin aumentar los recursos del sistema. El esquema cambia la topología de la compensación de ganancia de modo en que se compensa tanto al error de fase del amplificador integrador, como al error de ganancia. Por lo tanto se obtiene una mejora en la resolución efectiva de un modulador Sigma-Delta en tiempo discreto sin aumentar los recursos del circuito de compensación.

Breve descripción de las figuras La figura 1 muestra la topología de un amplificador integrador con la teenica de capacitores conmutados.

La figura 2 muestra el esquema de compensación propuesto.

La figura 3 muestra la topología del amplificador integrador compensado incluido en un modulador Sigma-Delta en tiempo discreto.

La figura 4 muestra una comparación del espectro en frecuencia del modulador Sigma-Delta con los integradores compensados.

Mejor método de llevar a cabo a la invención Si la ganancia y el ancho de banda son infinitos, la respuesta en frecuencia discreta está determinada por la siguiente expresión: Ecuación 1 - Suponiendo una banda ideal con una ganancia finita (como es el caso de los amplificadores en escala nanométrica), la función de transferencia es: Ecuación 2 - - Donde An es la ganancia finita del amplificador. De la ecuación (2) es posible ver que la función de transferencia se desvía de la forma ideal mediante un factor de ganancia y un factor de fase. Para compensar la ganancia finita del OPAMP, es necesario monitorear la desviación de la tierra analógica provocada por la ganancia finita en DC. Una alternativa es utilizar la fase 1 del arreglo de capacitores conmutados para hacer el monitoreo de la desviación y poder compensarlo durante la fase 2.

La invención presentada en este documento consiste en cargar el capacitor C1 durante la fase de integración (fase 2) a el valor de la tierra analógica menos el valor compensado por la ganancia finita. De ésta manera la carga inyectada en la fase de integración no dependerá de la limitante en la ganancia en DC del amplificador. La Figura 2 muestra el esquema de compensación propuesto.

Para describir su función, consideremos un ciclo completo de integración. En la fase 1 los interruptores de la fase uno están cerrados, mientras que los interruptores déla fase 2 abiertos. De ésta forma durante la fase 1, el capacitor C1 está cargado al potencial de entrada, mientras que el capacitor C2 a el valor de la tensión de salida menos el error por la ganancia finita. Durante la fase 2, el capacitor C2 actualiza su carga de forma usual pero el capacitor C1 se carga al error menos un factor de compensación alfa. Si el factor de compensación es 1, entonces el capacitor C1 anula la carga y por tanto el error por ganancia finita en DC.

Para ver la función de transferencia del amplificador integrador compensado podemos evaluar la conservación de carga entre fases.

Ecuación 3 Si el factor de compensación alfa es igual a 1 , la función de transferencia en frecuencia discreta se transforma en: Ecuación 4 - - - Similarmente a la compensación de ganancia, idealmente el error de fase es cancelado. Sin embargo, la propuesta presentada también compensa de forma parcial el error de ganancia en la función de transferencia. Para el caso propuesto el error de ganancia únicamente depende del factor (Av/(Av+1)). La mejora en la compensación se obtiene sin añadir elementos al circuito de compensación.

Para evaluar el desempeño de la topología mostrada, el amplificador integrador compensado ha sido incluido en un modulador Sigma-Delta en tiempo discreto. La descripción topológica se muestra en la figura 3.

El sistema se ha simulado a nivel compartamental en Matlab-Simulink y Eldo-Spice con modelos en verilogA. El modelo considera amplificadores operacionales con amplio ancho de banda con una ganancia en DC muy baja. Bajo estas consideraciones es posible construir amplificadores operacionales con las características de los procesos nanométricos. La arquitectura mostrada en la Fig. 3 también reduce la dinámica de la señal a la salida de los integradores, por lo que el amplificador de baja ganancia en DC no introduce distorsión severa en el modulador.

La Fig. 4 muestra una comparación del espectro en frecuencia del modulador Sigma-Delta con los integradores compensados como se ha descrito en éste reporte de invención (en la Fig. 3).

Con el esquema de compensación de ganancia, el modulador únicamente pierde 1.4dB, mientras que sin la compensación pierde hasta 12.2dB (un poco más de 2 bit).

La presente invención compensa tanto el error de fase en los amplificadores integradores en tiempo discreto, como el error de ganancia. El error remanente es mucho menor porque ya no depende de la razón entre los capacitores del amplificador integrador. Las ventajas se obtienen sin aumentar los recursos del sistema.

El esquema de compensación puede utilizarse en cualquier circuito que necesite un amplificador integrador en el tiempo discreto. Esto significa que puede mejorar la respuesta de una gran cantidad de circuitos integrados que sean diseñados con teenologías de escala nanométrica.

Con ello, se pueden diseñar circuitos analógicos de alto desempeño y velocidad con amplificadores que tienen un ancho de banda muy amplio, pero que desafortunadamente no logran tener una ganancia suficiente.

El inventor agradece las charlas técnicas y aportaciones intelectuales de los Drs. Franco Maloberti y Aldo Peña Pérez para el desarrollo de ésta investigación.

Claims (2)

REIVINDICACIONES

1. Un amplificador integrador compensado, caracterizado porque comprende un circuito con la topológica de la figura 3.

2. Un modulador del tipo Sigma-Delta en tiempo discreto, caracterizado porque comprende el amplificador de la reivindicación 1.