MX2007015235A - Dispositivo de memoria con desplazamiento de hileras para reparacion de hileras defectuosas. - Google Patents

Abstract

Un dispositivo de memoria incluye N hileras regulares de celdas de memoria, L hileras redundantes de celdas de memoria, un circuito de desplazamiento y N lineas de palabras, donde N > 1 y L > 1. Cada linea de palabra se encuentra asociada con una hilera designada y una hilera alterna que se encuentra separada L hileras de la hilera designada. El circuito de desplazamiento recibe las N lineas de palabras y acopla cada linea de palabras a la hilera designada o la hilera alterna a esa linea de palabras. Si L es dos, entonces el circuito de desplazamiento acopla lineas de palabras de numero par a hileras con numero par y las lineas de palabra con numero impar a hileras con numero impar. El circuito de desplazamiento puede acoplar cada linea de palabra a (1) la hilera designada si esta hilera no es defectuosa y una linea de palabras precedente no se desplaza hacia abajo o bien, (2) la hilera alternativa.

Description

"DISPOSITIVO DE MEMORIA CON DESPLAZAMIENTO DE HILERAS PARA REPARACIÓN DE HILERAS DEFECTUOSAS" CAMPO DE LA INVENCIÓN La presente descripción se refiere en términos generales a la electrónica, y más específicamente a un dispositivo de memoria.

ANTECEDENTES DE LA INVENCIÓN Los dispositivos de memoria se utilizan comúnmente en muchos dispositivos electrónicos tales como computadoras, dispositivos de comunicaciones inalámbricas, asistentes digitales personales (PDAs - personal digital assistants) , etcétera. Las continuas mejoras en la tecnología de fabricación de circuitos integrados (IC -integrated circuit) han dado como resultado una mayor velocidad operativa de mayor potencia de procesamiento para muchos dispositivos electrónicos. Mayor velocidad y potencia de procesamiento permiten que los dispositivos electrónicos soporten aplicaciones más complicadas, muchas de las cuales requieren memorias más grandes y más rápidas . El proceso de fabricación para los dispositivos de memoria es complejo y desafiante, especialmente porque el número de celdas de memoria se incrementa y el tamaño de las celdas de memoria disminuye. Es difícil fabricar un - dispositivo de memoria sin alguna celda de memoria defectuosa. Por lo tanto, algunas celdas de memoria defectuosas se encuentran típicamente presentes en algún dispositivo de memoria fabricado determinado. Para costos y otras consideraciones, no es práctico rechazar todo un dispositivo de memoria sea solamente tiene defectuosas unas cuantas celdas de memoria. Consecuentemente, para mejorar los rendimientos de producción, las celdas de memoria redundante se fabrican típicamente en cada dispositivo de memoria. Durante la fase de producción y/o pruebas, las celdas en el dispositivo de memoria se prueban y las celdas identificadas como defectuosas son reemplazadas con celdas redundantes . Pueden utilizarse diversas técnicas para reemplazar por celdas redundantes. En una técnica común, se utiliza un comprador de direcciones para deshabilitar una hilera defectuosa de celdas de memoria y habilitar una hilera redundante de celdas de memoria. Desafortunadamente, el comprador de direcciones introduce un retraso adicional que reduce la velocidad operativa del dispositivo de memoria. Por lo tanto, existe la necesidad en la materia de un dispositivo de memoria capas de reemplazar las celdas de memoria defectuosas con poca degradación en la velocidad operativa.

BREVE DESCRIPCIÓN DE LA INVENCIÓN En la presente se describe un dispositivo de memoria con desplazamiento de hileras para la reparación de hileras defectuosas. Este dispositivo de memoria es capaz de reemplazar hileras defectuosas de celdas de memoria con poco impacto para la velocidad operativa. En una modalidad, el dispositivo de memoria incluye múltiples (N) hileras regulares de celdas de memoria, al menos dos (L) hileras redundantes de celdas de memoria, y un circuito de desplazamiento. Las múltiples (N) líneas de palabras se utilizan para habilitar y deshabilitar N hileras activas entre las N+L hileras totales de las celdas de memoria. Cada línea de palabras Wx se encuentra asociada con una hilera designada de celdas de memoria (por ejemplo, la hilera regular x) y una hilera alternativa de celdas de memoria que se encuentra separada L hileras defectuosas de celdas de memoria de la hilera designada. El circuito de desplazamiento recibe las N líneas de palabras y acopla cada línea de palabras a la hilera designada de celdas de memoria o a la hilera alternativa de celdas de memoria para esa línea de palabras. Por ejemplo, si L es dos, entonces el circuito de desplazamiento acopla las líneas de palabras con número par a las hileras de celdas de memoria con número par y las líneas de palabras con número impar a las hileras de celdas de memoria con número impar. El circuito de desplazamiento puede acoplar cada línea de palabras con (1) la hilera designada si está hilera no es defectuosa y si una línea de palabras precedente no se desplaza hacia abajo o (2) de otro modo, la hilera alternativa. La detección de una hilera defectuosa y el acoplamiento de las líneas de palabras con hileras no defectuosas pueden realizarse de diversas maneras, como se describe a continuación. El dispositivo de memoria descrito en la presente es capaz de reparar hasta L hileras defectuosas adyacentes. Los dispositivos de memoria también pueden utilizarse para diversos tipos de memorias y puede fabricarse como un IC de memoria independiente o como una memoria incorporada . A continuación se describen detalladamente diversos aspectos y modalidades de la invención.

BREVE DESCRIPCIÓN DE LOS DIBUJOS Las características y naturaleza de la presente invención se volverán más aparentes a partir de la descripción detallada expuesta a continuación cuando se toma en conjunto con los dibujos en los cuales los caracteres de referencia similares se identifican correspondientemente a lo largo de la misma. La Figura 1 muestra un dispositivo de memoria con desplazamiento de hileras para la reparación de las hileras defectuosas . La Figura 2 muestra una modalidad de un desplazador de hileras dentro del dispositivo de memoria. La Figura 3 muestra otra modalidad del desplazador de hileras. La Figura 4 muestra conmutadores dentro del desplazador de hileras. La Figura 5 muestra un diagrama de bloques de un dispositivo inalámbrico.

DESCRIPCIÓN DETALLADA DE LA INVENCIÓN Las palabras "a manera de ejemplo" se utilizan en la presente para referirse a "que sirve como ejemplo, instancia, o ilustración" . Cualquier modalidad o diseño descrito en la presente como "a manera de ejemplo" no necesariamente debe interpretarse como preferida o ventajosa sobre otras modalidades o diseños. La Figura 1 muestra un dispositivo de memoria 100 con desplazamiento de hileras para la reparación de hileras defectuosas. El dispositivo de memoria 100 incluye una unidad de control 110, un pre-decodificador de direcciones de hileras 120, un decodificador de hileras 130 y manejador de líneas de palabras, un desplazador de hileras/circuito de desplazamiento 140, un arreglo de memorias 150, un pre- decodificador de direcciones de columnas 160, y una circuitería de decodificador de columnas y de entrada/salida (I/O - input/output) . El arreglo de memorias 150 incluye N hileras defectuosas de celdas de memoria regulares de celdas de memoria 152 y L hileras redundantes/de repuesto de celdas de memoria 152, donde en general N>1 y L>1. Por ejemplo, el arreglo de memorias 150 puede incluir 256 (o 512) hileras regulares y dos (o cuatro) hileras redundantes. Las N + L hileras de celdas de memoria se acoplan a las N + L líneas de hileras Ri a RN+L- De hecho, solamente se utilizan N hileras entre las N + L hileras totales en el arreglo de memorias 150 y se definen como hileras activas. Las L hileras restantes no se utilizan. Las hileras específicas a utilizar como hileras activas son dependientes de cuáles hileras no son defectuosas y cuales hileras son defectuosas. Por ejemplo, las hileras regulares 1 a N pueden utilizarse como N hileras activas si todas estas hileras regulares no son defectuosas. Si alguna de las hileras regulares 1 a N está defectuosa, entonces las N - l hileras regulares no defectuosas más una hilera redundante pueden utilizarse como las N hileras activas. Las L hileras redundantes pueden utilizarse en lugar de hasta L hileras regulares defectuosas. Cada hilera dentro del arreglo de memorias 150 incluye K de celdas de memoria, donde K > 1. Las celdas de memoria en las N + L hileras defectuosas de celdas de memoria se configuran en K columnas. Las K columnas de celdas de memorias se acoplan a K líneas de bits Bi a B?. En cualquier momento puede activarse una línea de hileras y una o más líneas de bits. La línea de hileras activada habilita todas las celdas de memoria acopladas a esa línea de hileras. Cada línea de bits activada acopla una celda de memoria habilitada en la hilera activada a la circuitería de E/S 170 de manera tal que se puede acceder a la celda de memoria, por ejemplo, leer en ella o escribir en ella. La unidad de control 110 recibe una dirección para una celda de memoria o un bloque de celdas de memoria a ser accedidos y genera una dirección de hilera para un pre-decodificador de direcciones de hileras 120 y una dirección de columna para el pre-decodificador 160 de direcciones de columnas con base en la dirección recibida. La unidad de control 110 también genera relojes internos y señales de comando utilizadas para controlar la operación del dispositivo de memoria 100. El pre-decodificador de direcciones de hileras 120 realiza la pre-decodificación en la dirección de hilera desde la unidad de control 120. Por ejemplo, el arreglo de memorias 150 puede incluir 256 hileras, y cada hilera puede identificarse por una dirección de hilera de 8 bits b7b6b5b4b3b2b?bo, donde b7 es el de una significativo y b0 es el de menos significativo. El pre-decodificador 120 puede organizar al pre-decodificador de direcciones de hileras 120 de 8 bits en un segmento superior de 2 bits que contienen los dos bits más significativos b7b6, un segmento intermedio de 3 bits que contiene los siguientes tres bits más significativos b5b4b3, y un segmento o inferior de 3 bits que contiene los tres bits menos significativos b2b?b0. El pre-decodificador 120 puede decodificar después el segmento menor de 3 bits en ocho líneas pre-decodificadas d7 a d0, el segmento intermedio de 3 bits en otras ocho líneas pre-decodificadas d?5 a d8, y el segmento superior de 2 bits en cuatro líneas pre-decodificadas d?9 a d?6. Después, el pre-decodificador 120 proporcionaría las 20 •ÍS líneas pre-decodificadas d0 a d19 al decodificador de hileras 130. El pre-decodificador 120 también puede realizar la pre-decodificación de otras maneras. El decodificador de hileras 130 y manejador de líneas de palabras recibe las líneas pre-decodificadas para la detección de hilera, determina la línea de palabras apropiada para su activación con base en estas líneas pre-decodificadas, y maneja la línea de palabras activada de manera tal que la hilera deseada de celdas de memoria pueda ser accedida. Se proporcionan N líneas de palabras i a WN para las N hileras activas en el arreglo de memorias 150, una línea de palabras por cada hilera activa. El desplazador de hileras 140 recibe las N líneas de palabras Wi a WN y acopla o mapea estas líneas de palabras en N líneas de hileras para las N hileras activas. La unidad de control 110, el pre-decodificador de direcciones de hileras 120, y el decodificador de hileras 130 y manejador de líneas de palabras funcionan de la misma manera independientemente de cuáles hileras dentro del arreglo de memorias 150 son defectuosas. Las N líneas de palabras el pueden visualizar se como líneas de control lógicas para las N hileras activas. El desplazador de hileras 140 realiza el papeleo de las líneas de palabras lógicas en las líneas de hileras físicas para las hileras que se están utilizando en realidad. El desplazador de hileras 140 oculta los detalles del reemplazo de hileras defectuosas de manera tal que el arreglo de memorias 150 parece funcionar de la misma manera a fin de controlar la unidad 110, el pre-decodificador de direcciones de hileras 120, y el decodificador de hileras 130 y manejador de líneas de palabras independientemente de cuáles hileras, si las hay, son defectuosas. El pre-decodificador de direcciones de columnas 160 recibe la dirección de columna proveniente de la unidad de control y genera líneas pre-decodificadas para la dirección de columna, por ejemplo, de manera similar a la manera descrita con anterioridad para el pre-decodificador de direcciones de hileras 120. El decodificador de columnas y la circuitería de E/S 170 reciben las líneas pre-decodificadas para la dirección de columna, determina la(s) línea (s) de bit apropiada (s) a activar con base en las líneas pre-decodificadas, activa esta(s) línea (s) debido a fin de habilitar el acceso de las celdas de memoria deseadas. La circuitería de E/S 170 incluye diversos circuitos tales como amplificadores, memorias temporales, comparadores, etc. utilizados para leer datos en y para escribir datos en las celdas de memoria dentro del arreglo de memorias 150. Para una operación de lectura de datos, la circuitería de E/S 170 amplifica las señales en las líneas de bits activadas, detecta los valores de datos de las señales amplificadas (por ejemplo, bajo lógico o alto lógico) , y proporcionar datos de salida mediante las líneas de E/S. Para una operación de escritura de datos, la circuitería de E/S 170 recibe datos de entrada a travée de las líneas de E/S y hierba las líneas de bits activadas al almacenamiento de los datos en las celdas de memoria habilitadas . La Figura 2 muestra un desplazador de hileras 140a, el cual es una modalidad del desplazador de hileras 140 dentro del dispositivo de memoria 100 en la Figura 1.

Para esta modalidad, el desplazador de hileras 140a incluye N unidades de desplazamiento 210 para las N líneas de c palabras. Cada unidad de desplazamiento 210 se acopla a una línea de palabras y además a dos líneas de hileras que se encuentran se encuentran separadas por L hileras.

Consecuentemente, la unidad de desplazamiento 210a se acopla a la primera línea de palabras Wi y a las líneas de hileras Rx a RL+?, la unidad de desplazamiento 210b se acopla a la segunda línea de palabras W2 y a las líneas de hileras R2 y RL+2, etc., y la última unidad de desplazamiento (no se muestra en la Figura 2) se acopla a la última línea de palabras WN y a las líneas de hileras RN Cada unidad de desplazamiento 210 incluye una unidad de control de desplazamiento 220 y dos conmutadores 230 y 232. Dentro de la unidad de desplazamiento 210a para la primera línea de palabras i, el conmutador 230a tiene un extremo acoplado a la línea de palabras V¡ y el otro extremo se acopla a la línea de hileras Ri, y el conmutador 232a tienen un extremo acoplado a la línea de palabras Wi y el otro extremo acoplado a la línea de hileras RL+? • La unidad de control de desplazamiento 220a recibe una indicación sobre si la hilera 1 es defectuosa y genera una señal de control Si para los conmutadores 230a y 232a. Si la hilera 1 no es defectuosa, entonces el conmutador 230a se encuentra habilitado y acopla la línea de palabras Wx a la línea de hileras Ri, y el conmutador 232a se encuentra deshabilitado. Inversamente, si la hilera 1 es defectuosa, entonces el conmutador 230a se encuentra deshabilitado, y el conmutador 232a se encuentra habilitado y acopla la línea de palabras Wi a la línea de hileras RL+? • La señal de control Si también puede utilizarse como un estado de 1 bit que indica si la línea de palabras Wi se acopla a la línea de hileras Ri o R +1 . La unidad de desplazamiento 210 para cada una de las líneas de palabras W2 a WL se acopla de la misma manera que la unidad de desplazamiento 210a para la primera línea de palabras Wi. Para las líneas de palabras i a WL, la amida de desplazamiento para cada línea de palabras Wx (donde x e {l, ..., L}) acopla la línea de palabras Wx a la línea de hileras Rx si la hilera regular x no es defectuosa y a la línea de hileras R +X si la hilera regular x es defectuosa . Dentro de la unidad de desplazamiento 210i para la línea de palabras WL+i, la unidad de control de desplazamiento 22 Oi recibe una indicación sobre si la hilera L+1 es defectuosa y la señal de control Si y la unidad de control 220a para la línea de palabras i . La unidad de control de desplazamiento 220i genera una señal de control SL+? para los conmutadores 23 Oi y 232i con base en las dos entradas. Si la hilera L+1 no es defectuosa y si la línea de palabras Wi se acopla a la línea de hileras Ri, entonces el conmutador 230i es habilitado y acopla la línea de palabras W+? a la línea de hileras RL+?, y se deshabilita el conmutador 232i. Inversamente, si la hilera L+1 es defectuosa o sea la línea de palabras Wx se acopla a la línea de hileras RL+I, entonces se deshabilita el conmutador 230i, y se habilita el conmutador 232i y acopla la línea de palabras WL+? a la línea de hileras RL+? • La unidad de desplazamiento 210 para cada una de las líneas de palabras WL+2 a WN se acopla de la misma manera que la unidad de desplazamiento 210i para la línea de palabras WL+?. Para las líneas de palabras WL+i a WN, la unidad de desplazamiento para cada línea de palabras Wy (donde y e {L+1, ..., N}) acopla la línea de palabras Wy a la línea de hileras Ry si la hilera regular y no es defectuosa y si la línea de palabras Wy-L no se acopla a la línea de hileras Ry. La unidad de desplazamiento acopla la línea de palabras Wy a la línea de hileras Ry+L si la hilera regular y es defectuosa o sea la línea de palabras Wy-L se acopla a la línea de hileras Ry. Consecuentemente, cada línea de palabras Wz (donde z e {l, ..., N} ) se asocia con una línea de hileras designada Rz y una línea de hileras alternativa RZ+L- Para la modalidad mostrada en la Figura 2, cada unidad de desplazamiento 210 acopla su línea de palabras Wz a la línea de hileras designada R2 o la línea de hileras alternativas RZ+L- Si se detecta una hilera defectuosa entre la hilera regular N, entonces la línea de palabras para esa hilera defectuosa y todas las líneas de palabras subsecuentes que se encuentran a un múltiplo entero de L hileras separadas de esta línea de palabras se desplazan hacia abajo por las L hileras. Por ejemplo, una hilera defectuosa 3 dará como resultado las líneas de palabras W3, W3+L, W3+2L, etc. para desplazarse hacia abajo por L hileras y se acopla a las líneas de hileras R3+L, R3-.2L, 3+3 , etc. Esta característica de desplazamiento por L permite la reparación de hasta L hileras defectuosas adyacentes. Esta capacidad de reparación es especialmente ventajosa dado que la geometría del IC se reduce y los defectos de fabricación tienden a ocasionar fallas de hilera localizadas, de manera tal que las múltiples hileras adyacentes son más propensas a ser defectuosas. La Figura 3 muestra un desplazador de hileras 140b, el cual es otra modalidad del desplazador de hileras 140 dentro del dispositivo de memoria 100 en la Figura 1. Para esta modalidad, L = 2. El desplazador de hileras 140b incluye N unidades de desplazamiento 310 para las N líneas de palabras. Cada unidad de desplazamiento 310 se acopla a una línea de palabras y además a dos líneas de hileras que se encuentran separadas por dos hileras. Consecuentemente, la unidad de desplazamiento 310a se acopla a la primera línea de palabras Wi y a las líneas de hileras Rx y R3, la unidad de desplazamiento 310b se acopla a la segunda línea de palabras W2 y a las líneas de hileras R2 y R4, la unidad de desplazamiento 310c se acopla a la tercera línea de palabras W3 y a la líneas de hileras R3 y R5, etc., y la última unidad de desplazamiento (no se muestra en la Figura 3) se acopla a la última línea de palabras WN y a las líneas de hileras RN y RN+2 • Cada unidad de desplazamiento 310 incluye una unidad de control de desplazamiento 320 y dos conmutadores 330 y 332. Dentro de la unidad de desplazamiento 310a para la primera línea de palabras Wlf el conmutador 330a tiene un extremo acoplado a la línea de palabras Wx y el otro extremo acoplado a la línea de hileras Ri, y el conmutador 332a tiene un extremo acoplado a la línea de palabras Wi y el otro extremo acoplado a la línea de hileras R3. La unidad de control de desplazamiento 320a recibe una indicación sobre si la hilera 1 es defectuosa y genera una señal de control diferente Si y 5a para los conmutadores 330a y 332a. A continuación, se describe detalladamente la unidad de control de desplazamiento 320a. Si la hilera 1 no es defectuosa, entonces el conmutador 330a es habilitado y acopla la línea de palabras x a la línea de hileras R1; y se deshabilita el conmutador 332a. Inversamente, si la hilera 1 es defectuosa, entonces se deshabilita el conmutador 330a, y el conmutador 332a se habilita y acopla la línea de palabras Wx a la línea de hileras R3. Dentro de la unidad de desplazamiento 310b para la segunda línea de palabras W2, la unidad de control de desplazamiento 320b recibe una indicación sobre si la hilera 2 es defectuosa y la señal de control Si proveniente de la unidad de control de desplazamiento 320a para la primera línea de palabras Wx. La unidad de control de desplazamiento 320b genera una señal de control diferencial diferente S2 y , para los conmutadores 330b y 332b con base en las dos entradas. Si la hilera 2 no es defectuosa y si la línea de palabras x se ha acoplado a la línea de hileras Ri, entonces el conmutador 330b es habilitado y acopla la línea de palabras W2 a la línea de hileras R2/ y se deshabilita el conmutador 332b. Inversamente, si la hilera 2 es defectuosa o si la línea de palabras Wx se ha acoplado a la línea de hileras R3, entonces el conmutador 330b se deshabilita y el conmutador 332b se habilita y acopla la línea de palabras W2 a la línea de hileras R4. La unidad de desplazamiento 310 para cada una de las líneas de palabras W3 a WN se acopla de manera similar a la unidad de desplazamiento 310b para la línea de palabras W2. Para las líneas de palabras W3 a WN, la unidad de desplazamiento para cada línea de palabras Wy (donde y e {3, ..., N} ) acopla la línea de palabras Wy a la línea de hileras Ry si la hilera regular y no es defectuosa y si la línea de palabras Wy-? no se acopla a la línea de hileras Ry+i . La unidad de desplazamiento acopla la línea de palabras Wy a la línea de hileras Ry+2 si la hilera regular y es defectuosa o si la línea de palabras Wy-? se acopla a la línea de hileras Ry+?. La unidad de control de desplazamiento 320 dentro de cada unidad de desplazamiento 310 incluye una compuerta NAND 322, y una compuerta AND 324, y un inversor 326. Las unidades de control de desplazamiento 320 para todas las N unidades de desplazamiento 310 se acoplan de manera similar, excepto que la compuerta AND 324a dentro de la unidad de control de desplazamiento 320a para la primera línea de palabras Wi tiene una entrada acoplada directamente a un alto lógico ("H") en lugar de la señal de control proveniente de la unidad de control de desplazamiento para una línea de palabras precedente. Dentro de la unidad de control de desplazamiento 302b para la segunda línea de palabras W2, las entradas de la compuerta NAND 322b se acoplan a un bus 308 que lleva líneas pre-decodificadas para una dirección de una hilera defectuosa. Por ejemplo, si el arreglo de memorias 150 incluye 256 hileras, entonces el bus 308 puede incluir 20 líneas pre-decodificadas para una dirección de hileras defectuosa, como se describió con anterioridad para el pre-decodificador de direcciones de hileras 120 en la Figura 1. Las tres entradas de la compuerta NAND 322b se acoplan a tres líneas pre-decodificadas seleccionadas a partir de entre las 20 líneas pre-decodificadas en el bus 308. Estas tres líneas pre-decodificadas pueden utilizarse para determinar si la hilera 2 es defectuosa. La salida de la compuerta NAND 322b es un alto lógico si la hilera 2 no es defectuosa y es un bajo lógico si la hilera 2 es defectuosa. La compuerta AND 324b tiene una entrada acoplada a la salida de la compuerta NAND 322b y otra entrada que recibe la señal de control Sx proveniente de la unidad de control de desplazamiento 320a para la primera línea de palabras x . La salida de la compuerta AND 324b es un bajo lógico si (1) la hilera 2 es defectuosa, lo cual se indica por la salida de la compuerta NAND 322b que se encuentra en bajo lógico, o (2) la línea de palabras V¡? se acopla a la línea de hileras R3, que se indica por la señal de control Si que se encuentra en lógico bajo. Inversamente, la salida de la compuerta AND 324b es un alto lógico si tanto la hilera 2 no es defectuosa como la línea de palabras x se acopla a la línea de hileras Ri . La compuerta AND 324b proporciona la señal de control S2, la cual es invertida por el inversor 326b para generar la señal de control complementario s2 . Xa unidad de control de desplazamiento 320 para cada una de las demás líneas de palabras se acopla y opera de manera similar a la unidad de control de desplazamiento 320b para la línea de palabras W2. Las entradas de la compuerta NAND 322 para cada línea de palabras se acoplan a un conjunto diferente de líneas pre-decodificadas seleccionadas a partir de entre todas las líneas pre-decodificadas en el bus 308. La Tabla 1 resume las salidas de la compuerta NAND 322 y la compuerta AND 324 dentro de la unidad de control de desplazamiento 320 para la línea de palabras Wx.

Tabla 1 Para las modalidades mostradas en la Figura 3, la información de una hilera defectuosa se desplaza hacia debajo de hilera en hilera. Esta modalidad puede fijar eficazmente un tipo común de falla en la cual dos líneas de hileras adyacentes se acortan conjuntamente. La primera hilera defectuosa es detectada, y la línea de palabras para esta hilera defectuosa se desplaza hacia abajo por dos hileras como se describió con anterioridad. La hilera adyacente a la hilera defectuosa también se repara automáticamente, y la línea de palabras para esta hilera adyacente también se desplaza hacia abajo dos hileras. Esta modalidad puede reducir el número de líneas necesarias para llevar las hileras defectuosas. Para la modalidad mostrada en la Figura 3, si se detecta una hilera defectuosa entre las N hileras regulares, entonces la línea de palabras para esa hilera defectuosa y todas las líneas de palabras subsecuentes se desplazan hacia abajo dos hileras. Por ejemplo, una hilera defectuosa 3 dará como resultado que (1) las líneas de palabras con número impar W3, W5, W7, etc. se desplacen hacia abajo dos hileras y se acoplan a las líneas de hileras con número de impar R5, R7, Rg, etc. y que (2) las líneas de palabras con número par W , Ws, W8, etc. se desplacen hacia abajo dos hileras y se acoplen a las líneas de hileras con número par R6; R8, Rio, etc.

Consecuentemente, las líneas de palabras con número impar se desplazan hacia abajo en dirección de las líneas de hileras con número impar, y las líneas de palabras con número par se desplazan hacia abajo en dirección de las líneas de hileras con número par. El desplazador de hileras 140b puede reparar hasta dos hileras defectuosas consecutivas . La Figura 4 muestra un diagrama esquemático de conmutadores 330x y 332x, los cuales pueden utilizarse para cada par de conmutadores 230 y 232 en la Figura 2 y también para cada par de conmutadores 330 y 332 en la Figura 3. Para la modalidad mostrada en la Figura 4, el conmutador 330x se implementa con un transistor de efecto de campo de canal N (N-FET - N-channel field effect transistor) 430 y un FET de canal P (P-FET) 440 que se acoplan en paralelo. Las fuentes de N-FET 430 y P-FET 440 se acoplan conjuntamente, y los drenajes del N-FET 430 y del P-FET 440 se acoplan también conjuntamente. El conmutador 332x se implementa con un N-FET 432 y un P-FET 442 que se acoplan en paralelo de manera tal que sus fuentes se acoplan conjuntamente y sus drenajes también se acoplan conjuntamente. Las compuertas del N-FET 440 y del P-FET 432 reciben la señal de control Sx, y las compuertas del P-FET y del N-FET 442 reciben la señal de control complementaria -*• .

Cuando la señal de control Sx se encuentra en un alto lógico, el N-FET 440 es encendido por el alto lógico en la señal de control Sx, y el P-FET 430 también se enciende por el bajo lógico en la señal de control complementario Sx . El P-FET 432 es apagado por el alto lógico en la señal de control Sx, y el N-FET 442 también es apagado por el bajo lógico en la señal de control complementario $? . La línea de palabras Wx se acopla después a la línea de hileras Rx cuando la señal de control Sx se encuentra en un alto lógico. Inversamente, cuando la señal de control Sx se encuentra en un bajo lógico, el P-FET 432 es encendido por el bajo lógico en la señal de control Sx, y el N-FET 442 también es encendido por el alto lógico en la señal de control complementario Sx . El N-FET 440 es apagado por el bajo lógico en la señal de control Sx, y el P-FET 430 también es apagado por el alto lógico en la señal de control complementario s Consecuentemente, la línea de palabras Wx se acopla la línea de hileras Rx+L cuando la señal de control Sx se encuentra en un bajo lógico. La Figura 4 muestra una modalidad específica de los conmutadores que utilizan transistores de semiconductores de óxido metálico complementario (CMOS -complementary metal oxide semiconductor) acoplados como compuertas de paso. Los conmutadores también pueden implementarse con oros diseños y otras tecnologías de procesos de IC. Los desplazadores de hileras 140a y 140b pueden proporcionar diversas ventajas. Primeramente, pueden repararse hasta L hileras defectuosas adyacentes independientemente de dónde se encuentran ubicadas estas hileras defectuosas adyacentes en el arreglo de memorias, lo cual puede mejorar el rendimiento. En segundo lugar, la velocidad operativa para el dispositivo de memoria se degrada mínimamente dado que los conmutadores que acoplan las líneas de palabras a las líneas de hileras solamente introducen un pequeño retraso. En tercer lugar, el desplazador de hileras posee un diseño relativamente sencillo . El dispositivo de memoria descrito en la presente puede utilizarse para un IC de memoria independiente. El dispositivo de memoria también puede utilizarse para una memoria incorporada dentro de un circuito integrado de aplicación específica (ASIC - application specific integrated circuit) , un procesador de señales digitales (DSP - digital signal processor) , un procesador de Computadora de Conjunto Reducido de Instrucciones (RISC - Reduced Instruction Set Computer) , un dispositivo de procesamiento de señales digitales (DSPD - digital signal processing device) , un dispositivo lógico programable (PLD - programmable logic device) , un arreglo de compuertas de campo programable (FPGA - field programmable gate array) , un procesador, un controlador, un micro-controlador, un microprocesador, etc. El dispositivo de memoria también puede utilizarse para diversos tipos de memorias tales como memoria de acceso aleatorio (RAM - random access memory) , RAM estática (SRAM - static RAM) , RAM dinámica (DRAM -dynamic RAM) , DRAM sincrónica (SDRAM - synchronous DRAM) , RAM de video (VRAM - video RAM) , RAM gráfica sincrónica (SGRAM - synchronous graphic RAM) , memoria de solo lectura (ROM - read only memory), memoria Flash, etc. Diferentes tipos de memorias generalmente utilizan diferentes tipos de celdas de memoria para almacenar datos . El dispositivo de memoria descrito en la presente puede utilizarse para diversas aplicaciones tales como comunicaciones, trabajo en red, cómputo, electrónicos para el consumidor, etcétera. El dispositivo de memoria también puede utilizarse en diversos dispositivos electrónicos tales como dispositivos de comunicaciones inalámbricos, teléfonos celulares, PDAs inalámbricos, módulos de módem inalámbrico, computadores portátiles, y otros circuitos digitales que utilizan memorias. A continuación se describe el uso del dispositivo de memoria para un dispositivo inalámbrico La Figura 5 muestra un diagrama de bloques de un - dispositivo inalámbrico 500 que incluye el dispositivo de memoria descrito en la presente. El dispositivo inalámbrico 500 puede ser un teléfono celular, una terminal, un microteléfono, o algunos otros aparatos. El dispositivo inalámbrico 500 puede ser capaz de comunicarse con un sistema de acceso múltiple por división de código (CDMA - code división múltiple access) , un sistema de acceso múltiple por división de tiempo (TDMA - time división múltiple access) , un sistema del Sistema Global para Comunicaciones Móviles (GSM - Global System for Mobile Communications) , un sistema del Sistema Telefónico Móvil Avanzado (AMPS - Advanced Mobile Phone System) , Sistema de Posicionamiento Global (GPS - Global Positioning System) , un sistema de múltiple entrada múltiple salida (MIMO -múltiple-input multiple-output) , un sistema de multiplexión por división de frecuencia (FDMA -frequency múltiple access) , un sistema de multiplexión por división de frecuencia ortogonal (OFDMA - orthogonal frequency múltiple access) , una red de área local inalámbrica (WLAN - wireless local área network) , y/o algunos otros sistemas y redes de comunicaciones inalámbricas. Un sistema de CDMA puede implementar CDMA-Banda ancha (W-CDMA - Wideband-CDMA) , cdma2000, o alguna otra tecnología de acceso de radio. Una WLAN puede ser una red IEEE 802.11, una red Bluetooth, etcétera.

El dispositivo inalámbrico 500 proporciona comunicación bidireccional mediante una trayectoria de recepción y una trayectoria de transmisión. Para la trayectoria de recepción, las señales de enlace en avance transmitidas por las estaciones base son recibidas por una antena 512, son direccionadas a través de un duplexor (D) 514, y se le proporcionan a una unidad receptora (RCVR) 516. La unidad receptora 516 acondiciona y digitaliza la señal recibida y proporciona muestras de entrada a una sección digital 520 para el procesamiento adicional. Para la trayectoria de transmisión, una unidad transmisora (TMTR) 518 recibe proveniente de la sección digital 520 datos a ser transmitidos, procesa y acondiciona los datos, y genera una señal de enlace inverso, la cual es direccionada a través del duplexor 514 y transmitida mediante la antena 512 a las estaciones base. La sección digital 520 incluye diversas unidades de procesamiento y circuitería de soporte tal como, por ejemplo, un DSP 522, un RISC 524, un controlador 526, y una memoria interna 528. El DSP 522 y/o . el RISC 524 pueden implementar (1) un procesador de módem que ejecuta el procesamiento para la transmisión y recepción de datos (por ejemplo, codificación, modulación, demodulación, decodificación, etc.), (2) un procesador de video que realiza el procesamiento en imágenes fijas, videos, textos en movimiento, etc., (3) un procesador de gráficas que realiza el procesamiento en gráficas para videojuegos, avatares tridimensionales, etc., y/u (4) otros procesadores para otras aplicaciones. La memoria interna 528 almacena códigos de programa y/o datos utilizados por las diversas unidades dentro de la sección digital 520. Una memoria principal 532 proporciona almacenamiento masivo para el dispositivo inalámbrico 500 y puede ser una RAM, una SRAM, una DRAM, una SDRAM, etc. Una memoria no volátil 534 proporciona almacenamiento no volátil y puede ser una memoria Flash, una ROM, etcétera. El dispositivo de memoria descrito en la presente puede utilizarse para la memoria interna 528, la memoria principal 532, y/o la memoria no volátil 534. El dispositivo de memoria también puede utilizarse para las memorias incorporadas dentro del DSP 522, el RISC 524, y el controlador 526. El dispositivo de memoria descrito en la presente puede fabricarse en diversas tecnologías de proceso de IC tales como CMOS, N-MOS, P-MOS, CMOS bipolar (Bi-CMOS) , etc. La tecnología de CMOS puede fabricar tanto dispositivos N-FET como P-FET en la misma boquilla, mientras que la tecnología de N-MOS solamente puede fabricar dispositivos N-FET y la tecnología de P-MOS solamente puede fabricar dispositivos P-FET. El dispositivo de memoria puede fabricarse utilizando cualquier tecnología de tamaños de dispositivos (por ejemplo, 130 nanómetros (nm) , 65 nm, 30 nm, etc.) . El dispositivo de memoria descrito en la presente generalmente es más ventajoso dado que la tecnología del proceso de IC escaña a geometrías más pequeñas y los defectos son más propensos a ser localizados . La descripción anterior de las modalidades descritas se proporciona para permitirle al experto en la materia realizar o utilizar la presente invención. Diversas modificaciones a estas modalidades serán fácilmente aparentes para aquellos expertos en la materia, y los principios genéricos definidos en la presente pueden aplicarse a otras modalidades sin aislarse del espíritu o alcance de la invención. Consecuentemente, la presente invención no pretende limitarse a las modalidades mostradas en la presente sino abarcar el más amplio alcance consistente con los principios y características novedosas descritos en la presente.

Claims (21)

1. NOVEDAD DE LA INVENCIÓN Habiéndose descrito la invención como antecedente, se reclama como propiedad lo contenido en las siguientes reivindicaciones
2. REIVINDICACIONES 1. Un circuito integrado caracterizado porque comprende : una pluralidad de hileras de celdas de memoria; y un circuito de desplazamiento operativo para acoplar una pluralidad de líneas de palabras a la pluralidad de hileras de celdas de memoria, donde el circuito de desplazamiento es operativo para acoplar cada línea de palabras a una hilera designada de celdas de memoria o a una hilera alternativa de celdas de memoria que se encuentra al menos dos hileras separada de la hilera designada de celdas de memoria. 2. El circuito integrado según la reivindicación 1, caracterizado porque la pluralidad de hileras de las celdas de memoria comprenden una pluralidad de hileras regulares de celdas de memoria y al menos dos hileras redundantes de celdas de memoria, y donde cada hilera regular de celdas de memoria es una hilera designada de celdas de memoria para una línea de palabras .
3. 3. El circuito integrado según la reivindicación 1, caracterizado porque la hilera alternativa de celdas de memoria para cada línea de palabras se encuentra dos hileras separada de la hilera designada de hileras de celdas de memoria para la línea de palabras .
4. 4. El circuito integrado según la reivindicación 1, caracterizado porque el circuito de desplazamiento es operativo para acoplar líneas de palabras con número par a hileras de celdas de memoria con número par y para acoplar líneas de palabras con número impar a hileras de celdas de memoria con número impar.
5. 5. El circuito integrado según la reivindicación 1, caracterizado porque el circuito de desplazamiento es operativo para acoplar cada línea de palabras a la hilera designada de celdas de memoria si la hilera designada no es defectuosa y para acoplar la línea de palabras a la hilera alternativa de celdas de memoria si la hilera designada es defectuosa.
6. 6. El circuito integrado según la reivindicación 5, caracterizado porque el circuito de desplazamiento es operativo además para acoplar cada línea de palabras a la hilera alternativa que celdas de memoria si se acopla otra línea de palabras a la hilera designada de celdas de memoria.
7. 7. El circuito integrado según la reivindicación 5, caracterizado porque el circuito de desplazamiento también es operativo para acoplar cada línea de palabras a la hilera alternativa de celdas de memoria si una línea de palabras precedente se acopla a una hilera alternativa de hileras de celdas de memoria para la línea de palabras precedente.
8. 8. El circuito integrado según la reivindicación 1, caracterizado porque el circuito de desplazamiento es operativo para detectar una hilera defectuosa de celdas de memoria y para acoplar la línea de palabras correspondiente a la hilera defectuosa de celdas de memoria y las líneas de palabras subsecuentes a las hileras alternativas de celdas de memoria.
9. 9. El circuito integrado según la reivindicación 1, caracterizado porque el circuito de desplazamiento comprende una pluralidad de unidades de desplazamiento, una unidad de desplazamiento para cada línea de palabras, comprendiendo cada unidad de desplazamiento : un primer conmutador operativo para acoplarse la línea de palabras a la hilera designada de celdas de memoria, y un segundo conmutador operativo para acoplar la línea de palabras a la hilera alternativa de celdas de memoria.
10. 10. El circuito integrado según la reivindicación 9, caracterizado porque cada unidad de desplazamiento comprende además : una unidad de control operativa para recibir una indicación sobre si la hilera designada de celdas de memoria es defectuosa y para generar una señal de control a fin de habilitar el primer conmutador o el segundo conmutador .
11. 11. El circuito integrado según la reivindicación 10, caracterizado porque la unidad de control para cada unidad de desplazamiento también es operativa para recibir una señal de control para una línea de palabras precedente y para generar la señal de control para los conmutadores primero y segundo con base además en la señal de control para la línea de palabras precedente.
12. 12. El circuito integrado según la reivindicación 10, caracterizado porque la unidad de control para cada unidad de desplazamiento también es operativo para recibir un conjunto o de líneas pre-decodificadas para una dirección de una hilera defectuosa de celdas de memoria y para determinar si la hilera designada de celdas de memoria es defectuosa con base en el conjunto de líneas pre-decodificadas .
13. 13. El circuito integrado según la reivindicación 9, caracterizado porque cada uno de los conmutadores primero y segundo se encuentra formado con un transistor de efecto de campo de canal N (N-FET) y un FET de canal P (P-FET) acoplado en paralelo.
14. 14. El circuito integrado según la reivindicación 1, caracterizado porque la pluralidad de hileras de celdas de memoria son para una memoria de acceso aleatorio (RAM) , una RAM estática (SRAM) , una RAM dinámica (DRAM) , o una memoria Flash.
15. 15. Un circuito integrado, caracterizado porque comprende: una pluralidad de hileras de celdas de memoria comprendidas de una pluralidad de hileras regulares de celdas de memoria y al menos dos hileras redundantes de celdas de memoria; y un circuito de desplazamiento operativo para acoplar una pluralidad de líneas de palabras a la pluralidad de hileras de celdas de memoria, donde cada hilera regular de celdas de memoria es una hilera designada de celdas de memoria para una línea de palabras, y donde el circuito de desplazamiento es operativo para acoplar cada línea de palabras a la hilera designada de celdas de memoria para la línea de palabras o una hilera alternativa de hileras de celdas de memoria que se encuentre separada dos hileras de la hilera designada de celdas de memoria.
16. 16. El circuito integrado según la reivindicación 15, caracterizado porque cada línea de palabras con número par se asocia con una hilera designada de celdas de memoria con número par y una hilera alternativa de hileras de celdas de memoria con número par que se encuentran separada dos hileras, y donde cada línea de palabras con número impar se encuentra asociada con una hilera designada de celdas de memoria con número impar y una hilera alternativa de celdas de memoria con número impar que se encuentra separada dos hileras.
17. 17. El circuito integrado según la reivindicación 15, caracterizado porque el circuito de desplazamiento es operativo para acoplar cada línea de palabras a la hilera designada de celdas de memoria si la hilera designada no es defectuosa y para acoplar la línea de palabras a la hilera alternativa de hileras de celdas de memoria si la hilera designada es defectuosa.
18. 18. El circuito integrado según la reivindicación 17, caracterizado porque el circuito de desplazamiento también es operativo para acoplar cada línea de palabras a la hilera alternativa de celdas de memoria para la línea de palabras si una línea de palabras inmediatamente precedente se acopla a la hilera alternativa de celdas de memoria para la línea de palabras inmediatamente precedente.
19. 19. El circuito integrado según la reivindicación 15, caracterizado porque el circuito de desplazamiento es operativo para detectar una hilera defectuosa de celdas de memoria y para acoplar la línea de palabras correspondiente a la hilera defectuosa de hileras de celdas de memoria y las líneas de palabras subsecuentes a las hileras alternativas de celdas de memoria.
20. 20. Un dispositivo electrónico, caracterizado porque comprende : un procesador operativo para realizar el procesamiento para el dispositivo electrónico; y un dispositivo de memoria que comprende: una pluralidad de hileras de celdas de memoria, y un circuito de desplazamiento operativo para acoplar una pluralidad de líneas de palabras a la pluralidad de hileras de celdas de memoria, donde el circuito de desplazamiento es operativo para acoplar cada línea de palabras a una hilera designada de celdas de memoria o una hilera alternativa de celdas de memoria que se encuentra separada al menos dos hileras de la hilera designada de celdas de memoria.
21. 21. El dispositivo electrónico según la reivindicación 20, caracterizado porque el procesador y el dispositivo de memoria se fabrican en un solo circuito integrado.