LT3774B - Device for gathering of technological data - Google Patents

Device for gathering of technological data Download PDF

Info

Publication number
LT3774B
LT3774B LTIP1798A LTIP1798A LT3774B LT 3774 B LT3774 B LT 3774B LT IP1798 A LTIP1798 A LT IP1798A LT IP1798 A LTIP1798 A LT IP1798A LT 3774 B LT3774 B LT 3774B
Authority
LT
Lithuania
Prior art keywords
input
output
coupled
inputs
block
Prior art date
Application number
LTIP1798A
Other languages
Lithuanian (lt)
Inventor
Kazimieras-Vidas Volkas
Vidmantas-Antanas Ambrasas
Vladas Veteris
Lionginas Turauskas
Original Assignee
Univ Kauno Tech
Volkas Kazimieras Vidas
Ambrasas Vidmantas Antanas
Vladas Veteris
Lionginas Turauskas
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Kauno Tech, Volkas Kazimieras Vidas, Ambrasas Vidmantas Antanas, Vladas Veteris, Lionginas Turauskas filed Critical Univ Kauno Tech
Priority to LTIP1798A priority Critical patent/LT3774B/en
Publication of LTIP1798A publication Critical patent/LTIP1798A/en
Publication of LT3774B publication Critical patent/LT3774B/en

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Invention applies to the automatic control of technology processes and may be used for the data collection of mass transportion on a production-line. Because the metal admixture in the mass, an extension of the functional possibilities of the device is achieved. Included into the scheme are: a signal formation block, second register, first and second blocks of the IR elements, second and third IR elements, second and third ARBA elements and a fifth delay element. Information and synchronisation outputs of the signal formation block are connected to the same name second registry inputs, of which the first output is connected to the informational input of the second memory block, the second output of the second registry is connected to the input of a deciphering device, the output of which is connected to the first input of the first IR element block and the output connected to the second counted input of the first memory block, and the second input to the output of the fifth delay element that is connected to the first input of the second ARBA element, the output of which is connected to the input of the first delay element. The output of the third address selector is connected to the second input of the ARBA element. Treating the input of signal formation block is the treating input of the device. Synchronisation input of the signal formation block connected to the input of the fifth delay element and to unit input of a trigger that has an output connected to the first input of the third IR element, of which the second input and the first input of the second IR element is connected to the output of the third delay element. Outputs of the second and the third IR elements respectively are connected to the counting and recording input of the second memory block and at the same time to the input of the third ARBA element, the output of which through the fourth delay element connected to the trigger zero input of which the inverse is output connected to the third input of the first IR element, to the control input of an address selector, to the first inputs of the second block of IR elements and the second input of the second IR element, the output of which is connected to a reverse counter's summing input, output of which is connected to the second inputs of the second block of the IR elements, output of which is connected to the second informational input of the summing unit and informational input of the third memory block.

Description

Išradimas priklauso technologinių procesų automatinei kontrolei ir gali būti naudojamas masės, transportuojamos konvejeriu, duomenų surinkimui.The invention relates to the automatic control of technological processes and can be used for the collection of data conveyed by a conveyor.

Literatūroje žinoma daugybė techninių sprendimų, kuriais galima pasinaudoti sprendžiant šią problemą (JAV patentas Nr. 4549279, TSRS a. 1. Nr. 1387033).There are many technical solutions known in the literature that can be used to solve this problem (U.S. Patent No. 4,549,279, USSR A.1. No. 1387033).

Pirmajame iš jų panaudotas valdymo pultas, kurio išėjimai sujungti su įėjimo kodų loginio apdorojimo bloko įėjimais, antrieji įėjimai sujungti su valdymo ir sinchronizavimo blokais, ženklo priėmimo registras, kurio įėjimas sujungtas su sinchronizavimo, o informacinis įėjimas sujungtas su valdymo pulto išėjimu (JAV patentas Nr. 4549279).The first of these uses a control panel whose outputs are connected to the logic processing unit inputs, the second inputs are connected to the control and synchronization units, the sign receiving register is connected to the synchronization and the information input is connected to the control panel output (U.S. Pat. 4549279).

Tačiau šis prietaisas pasižymi sudėtinga valdymo schema, registrų perjungimas ir aktyvių klavišų paieška nėra greitaeigė.However, this device has a sophisticated control scheme, switching registers and searching for active keys is not fast.

Žinomas ir kitas techninis sprendimas, kurio schema susideda iš adresų selektoriaus, kuri apjungia IR elementų grupę, ARBA elementų ir trigerių, kurių pirmos grupės išėjimai sujungti su bazinių adresų atminties bloko įėjimais, kurio išėjimas sujungtas su bazinių adresų registro informaciniu įėjimu, sinchronizuojantis įėjimas sujungtas su pirmo vėlinimo elemento išėjimu, o įėjimas sujungtas su adresų selektoriaus pirmuoju išėjimu, elementas ARBA, kurio įėjimai sujungti su adresų selektoriaus antruoju išėjimu, o išėjimas sujungtas su antru vėlinimo elementu, kuris sujungtas su trečio vėlinimo elemento įėjimu, sumatoriaus, kurio informaciniai įėjimai sujungti su bazinių adresų registro ir reversinio skaitiklio išėjimais, sinchronizuojantis įėjimas sujungtas su pirmo vėlinimo elemento išėjimu, nustatantis įėjimas sujungtas su trečio vėlinimo elemento išėjimu, o išėjimas sujungtas su duomenų atminties bloko įėjimu, skaičiuojantis įėjimas sujungtas su antro vėlinimo elemento išėjimu, taip pat sujungtas su reversinio skaitiklio sumuojančiu įėjimu, iššaukimo duomenų atminties blokas, kurio informacinis įėjimas sujungtas su reversinio skaitiklio išėjimu, o valdantieji įėjimai sujungti su antros selektoriaus grupės išėjimais, pirmas ir antras sinchronizuojantys įėjimai sujungti su pirmu ir trečiu adresų selektoriaus išėjimais, dešifratorius, kurio įėjimas sujungtas su reversinio skaitiklio išėjimu, išėjimas sujungtas su invertoriumi, elementas IR, kurio vienas įėjimas yra valdantis įtaiso įėjimas, antras sujungtas su invertoriaus išėjimu, o išėjimas sujungtas su trečiuoju elemento ARBA įėjimu ir reversinio skaitiklio įėjimu, kurio sinchronizuojantis įėjimas sujungtas su adresų selektoriaus pirmuoju išėjimu (TSRS a.l. Nr. 1387033).Another technical solution is known, the scheme of which consists of an address selector which combines a group of IR elements, OR elements and triggers whose first group outputs are connected to the inputs of the base address memory block whose output is connected to the information base of the base address register. an output of a first delay element and an input coupled to a first output of an address selector, an element OR having inputs coupled to a second output of an address selector and an output coupled to a second delay element connected to an input of a third delay element; with the address register and reverse counter outputs, the synchronizing input connected to the output of the first delay element, the setting input connected to the output of the third delay element, and the output connected to the input of the data memory block the ntis input is coupled to the output of the second delay element, also coupled to the reverse counter summing input, the callout memory unit having the information input coupled to the reverse counter output and the control inputs coupled to the second selector group outputs, the first and second synchronizing inputs coupled to the first and a third address selector outputs, a decoder having an input coupled to a reverse counter output, an output coupled to an inverter, an IR element having one input as a controlling device input, a second connected to an inverter output, and an output coupled to a third element OR input and a reverse counter input. , whose synchronous input is connected to the first output of the address selector (USSR al No. 1387033).

Pastarasis techninis sprendimas yra vienas iš artimiausių pateikiamam variantui.The latter technical solution is one of the closest to the one presented.

Tačiau ir pastarajame variante yra daugybė trūkumų. Vienas jų nedidelės funkcinės schemos galimybės. Duomenų atminties bloke sudėtinga įvesti papildomą informaciją realiu laiko masteliu. Todėl tenka dirbti su duomenimis, kurie įrašyti į atmintį anksčiau. Norint pašalinti šį trūkumą, į schemą reikia įvesti daug papildomų elementų ir blokų, kurie kelia jo savikainą, o tuo pačiu mažėja ir greitaeigiškumas.However, the latter version also has many disadvantages. One possibility of their small functional scheme. In the data memory block, it is difficult to enter additional information on a real time scale. Therefore, you have to work with data that has been previously stored. To overcome this disadvantage, many additional elements and blocks have to be introduced into the scheme, which raise its cost and thereby reduce its speed.

Išradimo tikslas - praplėsti funkcines įtaiso galimybes metalinių priemaišų, patenkančių į masę, kontrolės dėka. Tikslas pasiekiamas, kai į žinomą įrenginį, kuris susideda iš pirmo atminties bloko, kurio pirmas skaičiuojamasis įėjimas sujungtas su pirmaisiais adresų selektoriaus išėjimais, kurio įėjimai yra iššaukimo įtaiso įėjime, pirmo atminties bloko išėjimas sujungtas su pirmo registro informaciniu įėjimu, kurio išėjimas sujungtas su sumatoriaus pirmu informaciniu įėjimu, kurio išėjimas sujungtas su antro atminties bloko adresiniu įėjimu, kurio išėjimas yra įtaiso informacinis išėjimas, pirmo ir antro vėlinimo elementų išėjimai sujungti atitinkamai su informaciniais pirmo registro ir sumatoriaus įėjimais, kurio valdymo įėjimai sujungti su adreso selektoriaus antru išėjimu, kurio pirmas sinchronizuojantis įėjimas sujungtas su adreso selektoriaus trečiu išėjimu, o išėjimas- su reversinio skaitiklio informaciniu įėjimu, pirmo vėlinimo elemento išėjimas sujungtas su pirmo elemento ARBA pirmuoju įėjimu, kurio išėjimas sujungtas su antro vėlinimo elemento įėjimu, kurio išėjimas sujungtas su trečio vėlinimo elemento įėjimu, ketvirtasis adreso selektoriaus išėjimas sujungtas su pirmo ARBA elemento antruoju įėjimu, reversinio skaitiklio išėjimas sujungtas su pirmo dešifratoriaus įėjimu, kurio išėjimas per invertorių sujungtas su pirmo IR elemento pirmu įėjimu, antrasis įėjimas yra kartu įtaiso valdymo įėjimas, pirmo elemento IR išėjimas sujungtas su pirmo elemento ARBA trečiuoju įėjimu ir su reversinio skaitiklio skaičiuojamu įėjimu, kurio sinchronizuojantis įėjimas sujungtas su adreso selektoriaus trečiu išėjimu, penktas išėjimas sujungtas su trečio atminties bloko antru sinchronizuojančiu įėjimu, ketvirto vėlinimo elemento išėjimas sujungtas su sumatoriaus įėjimu įjungti papildomai, įjungti signalų formavimo blokas, antras registras, pirmas ir antras elementų IR blokai, antras ir trečias IR elementai, antras ir trečiasThe object of the invention is to extend the functional capabilities of the device by controlling the metal impurities entering the mass. The object is achieved when the output of the first memory block connected to the first register information input output of the first memory block connected to the first register information input connected to the first register information input connected to the first register information input connected to the first register information input connected to the first register block input the information input having an output coupled to the address input of the second memory block whose output is a device information output, the outputs of the first and second delay elements connected respectively to the information of the first register and adder inputs having control inputs connected to the second output of the address selector; connected to the third output of the address selector and the output to the information counter of the reverse counter, the output of the first delay element is connected to the first input of the first element OR, the output of which is connected to the second a delay element input coupled to a third delay element input, a fourth address selector output coupled to a first OR element second input, a reverse counter output coupled to a first decoder input coupled to a first IR element first input, the second input being combined the device control input, the first element's IR output coupled to the first element's OR third input, and to the counter counter counted input having a synchronizing input coupled to the address selector third output, a fifth output coupled to a third memory block second synchronizing input, a fourth delay element output coupled to an adder input inputs, signal generating unit, second register, first and second element IR units, second and third IR elements, second and third

ARBA elementai, penktas vėlinimo elementas, informacinis ir sinchronizuojantis signalų formavimo bloko išėjimai sujungti su antro registro to paties pavadinimo įėjimais, kurio pirmasis išėjimas sujungtas su antro atminties bloko informaciniu įėjimu, antro registro antrasis išėjimas sujungtas su dešifratoriaus įėjimu, kurio išėjimas sujungtas su pirmo elementų IR bloko pirmuoju įėjimu, o išėjimas sujungtas su pirmo atminties bloko antruoju skaičiuojamu įėjimu, o antrasis įėjimas - penkto vėlinimo elemento išėjimu, kuris sujungtas su antro ARBA elemento pirmuoju įėjimu, kurio išėjimas sujungtas su pirmo vėlinimo elemento įėjimu, trečiasis adresų selektoriaus išėjimas sujungtas su antro ARBA elemento antruoju įėjimu, taktuojantis signalų formavimo bloko įėjimas yra taktuojantis įtaiso įėjimas, sinchronizuojantis signalų bloko įėjimas sujungtas su penkto vėlinimo elemento įėjimu ir su trigerio vienetiniu įėjimu, kurio išėjimas sujungtas su trečio IR elemento pirmuoju įėjimu, kurio antrasis įėjimas ir pirmasis antrojo IR elemento įėjimas sujungti su trečio vėlinimo elemento išėjimu, antro ir trečio IR elementų išėjimai sujungti su antro atminties bloko skaičiavimo ir užrašymo įėjimu ir kartu su trečio ARBA elemento įėjimu, kurio išėjimas per ketvirtąjį vėlinimo elementą sujungtas su trigerio nuliniu įėjimu, kurio inversinis išėjimas sujungtas su pirmo IR elemento trečiu įėjimu, su adreso selektoriaus valdymo įėjimu, su antro IR elementų bloko pirmaisiais įėjimais ir su antro IR elemento antruoju įėjimu, kurio išėjimas sujungtas su reversinio skaitiklio sumuojančiu įėjimu, kurio išėjimas sujungtas su antraisiais antrojoOR elements, the fifth delay element, the information and synchronizing outputs of the signal generator block are connected to the inputs of the second register of the same name, the first output of which is connected to the information input of the second memory unit; the first input of the block and the output coupled to the second countable input of the first memory block and the second input to the output of the fifth delay element coupled to the first input of the second OR element output from the first delay element coupled to the second OR the second input of the element, the tactile input of the signal generating unit being the tactile input of the device, the synchronizing input of the signaling unit coupled to the input of the fifth delay element and the single input of the trigger connected to the first input of the third IR element, the second input and the first input of the second IR element connected to the output of the third delay element, the outputs of the second and third IR elements connected to the counting and writing input of the second memory unit; a fourth delay element coupled to a trigger zero input having an inverse output coupled to a third input of the first IR element, an address selector control input, a first input of a second IR element unit and a second input of a second IR element connected to a reverse counter summing input, whose output is connected to the second by the second

IR elementų bloko įėjimais, kurio išėjimas sujungtas su sumatoriaus antruoju informaciniu įėjimu ir trečio atminties bloko informaciniu įėjimu.Inputs of the IR cell block, the output of which is connected to the second information input of the sumator and the information input of the third memory unit.

Išradimo esmę iliustruoja brėžiniuose pateikta medžiaga. 1 pav. pateikta įtaiso blokinė schema, 2 pav. pateikta konkreti adreso selektoriaus schema, 3 pav. pateikta konkreti trečio atminties bloko schema, 4 pav. pateikta signalų nuskaitymo ir formavimo bloko schema, 5 pav. pateiktas konstrukcinis kontrolės daviklio pagaminimo variantas, 6 pav. pateikta laiko impulsų diagrama, paaiškinanti įtaiso darbą, 7 pav. pateikta prototipo blokinė schema.The substance of the invention is illustrated in the drawings. Figure 1 a block diagram of the device is shown in Fig. 2. a specific scheme of the address selector is presented, Fig. 3. a specific diagram of the third memory block is presented, Fig. 4. a schematic diagram of the signal reading and forming unit is presented in Fig. 5. a constructional version of the control sensor is presented, Fig. 6. a time-pulse diagram explaining the operation of the device is presented in Fig. 7. a block diagram of the prototype is provided.

Įtaisą (1 pav.) sudaro pirmasis atminties blokas 1, antrasis atminties blokas 2, trečiasis atminties blokas 3, reversinis skaitiklis 4, pirmas dešifratorius 5, pirmasis IR elementas 6, invertorius 7, bazinių adresų registras 8, sumatorius 9, pirmas ARBA elementas 10, vėlinimo įtaisai: pirmas 11, antras 12, trečias 13 ir ketvirtas 14, adresų selektorius 15, duomenų registras 16, antrasis dešifratorius 17, IR elementų grupės: pirmoji 18 - 20 ir antroji 21, ARBA elementai: antras 22 ir trečias 23, IR elementai: antras 24 ir trečias 25, trigeris 26, penktas vėlinimo elementas 27 ir skaičiavimo signalų formavimo blokas 28.The device (Fig. 1) comprises a first memory unit 1, a second memory unit 2, a third memory unit 3, a reverse counter 4, a first decoder 5, a first IR element 6, an inverter 7, a base address register 8, a summator 9, a first OR element 10. , delay devices: first 11, second 12, third 13 and fourth 14, address selector 15, data register 16, second decoder 17, IR element groups: first 18-20 and second 21, OR elements: second 22 and third 23, IR elements: a second 24 and a third 25, a trigger 26, a fifth delay element 27, and a computing signal forming unit 28.

pav. parodytas antro atminties bloko išėjimas 100, registro 16 įėjimai 29 - 30, įtaiso įėjimai 31 - 34, adresų selektoriaus įėjimas 35 bei išėjimai 36 44, bloko 28 įėjimas 85.Fig. the second memory block output 100, register 16 inputs 29-30, device inputs 31-34, address selector input 35 and outputs 36 44, block 28 input 85 are shown.

Adresų selektorių (2 pav.) sudaro IR elementai 45 - 50, ARBA elementai 51-55, trigeriai 56 - 58, vėlinimo įtaisai 59 - 61, ARBA elementas 62.The address selector (Fig. 2) consists of IR elements 45-50, OR elements 51-55, triggers 56-58, delay devices 59-61, OR element 62.

Trečiąjį atminties bloką (3 pav.) sudaro IR elementai 65 - 70, įėjimas 63, išėjimas 64, registrai 71 - 73 bei ARBA elementas 74.The third memory block (Fig. 3) consists of IR elements 65-70, input 63, output 64, registers 71-73 and OR element 74.

Skaičiavimo signalų formavimo bloką (4 pav.) sudaro davikliai 75 - 77, priklausomai nuo technologinių linijų skaičiaus, elementų IR grupė 78 - 80, elementų ARBA grupė 81, skaitiklis 82, dešifratorius 83, vėlinimo elementas 84. 4 pav. parodytas taktinis įėjimas 85.The calculation signal forming unit (Fig. 4) comprises sensors 75 - 77, depending on the number of technological lines, elements IR group 78 - 80, elements OR group 81, counter 82, decoder 83, delay element 84. Fig. 4. shown tactical entrance 85.

Daviklį (5 pav.) sudaro maitinančioji induktyvinė ritė 88, prie gnybtų 91, 92 prijungiama aukšto dažnio įtampa, priimančios ritės 89, 90, kurios sujungtos tarpusavyje nuosekliai, priešpriešiais, kurių gnybtai 93, 94 yra daviklio išėjimas ir sujungti su analoginiu skaitmeniniu keitikliu 95. Šalia daviklio yra registras 96, į kurį įrašytas daviklio numerio kodas.The transducer (Fig. 5) consists of a supplying inductor 88, connected to terminals 91, 92 by a high-frequency voltage, receiving coils 89, 90 which are connected in series with each other, opposite to terminals 93, 94 being transducer output and connected to an analogue digital converter 95. Next to the transducer is a register 96 which contains the transducer number code.

Registro 96 išėjimas ir analoginis skaitmeninis keitiklis prijungti prie vienos informacinės šinos 99.The output of register 96 and the analog to digital converter are connected to a single information bus 99.

Visi mazgai ir elementai standartiniai.All nodes and elements are standard.

pav. pateikta blokinė prototipo schema. Elementai ir mazgai pažymėti tais pačiais skaičiais ir naujai pateikiamo įtaiso schemoje.Fig. a block diagram of the prototype is given. The elements and nodes are marked with the same numbers and in the diagram of the newly presented device.

Įtaisas veikia taip:The device works as follows:

Kiekvienoje technologinėje linijoje (101), kuria slenka saldainių masė (kramtoma guma, irisų masė) sumontuojami davikliai (5 pav.). Prijungus prie gnybtų 91, 92 aukšto dažnio įtampą, ritele 88 pratekės srovė, kuri sukurs apie save elektromagnetinį lauką. Šio lauko linijos kirsdamos riteles 89 ir 90 jose sukurs elektrovaros jėgas. Jei masėje nebus jokių metalinių priemaišų, tai įtampa ritelių išėjime bus artima nuliui.Each process line (101) through which the mass of the candy (chewing gum, toffee mass) travels is equipped with sensors (Fig. 5). When connected to terminals 91, 92, the high-frequency voltage is applied to the coil 88, which will generate an electromagnetic field about itself. The lines in this field will create electro-driving forces when crossing the rollers 89 and 90. If there are no metallic impurities in the mass, the voltage at the roller output will be close to zero.

Jei į daviklio zoną pateks metalinės priemaišos, jose atsiranda sūkurinės srovės ir šios priemaišos tampa antrinio magnetinio lauko šaltiniais. Kinta sumarinis elektromagnetinio lauko stiprumas, kuris fiksuojamas ritelėse 89 ir 90. Išėjime 93, 94 atsiranda nebalanso įtampa, kurios amplitudė proporcinga metalinių priemaišų - dalelių dydžiui masėje.If metallic impurities enter the transducer zone, they create eddy currents and become impurities of the secondary magnetic field. The total strength of the electromagnetic field, which is recorded in coils 89 and 90, changes. Output 93, 94 exhibits an unbalanced voltage whose amplitude is proportional to the size of the metal impurities in the mass.

Šis signalas patenka į gnybtus 93, 94, kurie sujungti su masės pjaustymo ir pašalinimo nuo konvejerio valdymo schema. Be to, šis signalas patenka į analoginio skaitmeninio keitiklio įėjimą, kurio išėjime fiksuojamas kodas, proporcingas signalo dydžiui. Tokiu būdu, išėjime 99 gauname tokiąThis signal is fed to terminals 93, 94, which are connected to a control scheme for cutting and removing pulp from the conveyor. In addition, this signal is fed to an analog-to-digital converter input, which outputs a code proportional to the signal size. This way, at output 99 we get the following

25 25th informaciją: information: Daviklio eilės numerio kodas Serial number of the sensor code Signalo amplitudės kodas bloko 95 išėjime Signal amplitude code at block 95 output

Duomenų kodai iš daviklių 75 - 77 patenka IR elementų 78 - 80 įėjimus, kurie paeiliui sujungia daviklių išėjimus per ARBA elementą 81 su bloko 28 išėjimu 29. Tai atlieka dešifratorius 83, kuris valdomas skaitiklio 82, į kurį nuolat paduodami taktiniai impulsai. Be to, įėjimas 85 sujungtas nuosekliai su išėjimu 30 per vėlinimo elementą 84.The data codes from the sensors 75 to 77 enter the inputs of the IR elements 78 to 80, which in turn connect the sensor outputs via the OR element 81 to the output 28 of the block 28. In addition, input 85 is connected in series with output 30 via a delay element 84.

Duomenų kodai iš daviklių paeiliui patenka į registro 16 informacinį įėjimą, Tuo pačiu metu į registrą sinchronizuojančiu impulsu patenka informacija iš išėjimo 30. Šie duomenys įrašomi į bloko 2 atmintį. Informacija apie technologinių linijų darbą paduodama per įėjimus 32 - 34. Pavyzdžiui, jei norime gauti informaciją apie I-os linijos darbą, tai užklausimo signalas patenka į įėjimą 32. Iš jo signalas patenka į IR elementus 45 ir 46. Atsidarys tik IR elementas 46, nes IR elementas 45 blokuotas iš trigerio 56 žemu potencialu.The data codes from the sensors are sequentially fed to the information input 16 of the register. At the same time, the output 30 is transmitted to the register by a synchronizing pulse. This data is stored in the memory of block 2. The information on the operation of the technological lines is fed through inputs 32 - 34. For example, if we want information on the operation of the I line, the request signal goes to input 32. From there, the signal goes to IR elements 45 and 46. Only the IR element 46 will open. because the IR element 45 is blocked from the trigger 56 at low potential.

Impulsas iš įėjimo 32 (2pav.) per IR elementą 46 bei ARBA elementą 52 patenka į išėjimą 44 ir toliau į IR elementų 71-73 įėjimus bei sinchronizuojančius registrų įėjimus. Tuo pačiu metu šis impulsas per ARBA elementus 54 ir 55 perjungia trigerius 57 ir 58 į nulinę padėtį, o vėlinimo elementas 59 šį impulsą užlaiko ir paduoda į vienetinį trigerio 56 įėjimą, pervesdamas trigerį į vienetinį stovį, tuo pačiu blokuojamas kitų impulsų patekimas iš įėjimo 32. Signalas iš vėlinimo elemento 59 patenka ir į išėjimą 38, iš kur patenka į atminties bloką 1. Tuo pačiu metu signalas per ARBA elementą 51 patenka per išėjimą 39 į selektorių 15 ir toliau per ARBA elementą 22, vėlinimo elementą 11 į bloką 3.The pulse from input 32 (Fig. 2) passes through IR element 46 and OR element 52 to output 44 and further to the inputs of IR elements 71-73 and synchronizing registers inputs. At the same time, this pulse shifts triggers 57 and 58 through the OR elements 54 and 55, while the delay element 59 retains this pulse and delivers it to the unit input of the trigger 56, moving the trigger to the unit position while blocking the input of other pulses from the input 32. The signal from the delay element 59 also passes to the output 38 from which it enters the memory unit 1. At the same time, the signal through the OR element 51 passes through the output 39 to the selector 15 and further through the OR element 22, the delay element 11 to the block 3.

Impulsas, patekęs į bloko 3 įėjimą 39, perrašo atitinkamo registro 71 73 turinį į reversinj skaitiklį 4. Šiuo atveju aukštu trigerio 56 lygiu per selektoriaus 15 įėjimą 41 bus atidaryta IR elementų grupė 68 ir kodas iš registro 71 išėjimo per IR elementus 68 ir ARBA elementus 74 bus perrašytas į reversinį skaitiklį 4.The pulse entering the input 39 of the block 3 overwrites the contents of the corresponding register 71 73 into the reverse counter 4. In this case, the high level of the trigger 56 through the input 41 of the selector 15 will open the IR element group 68 and the code 71 74 will be overwritten to the reverse counter 4.

Bazinio adreso kodas iš registro 8 išėjimo patenka į vieną sumatoriaus 9 informacinį įėjimą, o į antrą paduodama informacija iš reversinio skaitiklioThe base address code from the output of register 8 goes to one of the information inputs of the adder 9 and to the second from the counter counter.

4. Kadangi iki šio momento signalų nebuvo, tai reversinis skaitiklis yra išeities padėtyje ir jo turinys lygus nuliui.4. Since there were no signals to this point, the countdown counter is in its initial position and its contents are zero.

Impulsas iš ARBA elemento 10 išėjimo per vėlinimo elementą 11 sujungtas su sumatoriaus 9 sinchronizuojančiu įėjimu, kurio išėjime formuoja bazinio adresų elemento ir reversinio skaitiklio 4 turinio sumą. Šis signalas patenka j atminties bloko 2 įėjimą, o į skaičiuojamąjį įėjimą patenka impulsas iš vėlinimo elemento 13 išėjimo per ARBA elementą 24. Tokiu būdu, nuspaudus operatoriui atitinkamą klavišą, iš bloko 2 išėjimo gaunama pirmoji informacija.The impulse from the output of the OR element 10 via the delay element 11 is coupled to the synchronizing input of the adder 9, at the output of which it forms the sum of the contents of the base address element and the reverse counter 4. This signal enters the input of the memory unit 2, and a pulse is output to the computational input from the output of the delay element 13 via the OR 24. Thus, the operator receives the first information from the output of the block 2 by pressing a corresponding key.

Nuskaičius informaciją impulsu, kuris paduodamas per ARBA elementą 23 ir vėlinimo elementą 14, sumatorius 9 numetamas į išeities paziciją (1 pav.).After reading the information by the pulse fed through the OR element 23 and the delay element 14, the adder 9 is dropped into its output (Fig. 1).

Be to, skaičiuojamasis impulsas iš vėlinimo elemento 14 išėjimo patenka į reversinio skaitiklio sumuojantį įėjimą, tuo pačiu fiksuodamas šį impulsą.In addition, the calculated pulse from the output of the delay element 14 enters the summing input of the reverse counter while capturing this pulse.

Jeigu operatoriui reikia pakartotinai susijungti su šios technologinės linijos davikliu, tai jam pakanka paspausti vėl tą patį klavišą.If the operator needs to reconnect to the sensor of this technology line, it is enough for him to press the same key again.

Šiuo atveju signalas iš selektoriaus 15 įėjimo 32 per IR elementą 45, nes trigeris 56 yra vienetiniame stovyje, ir per ARBA elementą 62 patenka į selektoriaus 15 išėjimą 40, iš kur per ARBA elementą 10 ir vėlinimo elementą 12 paduodamas į sumatoriaus 9 sinchronizuojantį įėjimą.In this case, the signal from the input 32 of the selector 15 is via the IR element 45, because the trigger 56 is in a single position and through the OR element 62 enters the output 40 of the selector 15, from which it is fed through the OR element 10 and the delay element 12

Tokiu būdu operatorius klavišu “sklaidant puslapius” gali peržiūrėti informaciją apie šios technologinės linijos būvį.In this way, the operator can view information about the state of this technological line by pressing the "Scatter pages" key.

Operatoriui iškyla būtinybė vėl pažiūrėti į tik ką peržiūrėtus duomenis, jam pakanka paspausti klavišą “Grįžimas atgal”, kuris brėžinyje nepažymėtas. Šiuo atveju signalas patenka į įėjimą 31 ir toliau į vieną IR elemento 6 įėjimą, kurio antrasis įėjimas per invertorių 7 sujungtas su dešifratoriaus 5 išėjimu. Dešifratoriuje 5 veikiantis yra tik vienas išėjimas, kuriame aukštas lygis formuojamas tik tuo atveju, jei jo įėjime paduodami nulinio lygio signalai iš reversinio skaitiklio 4 išėjimų.The operator needs to look again at the data that has just been viewed, and it is enough for him to press the "Go back" key, which is not marked in the drawing. In this case, the signal enters the input 31 and further to one input of the IR element 6, the second input of which is connected to the output of the decoder 5 via an inverter 7. The decoder 5 operates only one output, in which the high level is formed only if its input is supplied with zero level signals from the outputs of the reverse counter 4.

Kadangi šiuo atveju reversinio skaitiklio 4 parodymai nėra nuliniai, tai dešifratoriaus išėjime bus žemas potencialas, kuris invertoriaus 7 invertuojamas ir dėl to atidaromas IR elementas 6. Impulsas iš įėjimo 31 per IR elementą 6 patenka į reversinio skaitiklio 4 skaičiuojamąjį įėjimą ir jo parodymus sumažina vienetu.Since in this case the readings of the reverse counter 4 are not zero, the output of the decoder will have a low potential which is inverted by the inverter 7 and consequently opens the IR element 6. The pulse from input 31 via IR element 6 goes to the counter input of the counter counter 4.

Be to, šis impulsas per ARBA elementą 10 ir vėlinimo elementą 12, suvėlinamas pereinamųjų procesų reversiniame skaitiklyje 4 metu, patenka įIn addition, this pulse passes through the OR element 10 and the delay element 12, delayed during the transitions in the counter counter 4, to

III I sumatoriaus sinchronizuojantį įėjimą, formuoja nuskaitymo adresą vienetu mažesnį.III I Summit Sync Input, forms a scan address one unit smaller.

Pakartotinas mygtuko “Grįžimas atgal” paspaudimas priverčia sklaidyti puslapius atbuline eiga tol, kol dešifratorius 5 neužfiksuos reversinio skaitiklio 4 nulinio signalo.Repeatedly pressing the Go Back button causes pages to be flipped backwards until the decoder 5 captures the zero of the counter 4.

Jei operatorius nuspaus kitą funkcinį klavišą, tai impulsu iš bloko 3 per įėjimą 39 reversinio skaitiklio 4 parodymai liks atmintyje, nes jie per įėjimą 63 perrašomi į registrą 71 (3 pav.), o per įėjimą 39 ši informacija įrašoma į reversinį skaitiklį 4. Ši aplinkybė leidžia operatoriui palyginti visų technologinių linijų informaciją.If the operator presses another function key, the pulse from block 3 through input 39 will display the countdown counter 4 as it is overwritten at input 63 into register 71 (Fig. 3), and through input 39 this information is written to counter4. circumstance allows the operator to compare information across all technology lines.

Tokiu būdu, pasiūlytas techninis sprendimas, lyginant su prototipu, leidžia atnaujinti atminties bloke 2 informaciją realiu laiko masteliu.In this way, the proposed technical solution, in comparison with the prototype, allows the information in the memory unit 2 to be updated in real time.

Į įėjimą 29 patenka tokio pobūdžio informacija:Entrance 29 includes the following information:

Duomenų tipasThe data type

DuomenysData

Ši informacija sinchroniniu impulsu per įėjimą 30 įrašoma į registrą 16. Tuo pačiu metu šis impulsas patenka į trigerio 26 vienetinį įėjimą ir jį nustato į vienetinę būseną, dėl to yra atidaromas IR elementas 25, o iš inversinio išėjimo signalas per įėjimą 35 blokuoja selektorių 15 ir uždaro IR elementus 21 ir 24.At the same time, this pulse enters the unit input of the trigger 26 and sets it to unit state, causing the IR element 25 to open, and the inverse output signal at input 35 blocks the selector 15 and closes IR elements 21 and 24.

Duomenų kodai iš registro 16 išėjimo dešifratoriumi 17 iššifruojami ir šis atidaro vieną iš IR elementų 18 - 20 įėjimą, o į jų kitus patenka sinchronizuojantis impulsas, kuris užlaikomas pereinamųjų procesų metu registre 16 ir dešifratoriuje vėlinimo elementu 27. Šis impulsas, atitinkantis duomenų kodus, per vienus IR elementų 18 - 20 įėjimus patenka į atminties bloką 1, kuriame įrašytas šio tipo duomenų adresas. Adresų kodai skaičiuojami registre 8, į kurį sinchroniniu impulsu per vėlinimo elementą įrašomas, o per vėlinimo elementą 12 patenka į sumatoriaus 9 sinchronizuojantį įėjimą. Laikant, kad į kitą sumatoriaus įėjimą paduodamas nulinis signalas, tai sumatoriaus 9 išėjime nustatomas šio tipo duomenų adresas, patekęs į registrą 16 ir per išėjimą sujungtas su bloku 2. Nustačius sumatoriuje 9 sinchronizuojančiu impulsu adresą, per vėlinimo elementą 13 irThe data codes from the output 16 of the register 16 are decrypted by the decoder 17 and this opens the input of one of the IR elements 18-20, and the others receive a synchronizing pulse which is held during transients by the register 16 and the decoder by the delay element 27. This pulse corresponding to the data codes one of the inputs of the IR elements 18-20 is passed to the memory unit 1 which stores the address of this type of data. The address codes are counted in a register 8, in which a synchronous pulse is entered through the delay element and, via the delay element 12, enters the synchronizing input of the summing device 9. Assuming a zero signal to the other input of the adder, the output of the adder 9 determines this type of data address by entering register 16 and connected to block 2 via the output. After setting the synchronizing pulse address of adder 9, delay element 13 and

IR elementus 25 įrašomi nauji duomenys pagal nustatytą adresą. Po įrašymo tuo pačiu impulsu per IR elementus 25, ARBA elementą 23 ir vėlinimo elementą 14 sumatorius 9 ir trigeris 26 grąžinami į išeities padėtį, tuo pačiu nuimamas blokavimo potencialas nuo selektoriaus 15 įėjimo 35 ir IR elementų 6,24 bei 21.IR elements 25 record new data at a specified address. After recording with the same pulse through IR elements 25, OR element 23 and delay element 14, the summing device 9 and trigger 26 are reset, while blocking potential is removed from input 35 of selector 15 and IR elements 6,24 and 21.

Claims (6)

5 Technologinių parametrų duomenų surinkimo įtaisas, susidedantis iš pirmo atminties bloko, kurio pirmas skaičiuojamasis įėjimas sujungtas su pirmaisiais adresų selektoriaus išėjimais, kurio įėjimas yra iššaukimo įtaiso įėjimai, pirmo atminties bloko išėjimas sujungtas su pirmo registro informaciniu įėjimu, kurio išėjimas sujungtas su sumatoriaus pirmuA technological parameter data acquisition device consisting of a first memory block connected to a first computational input connected to the first address selector outputs having an input to the caller means, a first memory block output connected to a first register information input connected to a first adder 10 informaciniu įėjimu, kurio išėjimas sujungtas su antro atminties bloko adresiniu įėjimu, kurio išėjimas yra įtaiso informacinis išėjimas, pirmo ir antro vėlinimo elementų išėjimai sujungti atitinkamai su informaciniais pirmo registro ir sumatoriaus įėjimais, kurio valdymo įėjimai sujungti su adreso selektoriaus antru išėjimu, kurio pirmas sinchronizuojantis įėjimas sujungtas10 information inputs output connected to the address memory input of the second memory block output of the device, the outputs of the first and second delay elements are respectively connected to the information inputs of the first register and the adder whose control inputs are connected to the second output of the address selector the entrance is connected 15 su adreso selektoriaus trečiu išėjimu, o išėjimas - su reversinio skaitiklio informaciniu įėjimu, pirmo vėlinimo elemento išėjimas sujungtas su pirmo elemento ARBA pirmuoju įėjimu, kurio išėjimas sujungtas su antro vėlinimo elemento įėjimu, kurio išėjimas sujungtas su trečio vėlinimo elemento įėjimu, ketvirtasis adreso selektoriaus išėjimas sujungtas su pirmo ARBA elemento15 with a third output of the address selector and an output with a reverse counter information input, the output of the first delay element coupled to the input of the first element OR the output of the second delay element connected to the input of the second delay element, the fourth output of the address selector connected to the first OR element 20 antruoju įėjimu, reversinio skaitiklio išėjimas sujungtas su pirmo dešifratoriaus įėjimu, kurio išėjimas per invertorių sujungtas su pirmo IR elemento pirmu įėjimu, antrasis įėjimas yra kartu įtaiso valdymo įėjimas, pirmo elemento IR išėjimas sujungtas su pirmo elemento ARBA trečiuoju įėjimu ir su reversinio skaitiklio skaičiuojamu įėjimu, kurio sinchronizuojantis20 a second input, the reverse counter output coupled to a first decoder input having an inverter output coupled to the first input of the first IR element, the second input being a unit control input, the IR element output of the first element connected to the OR or third input of the first element , which is in sync 25 įėjimas sujungtas su adreso selektoriaus trečiu išėjimu, penktas išėjimas sujungtas su trečio atminties bloko antru sinchronizuojančiu įėjimu, ketvirto vėlinimo elemento išėjimas sujungtas su sumatoriaus nustatančiuoju įėjimu, besiskiriantis tuo, kad į schemą įjungti signalų formavimo blokas, antras registras, pirmas ir antras elementų IR blokai, antras ir trečias IR25 inputs coupled to a third output of an address selector, a fifth output coupled to a second synchronizing input of a third memory unit, an output of a fourth delay element coupled to an adder setting input, wherein the signal generating unit, second register, first and second , second and third IR 30 elementai, antras ir trečias ARBA elementai, penktas vėlinimo elementas, informacinis ir sinchronizuojantis signalų formavimo bloko išėjimai sujungti su antro registro to paties pavadinimo įėjimais, kurio pirmasis išėjimas sujungtas su antro atminties bloko informaciniu įėjimu, antro registro antrasis išėjimas sujungtas su dešifratoriaus įėjimu, kurio išėjimas sujungtas su pirmo elementų IR bloko pirmuoju įėjimu, o išėjimas sujungtas su pirmo atminties bloko antruoju skaičiuojamu įėjimu, o antrasis įėjimas - su penkto vėlinimo30 elements, second and third OR elements, a fifth delay element, the information and synchronizing outputs of the signal generator block connected to the second register inputs of the same name, the first output connected to the second memory block information input, the second register second output connected to a decoder input having the output is coupled to the first input of the first cell IR block, and the output is coupled to the second countable input of the first memory block and the second input to the fifth delay 5 elemento išėjimu, kuris sujungtas su antro ARBA elemento pirmuoju įėjimu, kurio išėjimas sujungtas su pirmo vėlinimo elemento įėjimu, trečiasis adresų selektoriaus išėjimas sujungtas su antro ARBA elemento antruoju įėjimu, taktuojantis signalų formavimo bloko įėjimas yra taktuojantis įtaiso įėjimas, sinchronizuojantis signalų formavimo bloko įėjimas sujungtas su penktoAt the output of the element 5 coupled to the first input of the second OR element whose output is coupled to the input of the first delay element, the third address selector output is connected to the second input of the second OR element, the clocking input of the signal generating unit is coupled. with the fifth 10 vėlinimo elemento įėjimu ir trigerio vienetiniu įėjimu, kurio išėjimas sujungtas su trečio IR elemento pirmuoju įėjimu, kurio antrasis įėjimas ir pirmasis antrojo IR elemento įėjimas sujungti su trečio vėlinimo elemento išėjimu, antro ir trečio IR elementų išėjimai atitinkamai sujungti su antro atminties bloko skaičiavimo ir užrašymo įėjimu ir kartu su trečio ARBA elemento10 delay element inputs and a trigger unit input output connected to a first input of a third IR element having a second input and a first input of a second IR element connected to an output of a third delay element, the outputs of the second and third IR elements respectively entrance and in conjunction with the third OR element 15 įėjimu, kurio išėjimas per ketvirtąjį vėlinimo elementą sujungtas su trigerio nuliniu įėjimu, kurio inversinis išėjimas sujungtas su pirmo IR elemento trečiu įėjimu, su adreso selektoriaus valdymo įėjimu, su antro IR elementų bloko pirmaisiais įėjimais ir su antro IR elemento antruoju įėjimu, kurio išėjimas sujungtas su reversinio skaitiklio sumuojančiu įėjimu, kurio išėjimas sujungtas15 inputs having an output through a fourth delay element coupled to a trigger zero input having an inverse output coupled to a third input of a first IR element, a control input input of an address selector, first inputs of a second IR element block and a second input of a second IR element. with a reverse counter summing input whose output is connected 20 su antraisiais antrojo IR elementų bloko įėjimais, kurio išėjimas sujungtas su sumatoriaus antruoju informaciniu įėjimu ir trečio atminties bloko informaciniu įėjimu.20 with the second inputs of the second infrared unit block, the output of which is coupled to the second information input of the sumator and the information input of the third memory unit.
LTIP1798A 1994-01-27 1994-01-27 Device for gathering of technological data LT3774B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
LTIP1798A LT3774B (en) 1994-01-27 1994-01-27 Device for gathering of technological data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
LTIP1798A LT3774B (en) 1994-01-27 1994-01-27 Device for gathering of technological data

Publications (2)

Publication Number Publication Date
LTIP1798A LTIP1798A (en) 1995-08-25
LT3774B true LT3774B (en) 1996-03-25

Family

ID=19721332

Family Applications (1)

Application Number Title Priority Date Filing Date
LTIP1798A LT3774B (en) 1994-01-27 1994-01-27 Device for gathering of technological data

Country Status (1)

Country Link
LT (1) LT3774B (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549279A (en) 1983-01-21 1985-10-22 The Laitram Corporation Single hand, single finger stroke alphameric data processing keyboard system
SU1387033A1 (en) 1986-10-21 1988-04-07 Предприятие П/Я А-3706 Device for fetching data from storage unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549279A (en) 1983-01-21 1985-10-22 The Laitram Corporation Single hand, single finger stroke alphameric data processing keyboard system
SU1387033A1 (en) 1986-10-21 1988-04-07 Предприятие П/Я А-3706 Device for fetching data from storage unit

Also Published As

Publication number Publication date
LTIP1798A (en) 1995-08-25

Similar Documents

Publication Publication Date Title
EP0404395A3 (en) Image processing system
US4257044A (en) Graphic display system for raster scanning involving wobbling
JPS6410789A (en) Method of minimizing residual charge in asynchronous raster input scanning apparatus
LT3774B (en) Device for gathering of technological data
US3313883A (en) Recording of data
EP0079209A2 (en) Method of driving a thermal head
SU1332365A1 (en) Indicating device
SU1721625A1 (en) Device for forming coordinates of mechanical trajectory of an object
SU1474700A1 (en) Device for extracting objects from image
SU1383413A1 (en) Device for counting quantity of object images
SU415595A1 (en)
US3641561A (en) Display system for use in desk top computers
SU826375A1 (en) Device for reading-out and checking information
US4180801A (en) System for supervising connection points
SU1644183A1 (en) Device for measuring picture areas
SU1462281A1 (en) Function generator
SU1023356A1 (en) Device for recognition of object image defects
SU661539A1 (en) Information input arrangement
SU1231488A1 (en) Cyclic programmed control device
SU1464184A1 (en) Device for counting piece articles moved by conveyer
SU1377911A1 (en) Storage device for telegraph apparatus
SU1211801A1 (en) Displaying device
SU739586A1 (en) Device for displaying data on the screen of crt
SU1580411A1 (en) Device for reading coordinates from screen of cathode-ray tube
SU1394451A1 (en) Device for recording discrete signals

Legal Events

Date Code Title Description
MM9A Lapsed patents

Effective date: 19970127