KR980012112A

KR980012112A - Bipolar transistor manufacturing method

Info

Publication number: KR980012112A
Application number: KR1019960029040A
Authority: KR
Inventors: 배성렬
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-07-18
Filing date: 1996-07-18
Publication date: 1998-04-30

Abstract

바이폴라 트랜지스터들 간의 이미터 영역의 면적 산포를 최소화하여 소자간의 전류매칭 특성을 향상시킬 수 있는 바이폴라 트랜지스터 제조방법이 개시되어 있다. 본 발명은 이미터 윈도우 오픈시 폴리실리콘막을 제거하는 공정에서 생성되는 폴리머를 추가적으로 제거하는 공정과 베이스층을 형성하는 이온 주입시 대칭으로 불순물 이온을 주입하여 균일한 농도를 갖는 베이스층을 형성하는 공정을 구비함을 특징으로 한다. 따라서, 본 발명은 바이폴라 트랜지스터 간의 이미터-베이스 전류매칭 특성을 향상시키므로써 소자의 신뢰성을 향상시키는 효과가 있다.Discloses a bipolar transistor manufacturing method capable of minimizing the area scattering of emitter regions between bipolar transistors and improving the current matching characteristics between the devices. The present invention relates to a process for removing a polymer generated in a process for removing a polysilicon film when an emitter window is opened and a process for forming a base layer having a uniform concentration by implanting impurity ions symmetrically at the time of ion implantation for forming a base layer And FIG. Therefore, the present invention improves the emitter-base current matching characteristics between the bipolar transistors, thereby improving the reliability of the device.

Description

Bipolar transistor manufacturing method

본 발명은 바이폴라 트랜지스터 제조방법에 관한 것으로서, 특히 이미터 접합면적과 베이스의 불순물 농도를 균일하게 유지하는 바이폴라 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a bipolar transistor, and more particularly, to a method of manufacturing a bipolar transistor that maintains an emitter junction area and an impurity concentration of a base uniformly.

반도체 제조기술이 발달하고 회로의 고성능화, 저전류화가 꾸준히 요구되면서 바이폴라 소자간의 베이스-이미터 전류매칭 특성이 중요한 사항으로 대두되어 왔다. 이러한 바이폴라 소자의 베이스-이미터 전류매칭 특성은 회로성능의 일부 항목에서 매우 중요하게 작용되고 있어서 많은 개선책이 제안되고 있다.As the semiconductor manufacturing technology has been developed, circuit performance and low current have been required steadily, base-emitter current matching between bipolar devices has become an important issue. The base-emitter current matching characteristics of these bipolar devices are very important in some items of circuit performance, and many improvements have been proposed.

바이폴라 트랜지스터 간의 베이스-이미터 전류매칭 특성을 결정하는 요소는 이미터-베이스 간의 접합면적과 베이스의 불순물 농도이며, 폴리실리콘 이미터를 사용하는 공정에서는 이미터 윈도우 오픈시 이미터 윈도우의 면적이 불균일하게 되어 이미터 접합면적의 산포가 증가하여 베이스-이미터 전류매칭 특성을 저하시키는 문제점이 있었다.The element that determines the base-emitter current matching characteristics between the bipolar transistors is the junction area between the emitter and the base and the impurity concentration of the base. In a process using a polysilicon emitter, the area of the emitter window is non- And the scattering of the emitter junction area is increased to lower the base-emitter current matching characteristic.

또한, 상기의 폴리실리콘 이미터 공정의 문제점을 해결하기 위해 확산형 이미터를 사용하거나 이미터의 면적을 증가시켜 이미터 접합면적의 산포를 감소시킴으로써 전류매칭 특성을 향상시키려는 노력이 있어 왔으나, 이러한 방법은 반도체 장치의 초고집적화를 방해하는 요소로 작용하는 문제점이 있었다.In order to solve the problems of the above polysilicon emitter process, efforts have been made to improve current matching characteristics by using a diffusion type emitter or by increasing the area of the emitter to reduce scattering of the emitter junction area. The method has a problem in that it acts as an element that hinders the ultra-high integration of the semiconductor device.

본 발명의 목적은 바이폴라 트랜지스터 간의 베이스-이미터 전류매칭 특성이 우수한 바이폴라 트랜지스터의 제조방법을 제공하는 데 있다.It is an object of the present invention to provide a method of manufacturing a bipolar transistor having excellent base-emitter current matching characteristics between bipolar transistors.

상기 목적을 달성하기 위한 본 발명의 바이폴라 트랜지스터의 제조방법은 저농도 제1도전형의 반도체 기판상에 액티브공정을 실시하여 이미터 및 베이스가 형성될 영역과 콜렉터가 형성될 영역을 한정하는 단계, 상기 콜렉터가 형성될 영역에 선택적으로 제1도전형 불순물 이온을 주입하여 상기 반도체 기판의 표면에 고농도 제1도전형 콜렉터층을 형성하는 단계, 상기 반도체 기판 전면에 절연막과 폴리실리콘막을 형성하는 단계, 상기 이미터 및 베이스가 형성될 영역에 제2도전형 불순물 이온을 주입하여 반도체 기판의 표면에 저농도 제2도전형 베이스층을 형성하는 단계, 이미터 윈도우 오픈 마스크를 사용하여 이미터가 형성될 영역에 존재하는 상기 폴리실리콘막을 건식식각하여 제거하고 이때 생성되는 폴리머를 소정의 식각가스를 사용하여 제거한 후 상기 절연막을 습식식각하여 이미터 영역을 개방하는 단계, 상기 반도체 기판 전면에 고농도 제2도전형의 폴리실리콘막을 형성하는 단계, 상기 반도체 기판 전면에 저온 산화막을 침적하고 열처리를 실시하여 이미터 접합을 형성하는 단계, 상기 저온 산화막을 제거하고 금속실리사이드막을 침적하는 단계, 상기 에미터 영역을 마스킹하고 상기 금속실리사이드막, 상기 폴리실리콘막을 차례로 제거하여 이미터를 형성하는 단계, 상기 반도체 기판 전면에 저온 산화막을 침적하고 되식각하여 상기 이미터의 측벽에 산화막 스페이서를 형성하는 단계 및 상기 콜렉터 영역을 마스킹하고 상기 베이스 영역에 제2도전형의 불순물을 대칭되게 주입하여 고농도 제2도전형의 베이스를 형성하는 단계를 구비함을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a bipolar transistor, the method including: performing an active process on a low-concentration first conductivity type semiconductor substrate to define regions where an emitter and a base are to be formed and a region where a collector is to be formed; Selectively implanting first conductivity type impurity ions into a region where a collector is to be formed to form a high concentration first conductivity type collector layer on a surface of the semiconductor substrate; forming an insulating film and a polysilicon film on the entire surface of the semiconductor substrate; Forming a lightly doped second conductive base layer on the surface of the semiconductor substrate by injecting second conductivity type impurity ions into a region where the emitter and the base are to be formed; The polysilicon film present is removed by dry etching, and the resulting polymer is etched using a predetermined etching gas Forming a polysilicon film of a high concentration of the second conductivity type on the entire surface of the semiconductor substrate; depositing a low-temperature oxide film on the entire surface of the semiconductor substrate and performing heat treatment; Masking the emitter region and sequentially removing the metal silicide film and the polysilicon film to form an emitter; forming a metal silicide film on the entire surface of the semiconductor substrate; Depositing a low-temperature oxide film and etching the low-temperature oxide film to form an oxide film spacer on a sidewall of the emitter; and masking the collector region and symmetrically implanting impurities of a second conductivity type into the base region, And a step of forming a metal layer on the substrate.

제1도 내지 제5도는 본 발명의 바이폴라 트랜지스터 제조방법을 설명하기 위한 단면도.FIGS. 1 to 5 are cross-sectional views illustrating a method of manufacturing a bipolar transistor according to the present invention.

* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

10 : P형 반도체 기판 12 : N+ 매몰층10: P-type semiconductor substrate 12: N + buried layer

14 : N- 웰 16 : 필드 산화막14: N-well 16: field oxide film

18 : 실리콘산화막 20, 28 : 폴리실리콘막18: silicon oxide film 20, 28: polysilicon film

22 : N+ 콜렉터층 24 : P- 베이스층22: N + collector layer 24: P-base layer

26 : 이미터 윈도우 30 : 텅스텐실리사이드막26: emitter window 30: tungsten silicide film

32 : N+ 에미터 접합부 34 : 이미터32: N + emitter junction 34: Emitter

36 : 산화막 스페이서 38 : 포토레지스트36: oxide spacer 38: photoresist

40 : P+ 베이스층40: P + base layer

이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 더욱 상세히 설명한다.Hereinafter, specific embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

도 1 내지 도 5를 참조하면, 먼저 도 1에 도시된 바와 같이, P형의 반도체 기판(10)에 N형 불순물을 주입하여 N+ 매몰층(12)과 N- 웰(14)을 형성한 후, 액티브공정을 실시하여 베이스 영역과 콜렉터 영역을 분리하는 필드산화막(16)을 성장시킨 다음, 약 200Å 정도의 실리콘산화막(18)을 성장시키고 그 위에 약 500-1000Å 정도의 얇은 폴리실리콘막(20)을 침적시킨 후 상기 베이스 영역을 마스킹하고 N형의 불순물을 주입하여 N+ 콜렉터층(22)을 형성하며, 상기 콜렉터 영역을 마스킹하고 P형의 불순물을 주입하여 P- 베이스층(24)을 형성한다.Referring to FIGS. 1 to 5, first, an N-type impurity is implanted into a P-type semiconductor substrate 10 to form an N + buried layer 12 and an N-well 14 A field oxide film 16 for isolating the base region and the collector region is grown by an active process and then a silicon oxide film 18 of about 200 Å is grown and a thin polysilicon film 20 The base region is masked and an N type impurity is implanted to form an N + collector layer 22. The collector region is masked and a P type impurity is implanted to form a P base layer 24 do.

이미터 윈도우 오픈 마스크를 사용한 사진 및 식각 공정을 통해 바이폴라 트랜지스터의 이미터가 형성될 영역에 존재하는 상기 폴리실리콘막(20)과 상기 실리콘산화막(18)을 차례로 제거하여 도 2에 도시된 바와 같이 이미터 윈도우(26)를 개방하게 되는데, 상기 폴리실리콘(20)의 제거는 이방성의 건식식각공정으로 진행되며 상기 폴리실리콘막(20)의 제거시 생성되는 폴리머의 제거를 위해 육불화황가스(SF6)를 사용하여 추가적인 건식식각공정을 실시하며 이후 상기 실리콘산화막(18)을 희석 불산(HF)용액을 사용하여 습식식각한다.The polysilicon film 20 and the silicon oxide film 18 in the region where the emitter of the bipolar transistor is to be formed are sequentially removed through photolithography and etching using an emitter window open mask, The emitter window 26 is opened. The removal of the polysilicon 20 proceeds to an anisotropic dry etching process. In order to remove the polymer generated when the polysilicon film 20 is removed, SF6), and then the silicon oxide film 18 is wet-etched using a dilute hydrofluoric acid (HF) solution.

도 3을 참조하면, 상기 반도체 기판의 전면에 약 2000Å 정도의 폴리실리콘막(28)을 침적하고 N형 불순물을 주입한 후 저온 실리콘산화막(도시되지 않음)을 약 2000Å 정도 침적한 다음 열처리 공정을 실시하여 이미터 접합부(32)를 형성하게 되는데, 상기 저온 실리콘산화막을 열처리 공정시 상기 폴리실리콘막(28)에 주입되었던 불순물이 외부로 확산되는 것을 방지하는 역할을 한다. 이후 상기 저온 실리콘산화막을 제거하고 텅스텐실리사이드막(30)를 침적하여 도 3과 같은 구조를 형성한다.Referring to FIG. 3, a polysilicon film 28 of about 2000 Å is deposited on the entire surface of the semiconductor substrate, an N-type impurity is implanted, a low temperature silicon oxide film (not shown) is deposited to about 2000 Å, Thereby forming the emitter junction 32. The low temperature silicon oxide film serves to prevent the impurities implanted into the polysilicon film 28 from diffusing to the outside during the heat treatment process. Thereafter, the low-temperature silicon oxide film is removed and the tungsten silicide film 30 is deposited to form the structure shown in FIG.

이미터 사진 및 식각 공정을 실시하여, 도 4에 도시된 바와 같이, 폴리실리콘막(28)과 텅스텐실리사이드막(30)으로 이루어진 이미터(34)를 형성한 후 상기 폴리실리콘막(28)과 상기 텅스텐실리사이드막(30)의 접착력을 증가시키기 위해 신터링 공정을 실시한다.Emitter photolithography and etching processes are performed to form an emitter 34 composed of a polysilicon film 28 and a tungsten silicide film 30 as shown in FIG. A sintering process is performed in order to increase the adhesion of the tungsten silicide film 30.

상기 반도체 기판 전면에 저온 산화막을 침적하고 되식각하여, 도 5에 도시된 바와 같이, 상기 이미터(34)의 측벽에 산화막 스페이서(36)를 형성하고 콜렉터 영역을 포토레지스트(38)로 마스킹한 후 도 5에 화살표 표시된 바와 같이 대칭으로 일정 각도로 경사지게 P형 불순물 이온을 주입하여 P+ 베이스층(40)을 형성하고 포토레지스트(38)를 제거한다.As shown in FIG. 5, a low-temperature oxide film is deposited on the entire surface of the semiconductor substrate to form an oxide spacer 36 on the sidewall of the emitter 34, and the collector region is masked with the photoresist 38 Then, P-type impurity ions are injected symmetrically at an angle to the P + base layer 40 as indicated by an arrow in FIG. 5 to form a P + base layer 40, and the photoresist 38 is removed.

이후 통상의 배선공정으로 바이폴라 트랜지스터를 완성한다.Then, a bipolar transistor is completed by a normal wiring process.

상기한 바와 같은 본 발명의 바이폴라 트랜지스터 제조방법은 이미터 윈도우 오픈시 상기 폴리실리콘막(24)를 제거하는 과정에서 생성되어 하부 실리콘산화막(22) 표면에 부착되는 폴리머를 추가적으로 제거하는 공정을 통해 이미터 윈도우의 면적을 균일하게 유지하는 것이 가능하며, P+ 베이스층을 형성하는 이온 주입시 대칭으로 불순물 이온을 주입하기 때문에 P+ 베이스층의 불순물 농도가 균일하게 유지된다.The method of manufacturing a bipolar transistor according to the present invention as described above may further include the step of removing the polymer attached to the surface of the lower silicon oxide film 22 during the process of removing the polysilicon film 24 when the emitter window is opened, It is possible to uniformly maintain the area of the ter- minal window, and impurity ions are implanted symmetrically during ion implantation for forming the P + base layer, so that the impurity concentration of the P + base layer is uniformly maintained.

따라서, 본 발명의 바이폴라 트랜지스터 제조방법은 바이폴라 트랜지스터 간의 이미터-베이스 전류매칭 특성을 향상시키므로써 소자의 신뢰성을 향상시키는 효과가 있다.Therefore, the bipolar transistor manufacturing method of the present invention improves the reliability of the device by improving emitter-base current matching characteristics between the bipolar transistors.

Claims

Conducting an active process on a semiconductor substrate of a low concentration first conductivity type to define regions where emitters and bases are to be formed and regions where collectors are to be formed; Selectively implanting first conductivity type impurity ions into a region where the collector is to be formed to form a high concentration first conductivity type collector layer on a surface of the semiconductor substrate; Forming an insulating film and a polysilicon film on the entire surface of the semiconductor substrate; Forming a lightly doped second conductive base layer on the surface of the semiconductor substrate by implanting second conductive impurity ions into the region where the emitter and the base are to be formed; The polysilicon film existing in the region where the emitter is to be formed is removed by dry etching using an emitter window open mask, and the resulting polymer is removed using a predetermined etching gas, and then the insulating film is wet etched to form an emitter region Opening; Forming a polysilicon film of a second conductivity type of high concentration on the entire surface of the semiconductor substrate; Depositing a low-temperature oxide film on the entire surface of the semiconductor substrate and performing heat treatment to form an emitter junction; Removing the low temperature oxide film and depositing a metal silicide film; Masking the emitter region and sequentially removing the metal silicide film and the polysilicon film to form an emitter; Depositing a low-temperature oxide film on the entire surface of the semiconductor substrate and etching the low-temperature oxide film to form an oxide spacer on a sidewall of the emitter; And masking the collector region and symmetrically implanting an impurity of a second conductivity type in the base region to form a base of a high concentration second conductivity type.

※ Note: It is disclosed by the contents of the first application.