KR980010994A - 액정표시장치의 데이터 드라이버 - Google Patents

액정표시장치의 데이터 드라이버 Download PDF

Info

Publication number
KR980010994A
KR980010994A KR1019960030797A KR19960030797A KR980010994A KR 980010994 A KR980010994 A KR 980010994A KR 1019960030797 A KR1019960030797 A KR 1019960030797A KR 19960030797 A KR19960030797 A KR 19960030797A KR 980010994 A KR980010994 A KR 980010994A
Authority
KR
South Korea
Prior art keywords
data
signal
output
signals
outputting
Prior art date
Application number
KR1019960030797A
Other languages
English (en)
Other versions
KR100205385B1 (ko
Inventor
여주천
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019960030797A priority Critical patent/KR100205385B1/ko
Priority to US08/823,904 priority patent/US6049320A/en
Publication of KR980010994A publication Critical patent/KR980010994A/ko
Application granted granted Critical
Publication of KR100205385B1 publication Critical patent/KR100205385B1/ko
Priority to US09/487,663 priority patent/US6489943B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시장치의 데이터 드라이버(Data Driver)에 관한 것으로, 특히 램프(ramp)인가 방식의 데이터 드라이버에 관한 것이다.
이를 위한 본 발명에 따른 액정표시장치의 데이터 드라이버는 복수개의 데이터라인들과, 상기 각 데이터라인의 데이터를 샘플링하기 위한 신호를 순차적으로 출력하는 복수개의 쉬프트레지스터들과, 각 데이터라인들에 연결되어 상기 각 쉬프트레지스터들의 신호를 인가받아 상응하는 데이터라인들의 데이터를 샘플링하여 순차적으로 저장하고 데이터 인에이블신호에 따라 저장된 데이터를 출력하는 복수개의 샘플홀더부들과, 각 샐플홀더부들에서 출력되는 데이터와 외부에서 들어오는 N개의 서로 다른 주기를 갖는 타이밍신호들을 인가받아 상기 상응하는 데이터와 타이밍신호들을 연산하여 연산된 신호를 출력하는 복수개의 시간조절부들과, 외부에서 들어오는 램프신호를 인가받아 상기 각 시간조절부들의 출력신호에 따라 스위칭되고 그 스위칭시간에 상응하는 램프신호를 출력하는 복수개의 트랜지스터들로 이루어진다.
따라서, 데이터 드라어버의 구조가 간단하므로 액정표시장치의 수율을 증가시킨다.

Description

액정표시장치의 데이터 드라이버
본 발명은 액정표시장치의 데이터 드라이버(Data Driver)에 관한 것으로, 특히 램프(ramp)인가 방식의 데이터 드라이버에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래에 따른 액정표시장치의 데이터 드라이버를 설명하면 다음과 같다.
제1a도는 종래에 따른 데이터 드라이버를 보여주는 블록구성도이고 제1b도는 제1a도에서 보여주는 A점, B점, C점에서의 출력 파형도이다.
제1a도에 도시된 바와 같이 종래의 테이터 드라이버는 복수개의 레지스터부(1)들과, 복수개의 카운터부(2)들과, 복수개으 패스 트랜지스터(3)들로 구성된다.
이와 같이 구성된 종래 데이터 드라이버의 동작을 설명하면 다음과 같다.
먼저 디지털 데이터가 연속적으로 복수개의 레지스터부(1)들로 로딩(loading)된다.
디지털 데이터의 값이 각 레지스터부(1)들에 채워지면 상응하는 각 카운터부(2)들로 이동된다.
각 카운터부(2)들은 로드신호가 인가되면 상응하는 디지털 데이터의 값이 셋팅된다.
그 후, 각 카운터부(2)들은 클락신호에 따라 상응하는 디지털 데이터의 값을 다운카우트하고 OR 연산으로 펄스폭을 변조하여 출력한다.
각 카운터부(2)들에서 출력된 신호는 외부에서 들어오는 램프(ramp) 신호와 연결된 상응하는 패스 트랜지스터(3)들에 인가된다.
각 카운터부(2)들에서 출력된 신호가 하이가 되면 그에 의해 상응하는 패스 트랜지스터(3)들이 턴온(turn-on)이 되고 외부에서 들어오는 램프(ramp)신호가 데이터라인에 충전된다.
또한 각 카운터부(2)들에서 출력된 신호가 로우가 되면 그에 의해 상응하는 패스 트랜지스터(3)들이 턴오프(turn-off)가 된다.
그러면 이때의 테이터라인에는 패스 트랜지스터(3)들의 턴오프(turn-off)시점에서 램프전압이 유지된다.
이 램프전압에 의해 액정표시장치에서 한 화소의 밝기를 결정하게된다.
제1b도에 도시된 바와 같이 A점은 외부에서 들어오는 램프(ramp)의 출력파형이다.
B점은 각 카운터부(2)에서 디지털 데이터가 000010일 경우와 111101일 경우에 그에 상응하는 출력파형을 나타낸 것이다.
C점은 A점의 램프신호와 B점의 카운터신호에 의해 전압의 크기가 변환된 출력파형을 보여주고 있다.
제2도는 제1a도의 카운터부를 보여주는 회로도이다.
제2도에 도시된 바와 같이 카운터의 동작을 설명하면 다음과 같다.
먼저, 로드신호가 인가되면 카운터 각 단에는 데이터가 로드된다.
데이터가 로드되면 카운터는 입력되는 디지털 코드에 해당하는 값으로 셋팅된다.
그리고 데이터가 완료된 후 클락신호가 인가된다.
디지털 데이터의 값이 클락에 따라 1씩 감소되도록 다운 카운터하여 디지털 데이터의 값이 0000이 되는 순간에 카운터를 리셋시켜 카운터의 동작을 정지시킨다.
그리고 각 단에서 출력되는 QA, QB, QC, QD를 OR 연산을 한다.
이 연산의 결과가 카운터의 출력이 된다.
즉, 상기와 같은 종래의 데이터 드라이버는 램프방식에 의한 데이터 드라이버로 램프신호와 카운터출력신호에 의해 디지털에서 아날로그로 전환이 이루어지는 것이다.
이와 같은 종래에 따른 액정표시장치의 데이터 드라이버에 있어서는 다음과 같은 문제점이 있었다.
회로구성이 복잡한 카운터를 사용하므로 내장형 구동회로의 전체 수율 측면에서 많은 문제가 야기된다.
본 발명은 이와 같은 문제점을 해결하기 위하여 데이터 드라이버의 회로 구성을 단순화 하는데 그 목적이 있다.
제1a도는 종래에 따른 데이터 드라이버를 보여주는 블록구성도.
제1b도는 제1a도에서 보여주는 A점, B점, C점에서의 출력 파형도.
제2도는 제1a도의 카운터부를 보여주는 회로도.
제3도는 본 발명에 따른 데이터 드라이버를 보여주는 블록구성도.
제4a도는 제3도의 시간조절부를 보여주는 4비트 논리회로도.
제4b도는 제4a도에서 보여주는 시간조절부의 입력파형 및 출력파형도.
제5도는 본 발명에 따른 시간조절부의 제1실시예를 보여주는 회로도.
제6도는 본 발명에 따른 시간 조절부의 제2실시예를 보여주는 회로도.
제7도는 본 발명에 따른 시간조절부의 제3실시예를 보여주는 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 쉬프트레지스터 11 : 샘플홀더부
12 : 시간조절부 13 : 트랜지스터
14 : 앤드게이트 15 : 오아게이트
16 : 버퍼 20 : 제1P형트랜지스터
21 : 제1N형트랜지스터 22 : 제2N형트랜지스터
이와 같은 목적을 달성하기 위하여 본 발명에 따른 액정표시장치의 데이터 드라이버는 복수개의 데이터라인들과, 상기 각 데이터라인의 데이터를 샘플링하기 위한 신호를 순차적으로 출력하는 복수개의 쉬프트레지스터들과, 각 데이터라인들에 연결되어 상기 각 쉬프트레지스터들의 신호를 인가받아 상응하는 데이터라인들의 데이터를 샘플링하여 순차적으로 저장하고 데이터 인에이블신호에 따라 저장된 데이터를 출력하는 복수개의 샘플홀더부들과, 각 샘플홀더부들에서 출력되는 데이터와 외부에서 들어오는 N개의 서로 다른 주기를 갖는 타이밍신호들을 인가받아 상기 상응하는 데이터와 타이밍신호들을 연산하여 연산된 신호를 출력하는 복수개의 시간조절부들과, 외부에서 들어오는 램프신호를 인가받아 상기 각 시간조절부들의 출력신호에 따라 스위칭되고 그 스위칭시간에 상응하는 램프신호를 출력하는 복수개의 트랜지스터들로 이루어짐에 그 특징이 있다.
상기와 같이 본 발명에 따른 액정표시장치의 데이터 드라이버를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제3도는 본 발명에 따른 데이터 드라이버를 보여주는 블럭구성도이다.
제3도에 도시된 바와 같이 복수개의 쉬프트레지스터(shift register)(10)들과 복수개의 샘플홀더(sample holder)부(11)들과, 복수개의 시간조절부(12)들과, 복수개의 트랜지스터(13)들로 구성된다.
이와 같이 구성된 본 발명에 따른 데이터 드라이버의 동작을 설명하면 다음과 같다.
먼저, 복수개의 쉬프트레지스터(10)들에서 각각의 데이터라인들에 상응하는 디지털 데이터를 순차적으로 샘플링하는 신호를 복수개의 샘플홀더부(11)들로 출력한다.
각각의 데이터라인들에 연결된 샘플홀더부(11)들은 쉬프트레지스터(10)들로부터 신호를 인가받을 때에 그 순간의 디지털데이터를 데이터라인들로부터 샘플링한다.
그리고 각 데이터라인들에 해당하는 영상신호가 디지털 데이터 형식으로 각 단의 샘플홀더부(11)들에 저장된다.
각 단의 샘플홀더부(11)들에 디지털 데이터가 저장이 되면 데이터 인에이블신호가 각 단의 샘플홀더부(11)들에 인가된다.
데이터 인에이블신호가 인가됨과 동시에 각 단의 샘플홀더부(11)들에 저장된 디지털 데이터가 시간조절부(12)들로 인가된다.
시간조절부(12)들은 각 단의 샘플홀더부(11)들에 저장된 디지털 데이터와 외부에서 들어오는 N개의 서로 다른 주기를 갖는 타이밍신호들을 인가받아 상기 상응하는 디지털 데이터와 타이밍신호들을 연산하여 펄스폭이 변조된 신호를 만들어 패스 트랜지스터(13)들로 인가한다.
외부에서 들어오는 램프신호에 연결된 패스 트랜지스터(13)들은 시간조절부(12)들에서 출력되는 신호를 인가받아 스위칭된다.
즉, 각 시간조절부(12)들에서 출력되는 신호가 하이이면 그에 의해 상응하는 패스 트랜지스터(13)들이 턴온(turn-on)이 되고 각 시간조절부(12)들에서 출력된 신호가 로우가 되면 그에 의해 상응하는 패스 트랜지스터(13)들이 턴호프(turn-off)가 된다.
그러면 화소에 연결되어 있는 데이터라인에는 패스 트랜지스터(13)들의 턴오프(turn-off)시점에서 램프전압이 유지된다.
이 램프전압에 의해 액정표시장치에서 한 화소의 밝기를 결정하게 된다.
즉, 시간조절부(12)의 연산에 의한 출력신호로 램프신호의 인가시간을 조절한다.
제4a도는 제3도의 시간조절부를 보여주는 4비트 논리회로도이고 제4b도는 제4a도에서 보여주는 시간조절부의 입력파형 및 출력파형도이다.
제4도에 도시된 바와 같이 시간조절부는 복수개의 앤드(AND)게이트(14)들과, 프리셋(preset) 또는 리셋(reset) 가능한 오아(OR)게이트(15)와, 클락드 버퍼(clocked buffer)(16)로 구성된다.
그리고 복수개의 앤드게이트(14)들은 비트(bit)수에 다른 N개 타이밍 신호(t0, t1, t2, ...tn)와 디지털 데이터 입력신호(b0, b1, b2, ...bn)가 각각의 앤드게이트(14)들에 대응되어 입력된다.
이때, 타이밍신호는 각기 서로 다른 주기를 가지고 디지털 데이터 입력신호의 각 비트마다 하나씩 대응된다.
디지털 데이터의 최상위 비트(b0)에 대응되는 타이밍신호(t0)는 가장 긴 주기를 갖는다.
디지털 데이터의 그 다음 비트(b1)에 대응되는 타이밍신호(t1)는 최상위 비트(b0)에 대응되는 타이밍신호(t0)의 1/2되는 주기를 갖는다.
디지털 데이터의 또 다른 비트(b2)에 대응되는 타이밍신호(t2)는 최상위 비트(b0)에 대응되는 타이밍신호(t0)의 1/4 되는 주기를 갖는다.
즉, i번째에 해당되는 타이밍신호의 주기 Ti 는 다음과 같다.
Ti = (1/2)it0로 주어진다.
그리고 오아게이트(15)는 각 앤드게이트(14)들의 출력신호가 입력된다.
오아게이트(15)에서 출력된 신호는 클락드 버퍼(16)를 거쳐 오아게이트(15)의 리셋(reset)으로 피드백(feedback)된다.
상기와 같이 구성된 시간조절부의 동작을 설명하면 다음과 같다.
먼저, 시간조절부에 데이터인에이블신호(rst)가 하이로 입력되면 시간조절부의 출력신호가 하이로 프리셋(preset)된다.
그 후 데이터인에이블신호가 로우로 입력되면 시간조절부의 출력신호는 디지털 데이터의 입력신호에 따라서 출력신호가 조절된다.
즉, 복수개의 앤드게이트(14)들은 각각 상응하는 비트(bit)수에 따른 N개의 타이밍신호(t0, t1, t2, ...tn)와디지털 데이터 입력신호(b0, b1, b2, ...bn)를 입력받아 앤드연산을 하여 오아게이트(15)로 출력한다.
그리고 오아게이트(15)는 각각의 앤드게이트(14)에서 출력된 신호를 입력받아 오아(OR)연산을 하여 버퍼(16)로 출력한다.
오아게이트(15)에서 연산이되어 출력되는 신호가 로우가 되면 출력신호를 리셋시켜서 시간조절부의 동작을 정지시키고 시간조절부의 출력상태를 로우로 유지한다.
그리고 다시 인에이블신호가 시간조절부에 입력되면 상기와 같은 동작을 반복한다.
따라서, 시간조절부의 출력번호는 디지털 데이터의 입력신호에 따라서 펄스의 폭이 변조된 신호로 된다.
제4b도에서 보여주는 시간조절부의 출력파형은 디지털 데이터의 입력신호가 1010 그리고 0110인 경우에 나타나는 출력파형이다.
제5도는 본 발명에 따른 시간조절부의 제1실시예를 보여주는 회로도이다.
제5도에 도시된 바와 같이 서로 마주보고 있는 복수개의 P형 트랜지스터쌍들이 앤드(AND)연산을 하고 서로 마주보고 있는 복수개의 P형 트랜지스터쌍들이 직렬로 연결되어 오아(OR)연산을 수행하도록 구성된다.
또한, 최종출력이 P형 트랜지스터쌍들에 연결되어 있는 N형 트랜지스터에 입력되어서 리셋기능을 수행하도록 구성된다.
상기와 같이 구성된 시간조절부의 동작을 설명하면 다음과 같다.
먼저, 데이터 인에이블신호(rst)가 인가되면 제1P형트랜지스터(20)가 오프되어서 노드 A는 VDD와 차단된다.
그리고 제1N형 트랜지스터(21)가 온되어 클락이 하이로 되는 순간에 VSS와 연결되어 노드 A는 로우로 셋팅된다.
그 후 클락이 로우로 되면 노드 A와 연결된 인버터가 동작하여 최종출력은 하이로 셋팅되된다.
또한 데이터 인에이블신호(rst)가 로우가 되면 타이밍신호(t0, t1, t2, t3)가 인가되어 연산을 시작한다.
연산동작은 클락이 하이인 동안에 노드 A가 프리차지(precharge)되고 클락이 로우인 동안 입력비트(d0, d1, d2, d3)와 타이밍신호(t0, t1, t2, t3)의 연산이 이루어져 인버터를 통하여 출력된다.
출력이 하이로 유지되는 동안은 제2N형 트랜지스터(22)가 온되어 연산이 이루어진다.
그러나, 출력이 로우로 되면 제2N형트랜지스터(22)가 오프되어 노드 A는 하이로 고정된다.
그러므로 다음번에 데이터 인에이블신호(rst)가 인가될때까지 출력은 로우로 유지된다.
제6도는 본 발명에 따른 시간조절부의 제2실시예를 보여주는 회로도이다.
제6도에 도시된 바와 같이 제5도와 비교해 보면 동작원리는 유사하지만 데이터 인에이블신호(rst)를 인가받는 제1N형트랜지스터(21)가 노드 A에 직접 연결되고 인버터에 데이터 인에이블신호(rst)를 인가하는 P형 트랜지스터를 제거한 것이다.
제7도는 본 발명에 따른 시간조절부의 제3실시예를 보여주는 회로도이다.
제7도에 도시된 바와 같이 N형트랜지스터를 사용하여 연산을 수행하도록 만든 회로이다.
즉, 복수개의 N형 트랜지스터쌍들이 직렬로 연결되어 앤드연산을 수행하고 한쌍을 이루는 N형 트랜지스터들이 병렬로 연결되어 오아연산을 수행하도록 구성된 것이다.
본 발명에 따른 액정표시장치의 데이터 드라이버는 다음과 같은 효과가 있다.
첫째, 화소에 연결되는 각각의 데이터라인에 카운터를 사용하지 않고 n개의 펄스만이 인가되는 시간조절부만을 사용하므로 데이터 드라이버의 구조가 간단해진다.
둘째, 데이터 드라이버의 구조가 간단하므로 액정표시장치의 수율을 증가시킨다.

Claims (4)

  1. 복수개의 데이터라인들; 상기 각 데이터라인의 데이터를 샘플링하기위한 신호를 순차적으로 출력하는 복수개의 쉬프트레지스터들; 상기 각 데이터라인들에 연결되어 상기 각 쉬프트레지스터들의 신호를 인가받아 상응하는 데이터라인들의 데이터를 샘플링하여 순차적으로 저장하고 데이터 인에이블신호에 따라 저장된 데이터를 출력하는 복수개의 샘플홀더부들; 상기 각 샘플홀더부들에서 출력되는 데이터와 외부에서 들어오는 N개의 서로 다른 주기를 갖는 타이밍신호들을 인가받아 상기 상응하는 데이터와 타이밍신호들을 연산하여 연산된 신호를 출력하는 복수개의 시간조절부들; 그리고 외부에서 들어오는 램프신호를 인가받아 상기 각 시간조절부들의 출력신호에 따라 스위칭되고 그 스위칭시간에 상응하는 램프신호를 출력하는 복수개의 트랜지스터들을 구비함을 특징으로 하는 액정표시장치의 데이터 드라이버.
  2. 제1항에 있어서, 상기 N개의 타이밍신호들은 데이터의 비트수와 동일함을 특징으로 하는 액정표시장치의 데이터 드라이버.
  3. 제1항에 있어서, 상기 타이밍신호들의 주기는 i번째에 있는 주기 Ti와 0 번째이 주기T0와의 관계가 Ti = (1/2)iT0인것에 만족되는 것을 특징으로 하는 액정표시장치의 데이터 드라이버.
  4. 제1항에 있어서, 시간조절부는 상응하는 디지털 데이터의 입력신호와 상응하는 타이밍신호를 입력받아 앤드연산하는 복수개의 앤드 게이트들; 상기 복수개의 앤드 게이트들의 출력신호들을 입력받아 오아연산하고 연산된 출력신호를 피드백받는 오아게이트를 구비함을 특징으로 하는 액정표시장치의 데이터 드라이버.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960030797A 1996-07-27 1996-07-27 액정표시장치의 데이타 드라이버 KR100205385B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960030797A KR100205385B1 (ko) 1996-07-27 1996-07-27 액정표시장치의 데이타 드라이버
US08/823,904 US6049320A (en) 1996-07-27 1997-03-25 Data driver for use in liquid crystal display
US09/487,663 US6489943B1 (en) 1996-07-27 2000-01-19 Data driver for use in liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960030797A KR100205385B1 (ko) 1996-07-27 1996-07-27 액정표시장치의 데이타 드라이버

Publications (2)

Publication Number Publication Date
KR980010994A true KR980010994A (ko) 1998-04-30
KR100205385B1 KR100205385B1 (ko) 1999-07-01

Family

ID=19467762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960030797A KR100205385B1 (ko) 1996-07-27 1996-07-27 액정표시장치의 데이타 드라이버

Country Status (2)

Country Link
US (2) US6049320A (ko)
KR (1) KR100205385B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3570362B2 (ja) * 1999-12-10 2004-09-29 セイコーエプソン株式会社 電気光学装置の駆動方法、画像処理回路、電気光学装置および電子機器
JP3309968B2 (ja) * 1999-12-28 2002-07-29 日本電気株式会社 液晶表示装置およびその駆動方法
KR100365499B1 (ko) * 2000-12-20 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
US8402185B2 (en) * 2001-12-26 2013-03-19 Seiko Epson Corporation Display device adapter with digital media interface
US7044605B2 (en) * 2001-12-26 2006-05-16 Infocus Corporation Image-rendering device
US6860609B2 (en) * 2001-12-26 2005-03-01 Infocus Corporation Image-rendering device
JP2006505000A (ja) * 2002-11-04 2006-02-09 アイファイアー・テクノロジー・コープ Ｅｌディスプレイ用のグレースケールガンマ補正方法および装置
KR100618582B1 (ko) * 2003-11-10 2006-08-31 엘지.필립스 엘시디 주식회사 액정표시장치의 구동부
CN101079241B (zh) * 2006-05-23 2012-08-08 中华映管股份有限公司 平面显示装置的数据驱动器及其驱动方法
KR100840074B1 (ko) 2007-02-02 2008-06-20 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 평판 표시장치
US8654254B2 (en) * 2009-09-18 2014-02-18 Magnachip Semiconductor, Ltd. Device and method for driving display panel using time variant signal
JP7467239B2 (ja) * 2020-06-01 2024-04-15 株式会社ジャパンディスプレイ 電子デバイス及び表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266936A (en) 1989-05-09 1993-11-30 Nec Corporation Driving circuit for liquid crystal display
JPH03198087A (ja) * 1989-12-27 1991-08-29 Sharp Corp 表示装置の列電極駆動回路
JPH06314080A (ja) 1993-04-14 1994-11-08 Internatl Business Mach Corp <Ibm> 液晶表示装置
JP2911089B2 (ja) 1993-08-24 1999-06-23 シャープ株式会社 液晶表示装置の列電極駆動回路
US5434899A (en) 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages
JP3922736B2 (ja) 1995-10-18 2007-05-30 富士通株式会社 液晶表示装置

Also Published As

Publication number Publication date
US6489943B1 (en) 2002-12-03
KR100205385B1 (ko) 1999-07-01
US6049320A (en) 2000-04-11

Similar Documents

Publication Publication Date Title
EP0899712B1 (en) Column driver for an active matrix liquid crystal display
US5572211A (en) Integrated circuit for driving liquid crystal display using multi-level D/A converter
US5206632A (en) Actuating circuit for a liquid crystal display
JP2827867B2 (ja) マトリックス表示装置のデータドライバ
US6476791B2 (en) Peripheral driver circuit of liquid crystal electro-optical device
KR960016729B1 (ko) 액정 장치 구동 회로
US6989810B2 (en) Liquid crystal display and data latch circuit
TW334551B (en) Digital data line driver adapted to realize multigray-scale display of high ouality
US6535192B1 (en) Data driving circuit for liquid crystal display
KR980010994A (ko) 액정표시장치의 데이터 드라이버
KR101903527B1 (ko) 데이터 구동부, 이의 구동 방법 및 데이터 구동부를 포함하는 표시 장치
US3973254A (en) Arrangement for a dynamic display system
US6429858B1 (en) Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device
US20010043187A1 (en) Driving circuit of liquid crystal display and liquid crystal display driven by the same circuit
US8253667B2 (en) Display control device and method of controlling same
US7046224B2 (en) Display device driver, display device and driving method thereof
US20040145507A1 (en) Integrated circuit signal generator and a method for generating an analog output signal representative of a waveform
US5303279A (en) Timer circuit
JPH0535218A (ja) 液晶駆動回路とその駆動方法
US20050162374A1 (en) Thin film transistor liquid crystal display (TFT-LCD) source driver for implementing a self burn-in test and a method thereof
JP3268075B2 (ja) 液晶表示装置の駆動回路
JP3338735B2 (ja) 液晶表示装置の駆動回路
US5642126A (en) Driving circuit for driving a display apparatus and a method for the same
KR930010837A (ko) 한 외부전원으로부터 다계조의 구동전압을 발생할 수 있는 디지탈 소오스 드라이버를 구비한 표시장치용 구동회로
US11749159B2 (en) Gate driver circuit and method for driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 18

EXPY Expiration of term