KR980007209A - Apparatus and method for removing idle cells of a partition and assembly (SAR) layer in a UTOPIA interface - Google Patents

Apparatus and method for removing idle cells of a partition and assembly (SAR) layer in a UTOPIA interface Download PDF

Info

Publication number
KR980007209A
KR980007209A KR1019960024732A KR19960024732A KR980007209A KR 980007209 A KR980007209 A KR 980007209A KR 1019960024732 A KR1019960024732 A KR 1019960024732A KR 19960024732 A KR19960024732 A KR 19960024732A KR 980007209 A KR980007209 A KR 980007209A
Authority
KR
South Korea
Prior art keywords
data
cell
layer
shift register
sar
Prior art date
Application number
KR1019960024732A
Other languages
Korean (ko)
Other versions
KR100204488B1 (en
Inventor
김덕년
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019960024732A priority Critical patent/KR100204488B1/en
Publication of KR980007209A publication Critical patent/KR980007209A/en
Application granted granted Critical
Publication of KR100204488B1 publication Critical patent/KR100204488B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/31—Flow control; Congestion control by tagging of packets, e.g. using discard eligibility [DE] bits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/32—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • H04L47/326—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames with random discard, e.g. random early discard [RED]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/111—Switch interfaces, e.g. port details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은, 고속 SAR계층으로부터 저속 몰리계층으로 데이타가 전송되는 경우 8비트 시프트 레지스터(SR)에 의해 SAR계층으로부터 물리계층으로 입력되는 셀중 아이들 셀을 검출하여 제거함으로써 고속 SAR계층과 저속 물리계층간의 정합이 용이하게 수행될 수 있도록 된 유토피아(UTOPIA) 인터페이스에 있어서 분할 및 조립 계층(SAR)의 아이들셀 제거 장치 및 그 제어방법에 관한 것으로, 고속 분할 및 조립(SAR) 계층으로부터 입력되는 ATM 셀 데이터중 헤더데이터를 저장함과 더불어 페이로드 데이터의 전송 및 폐기를 수행하는 시프트 레지스터(10)와; 이 시프트 레지스터(10)로부터의 헤더데이터를 검출하여 아이들 셀의 헤더데이터 구조와 비교 후 비교신호를 출력하는 비교수단 및; 이 비교수단(12)으로부터의 비교신호에 의해 ATM셀 데이터의 폐기 및 전송이 수행되도록 상기 시프트 레지스터(10)로 제어신호를 출력하는 제어수단(10)으로 구성된 것을 특징으로 한다.The present invention detects and removes idle cells input from the SAR layer to the physical layer by an 8-bit shift register (SR) when data is transferred from the fast SAR layer to the low-speed Molly layer, The present invention relates to an apparatus and method for removing an idle cell of a partitioning and assembling layer (SAR) in a UTOPIA interface in which matching can be easily performed, A shift register 10 for storing the header data and for transmitting and discarding the payload data; Comparison means for detecting header data from the shift register (10) and outputting a comparison signal after comparing with the header data structure of the idle cell; And control means (10) for outputting a control signal to the shift register (10) so that the ATM cell data is discarded and transmitted by the comparison signal from the comparison means (12).

Description

유토피아(UTOPIA) 인터페이스에 있어서 분할 및 조립 (SAR) 계층의 아이들셀 제거장치 및 그 제거방법(Apparatus and method for excluding the idle cell of SAR layer UTOPIA interface)Apparatus and method for removing an idle cell from a partition and assembly (SAR) layer in a UTOPIA interface

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제3도는 제2도에 도시된 아이들 셀(idle cell) 제거부를 나타낸 블록도.FIG. 3 is a block diagram showing an idle cell removing unit shown in FIG. 2; FIG.

제4도는 본 발명에 다른 유토피아 인터페이스에 있어서 분할 및 조립(SAR) 계층의 아이들 셀 제거방법을 나타낸 동작흐름도이다.FIG. 4 is a flowchart illustrating an idle cell removal method of a partitioning and assembly (SAR) layer in a utopia interface according to the present invention.

Claims (6)

고속 분할 및 조립(SAR) 계층으로부터 입력되는 ATM 셀 데이터중 헤더데이터를 저장함과 더불어 페이로드 데이터의 전송 및 폐기를 수행하는 시프트 레지스터(10)와, 이 시프트 레지스터(10)로부터의 헤더데이터를 검출하여 아이들 셀의 헤더 데이터 구조와 비교 후 비교신호를 출력하는 비교수단(12) 및; 이 비교수단(12)으로부터의 비교신호에 의해 ATM 셀 데이터의 폐기 및 전송이 수행되도록 상기 시프트 레지스터(10)로 제어신호를 출력하는 제어수단(14)으로 구성된 것을 특징으로 하는 유토피아(UTOPIA) 인터페이스에 있어서 분할 및 조립(SAR) 계층의 아이들 셀 제거장치.A shift register 10 for storing header data among ATM cell data input from a high-speed division and assembly (SAR) layer and performing transfer and discard of payload data; Comparing means (12) for comparing a header data structure of the idle cell with a comparison signal and outputting a comparison signal; And control means (14) for outputting a control signal to said shift register (10) so as to perform discarding and transmission of ATM cell data by a comparison signal from said comparing means (12). The UTOPIA interface (SAR) layer of the idle cell. 제1항에 있어서, 상기 시프트 레지스터(10)는 5개 이상의 D 플립플롭이 직렬로 접속되어 구성되면서 8비트 단위로 데이터를 처리하는 것을 특징으로 하는 유토피아(UTOPIA) 인터페이스에 있어서 분할 및 조립(SAR) 계층의 아이들셀 제거장치.The UTOPIA interface as claimed in claim 1, wherein the shift register (10) processes data in units of 8 bits while at least five D flip-flops are connected in series, ) Layer idle cell removal device. 제1항에 있어서, 상기 제어수단(14)은 상기 시프트 레지스터(10)에 ATM 셀 헤더데이터의 일부가 저장된 상태에서 나머지 헤더데이터가 입력되는 경우 송신 데이터 이네이블신호(Txenb) 활성화 상태로 하는 것을 특징으로 하는 유토피아(UTOPIA) 인터페이스에 있어서 분할 및 조립(SAR) 계층이 아이들셀 제거장치.The apparatus according to claim 1, wherein the control means (14) is configured to set the transmission data enable signal (Txenb) to an active state when remaining header data is input while part of the ATM cell header data is stored in the shift register A device for removing idle cells in a partition and assembly (SAR) layer in a UTOPIA interface. 제1항에 있어서, 상기 제어수단(14)은 상기 시스프 레지스터(10)를 통해 ATM 셀의 페이로드 데이터가 시프트되는 중에 물리계층으로부터 제2송신충만신호(/TxFull2)가 입력되는 경우 이후 데이터의 입력을 차단하기 위한 제어신호를 출력하는 것을 특징으로 하는 유토피아(UTOPIA) 인터페이스에 있어서 분할 및 조립(SAR) 계층의 아이들 셀 제거장치.2. The method of claim 1, wherein when the second transmission full signal (/ TxFull2) is input from the physical layer while the payload data of the ATM cell is being shifted through the syst register (10), the control means (14) And outputting a control signal for interrupting the input of the idle cell. 고속 SAR 계층과 저속 물리계층간의 유토피아 인터페이스에서 SAR 계층으로부터 물리계층으로 전송되는 ATM 셀의 아이들 셀을 제거하는 방법에 있어서, 상기 물리계층으로부터 제2송신충만신호(/TxFull2)가 1인지의 여부를 판단하는 제1단계와(S1.S2); SAR계층으로부터 시프트 레지시터로 ATM셀 데이터가 단속적으로 입력되는 경우 각 시프트 레지스터의 이네이블 신호를 조절하여 입력데이타를 연속적으로 배열시킨 후 5 바이트의 헤더데이터를 아이들 셀의 헤더데이터 구조와 비교하여 아이들 셀인지의 여부를 검사하는 제2단계(S3.S4); 상기 헤더데이터를 비교한 결과 아이들 셀인 경우 1 셀에 대한 사이클동안 제2송신데이타 이네이블신호(/TxEnb2)를 1로 함으로써 헤더데이터와 48 바이트의 페이로드 데이터가 자연적으로 폐기되도록 하는 제3단계(S5)및; 상기 헤더 데이터를 비교한 결과 아이들 셀이 아닌 경우 1셀에 대한 사이클동안 제2송신데이터 이네이블신호(/TxEnb2)를 0으로 하여 상기 헤더데이터를 물리계층으로 전송한 후 SAR계층으로부터 48바이트의 페이로드 데이터를 독출하여 물리계층으로 전송하는 제4단계(S6)로 이루어진 것을 특징으로 하는 유토피아(UTOPIA) 인터페이스에 있어서 분할 및 조립(SAR) 계층의 아이들셀 제거방법.A method for removing an idle cell of an ATM cell transmitted from a SAR layer to a physical layer in a utopia interface between a high speed SAR layer and a low speed physical layer, the method comprising the steps of: determining whether the second transmission full signal (/ TxFull2) A first step of judging (S1.S2); When ATM cell data is intermittently input from the SAR layer to the shift register, the enable signal of each shift register is adjusted to continuously arrange the input data, and then the 5-byte header data is compared with the header data structure of the idle cell, A second step (S3.S4) of checking whether the cell is a cell or not; A third step of naturally discarding the header data and the payload data of 48 bytes by setting the second transmission data enable signal / TxEnb2 to 1 during a cycle for one cell when the header data is an idle cell S5); As a result of comparison of the header data, when the cell is not an idle cell, the second transmission data enable signal / TxEnb2 is set to 0 during a cycle for one cell, the header data is transmitted to the physical layer, And a fourth step (S6) of reading the load data and transferring the load data to the physical layer. The idle cell removing method of a segmentation and assembly (SAR) layer in a UTOPIA interface. 제5항에 있어서, 상기 상기 제4단계(S6)는 상기 헤더데이터와 48바이트의 페이로드 데이터가 물리계층으로 시프트되는 중 데이터입력이 차단되는 경우 이후 입력되는 4 바이트 데이터가 버퍼링되어 상기 SAR계층으로부터 상기 시프트 레지스터(10)로 더 입력되는 것을 특징으로 하는 유토피아(UTOPIA) 인터페이스에 있어서 분할 및 조립(SAR) 계층의 아이들셀 제거방법.The method as claimed in claim 5, wherein, in the fourth step (S6), when the data input is interrupted while the header data and the payload data of 48 bytes are shifted to the physical layer, And the shift register is further input to the shift register in the UTOPIA interface.
KR1019960024732A 1996-06-27 1996-06-27 Apparatus and method for excluding the idle cell of sar layerin utopia interface KR100204488B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024732A KR100204488B1 (en) 1996-06-27 1996-06-27 Apparatus and method for excluding the idle cell of sar layerin utopia interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024732A KR100204488B1 (en) 1996-06-27 1996-06-27 Apparatus and method for excluding the idle cell of sar layerin utopia interface

Publications (2)

Publication Number Publication Date
KR980007209A true KR980007209A (en) 1998-03-30
KR100204488B1 KR100204488B1 (en) 1999-06-15

Family

ID=19464041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024732A KR100204488B1 (en) 1996-06-27 1996-06-27 Apparatus and method for excluding the idle cell of sar layerin utopia interface

Country Status (1)

Country Link
KR (1) KR100204488B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421846B1 (en) * 1998-12-07 2004-04-17 엘지전자 주식회사 Method of Managing Data trsnsmitted from Subscriber in the ATM network

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421846B1 (en) * 1998-12-07 2004-04-17 엘지전자 주식회사 Method of Managing Data trsnsmitted from Subscriber in the ATM network

Also Published As

Publication number Publication date
KR100204488B1 (en) 1999-06-15

Similar Documents

Publication Publication Date Title
JP2788577B2 (en) Frame conversion method and apparatus
EP1115265B1 (en) Method and a device for determining packet transmission priority between a plurality of data streams
EP0772368A3 (en) Method and apparatus for burst transferring ATM packet header and data to a host computer system
JPH10126422A (en) Equipment and method for simultaneous search content addressable memory circuit
US5153920A (en) Method and circuit arrangement for the acceptance and forwarding of message cells transmitted according to an asynchronous transfer mode by an asynchronous transfer mode switching equipment
KR980007209A (en) Apparatus and method for removing idle cells of a partition and assembly (SAR) layer in a UTOPIA interface
US6138264A (en) Syndrome calculation circuit
JP3204996B2 (en) Asynchronous time division multiplex transmission device and switch element
JP2953739B2 (en) Buffer control method
KR20000074195A (en) Apparatus and method for resequencing cell of multipath atm switch
JPH0969839A (en) Atm exchange and vpi/vci management method for the same
US5946310A (en) Asynchronous transfer mode switch
EP0422910A2 (en) High capacity memory based packet switches
KR100204489B1 (en) Apparatus for excluding the idle cell of sar layer in utopia interface
KR100515024B1 (en) Atm packet data receiving method
JP3887747B2 (en) Signal loss detection device and signal loss detection method
KR100190842B1 (en) An atm switching device and the method using parallel cdp detection
JP2947687B2 (en) Buffer device
JP2001060970A (en) Address retrieving device
KR970056360A (en) Asynchronous Delivery Mode Hierarchy Processing Unit
KR980007212A (en) A method for processing cell loss and false insertion in AAL type 1 (method for processing a sequence number to detect lost and misinserted cells in ALL type 1)
JP2000151646A (en) Atm transmitter and its method
JPH0746252A (en) Atm switch
KR19990061360A (en) Device for transmitting and receiving asynchronous transmission mode cell
KR20000046571A (en) Apparatus for multiplying and reversely multiplying of atm cell

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110302

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee