KR980006041A - 반도체 소자의 소자 분리막 형성 방법 - Google Patents
반도체 소자의 소자 분리막 형성 방법 Download PDFInfo
- Publication number
- KR980006041A KR980006041A KR1019960022988A KR19960022988A KR980006041A KR 980006041 A KR980006041 A KR 980006041A KR 1019960022988 A KR1019960022988 A KR 1019960022988A KR 19960022988 A KR19960022988 A KR 19960022988A KR 980006041 A KR980006041 A KR 980006041A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- forming
- thin film
- ion implantation
- channel stop
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 장치에 있어서, 반도체 기판상에 에피택셜층이 성장되는 것을 방지하는 박막을 형성하는 단계; 소자분리 지역의 상기 반도체 기판에 선택적으로 채널 스탑 이온주입 영역을 형성하는 단계; 상기 채털 스탑 이온주입 영역상의 상기 방막을 선택식각하여 소정부위의 반도체 기판을 노출시키는 단계; 상기 노출된 반도체 기판상에 에피택셜층을 선택적으로 형성하는 단계; 전체구조 상부에 상기 반도체 기판과 같은 도전형의 불순물을 이온 주입하는 단계; 및 상기 박막을 제거하는 단계를 포함해서 이루어진 반도체 소자 소자분리막 형성방법에 관한 것으로, 소자간 절연을 위한 소자 분리막을 LOCOS 공정 및 PBLOCOS공정에 의해 형성하지 않고, 에피택셜 실리콘층을 사용하여 형성함으로써, 필드 산화막의 써닝(Thinning) 현상이나, 버즈 비크 현상 또는 필드산화막의 압출(Extrusion)현상에 의해 야기되는 소자의 페일을 최소화하여 충분한 활성영역을 확보할 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도는 본 발명의 일실시예에 따른 반도체 소자의 소자 분리막 형성 공정 단면도이다.
제2b도는 본 발명의 일실시예에 따른 반도체 소자의 소자 분리막 형성 공정 단면도이다.
제2c도는 본 발명의 일실시예에 따른 반도체 소자의 소자 분리막 형성 공정 단면도이다.
Claims (4)
- 반도체 장치에 있어서, 반도체 기판상에 에피택셜층이 성장되는 것을 방지하는 박막을 형성하는 단계; 소자분리 지역의 상기 반도체 기판에 선택적으로 채널 스탑 이온주입 영역을 형성하는 단계; 상기 채털 스탑 이온 주입 영역상의 상기 박막을 선택식각하여 소정부위의 반도체 기판을 노출시키는 단계; 상기 노출된 반도체 기판상에 에피택셜층을 선택적으로 형성하는 단계; 전체구조 상부에 상기 반도체 기판과 같은 도전형의 불순물을 이온 주입하는 단계; 및 상기 박막을 제거하는 단계를 포함해서 이루어진 반도체 소자 소자분리막 형성방법.
- 제1항에 있어서, 상기 박막은 산화막인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제1항에 있어서, 상기 에피택셜층은 1000Å 내지 3000Å 두께의 실리콘층인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제1항에 있어서, 상기 채널 스탑 이온 주입 영역은 0.1㎛ 내지 0.2㎛의 깊이로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022988A KR100204007B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체 소자의 소자 분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022988A KR100204007B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체 소자의 소자 분리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006041A true KR980006041A (ko) | 1998-03-30 |
| KR100204007B1 KR100204007B1 (ko) | 1999-06-15 |
Family
ID=19462918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960022988A KR100204007B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체 소자의 소자 분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100204007B1 (ko) |
-
1996
- 1996-06-21 KR KR1019960022988A patent/KR100204007B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100204007B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4116720A (en) | Method of making a V-MOS field effect transistor for a dynamic memory cell having improved capacitance | |
| US4333224A (en) | Method of fabricating polysilicon/silicon junction field effect transistors | |
| KR970018527A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR0168194B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR980006041A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR970053502A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR960042931A (ko) | Soi 구조를 갖는 반도체장치의 제조방법 | |
| US4849805A (en) | Radiation hardened integrated circuit and method of making the same | |
| KR0161891B1 (ko) | 반도체장치의 제조방법 | |
| KR940012575A (ko) | 반도체 소자의 트렌치 아이솔레이션 제조 방법 | |
| KR970054087A (ko) | 반도체 소자의 웰 형성방법 | |
| KR970072295A (ko) | 반도체 소자의 격리막 형성방법 | |
| JP3150420B2 (ja) | バイポーラ集積回路とその製造方法 | |
| KR100223936B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR920005452B1 (ko) | 반도체 장치의 제조방법 | |
| KR910008978B1 (ko) | 반도체 장치의 제조방법 | |
| KR970053492A (ko) | 반도체 소자 분리방법 | |
| KR970053495A (ko) | 반도체 소자 분리방법 | |
| JPH0481339B2 (ko) | ||
| KR970053494A (ko) | 반도체 소자 분리방법 | |
| KR0166506B1 (ko) | 반도체 소자의 제조방법 | |
| KR960019650A (ko) | 반도체장치의 격리방법 | |
| KR970053482A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR960002471A (ko) | 실리콘-온-인슐레이터(soi) 소자의 제조방법 및 그 구조 | |
| KR970052155A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |