KR980004746A - Transmission data interface device and method of memory - Google Patents

Transmission data interface device and method of memory Download PDF

Info

Publication number
KR980004746A
KR980004746A KR1019960022973A KR19960022973A KR980004746A KR 980004746 A KR980004746 A KR 980004746A KR 1019960022973 A KR1019960022973 A KR 1019960022973A KR 19960022973 A KR19960022973 A KR 19960022973A KR 980004746 A KR980004746 A KR 980004746A
Authority
KR
South Korea
Prior art keywords
data
memory
signal
outputting
mode
Prior art date
Application number
KR1019960022973A
Other languages
Korean (ko)
Other versions
KR100217747B1 (en
Inventor
조찬동
김병준
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960022973A priority Critical patent/KR100217747B1/en
Publication of KR980004746A publication Critical patent/KR980004746A/en
Application granted granted Critical
Publication of KR100217747B1 publication Critical patent/KR100217747B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2562—DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

디지탈 비디오 디스크 재생장치의 시스탬 디코데에서 메모리의 전송 데이타 인터페이스에 관한 것이다.A transmission data interface of a memory in a system decoder of a digital video disc player.

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

광디스크 재생장치에서 동기모드 및 비동기모드를 설정하여, 설정된 모드에 의거하여 전송하기 위한 메모리의 전송데이타 인터페이스 장치 및 방법을 제공함에 있다.An apparatus and method for transmitting data interface of a memory for setting a synchronous mode and an asynchronous mode in an optical disc reproducing apparatus and transmitting them based on the set mode are provided.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

디지탈 비디오 디스크를 기록매체로 하는 재생장치의 시스템 디코더에서, 마이컴의 제어하에 메모리에 저장된 데이타 전송요구신호를 출력하는 오디오/비디오 디코더로 상기 데이타를 전송하기 위한 인터페이스 방법은 상기 오디오/비디오 디코더로 일정한 주기의 데이타 스트로브 신호를 출력하는 과정과, 동기모드로 설정될 시상기 데이타 전송요구 신호에 의해 데이타 전송허가 신호를 출력하고, 상기 데이타 전송 허가 신호가 활성화일시 상기 데이타 스트로브 신호에 동기되어 상기 전송데이타를 출력하는 과정과, 비동기모드 설정될 시 상기 데이타 전송요구신호가 발생될 때마다 상기 스트로브 신호에 동기되어 상기 전송데이타를 출력하는 과정으로 이룬다.In a system decoder of a reproducing apparatus using a digital video disc as a recording medium, an interface method for transmitting the data to an audio / video decoder that outputs a data transfer request signal stored in a memory under the control of a microcomputer is fixed to the audio / video decoder. Outputting a data transmission permission signal in response to a process of outputting a data strobe signal of a period and the data transmission request signal set in the synchronous mode, and synchronizing with the data strobe signal when the data transmission permission signal is activated And a step of outputting the transmission data in synchronization with the strobe signal whenever the data transmission request signal is generated when the asynchronous mode is set.

4. 발명의 중요한 용도4. Important uses of the invention

DVD재생장치의 시스템 디코더에서 메모리로부터 데이타를 읽어서 오디오/비디오 디코더로 전송하기 위해 이를 구현한다.This is implemented by the system decoder of the DVD player to read data from the memory and transfer it to the audio / video decoder.

Description

메모리의 전송데이타 인터페이스 장치 및 방법Transmission data interface device and method of memory

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명을 수행하기위한 디지탈 비디오 디스크 재생장치의 블럭구성도.1 is a block diagram of a digital video disc reproducing apparatus for carrying out the present invention.

제2도는 제1도에서 시스탬 디코더의 블럭구성도를 보여주는 도면.2 is a block diagram of a system decoder in FIG. 1;

제3도는 본 발명의 바람직한 실시예에 따라 메모리의 전송데이타를 A/D (Audio/Video) 디코더로 인터페이스하기 위한 장치의 불럭구성도.3 is a block diagram of an apparatus for interfacing transmission data of a memory to an A / D (Audio / Video) decoder according to a preferred embodiment of the present invention.

제4도는 제3도의 인터페이스 제어부의 블럭구성도를 보여주는 도면.4 is a block diagram of the interface control unit of FIG.

제5도는 제3도에서 동기모드로 지정된 전송대이타 인터페이스 장치의 신호 파형도에 따른 일실시예를 보여주는 도면.FIG. 5 is a view showing an embodiment according to a signal waveform diagram of a transmission table interface device designated as a synchronous mode in FIG.

제6도는 제3도에서 비동기모르로 지정된 전송데이타 인터페이스 장치의 신호 파형도에 따른 또 다른 실시예를 보여주는 도면.FIG. 6 shows another embodiment according to the signal waveform diagram of the transmission data interface device designated as asynchronous in FIG.

Claims (7)

마이컴의 제어하에 메모리의 전송데이타를 리드하여 인터페이스하는 장치에 있어서, 전송요구측에서의 데이타 전송 요구신호에 의거하여 전송 허가신호, 카운터클럭, 모드클럭, 선택신호를 출력하는 인터페이스 제어부와, 상기 마이컴으로부터의 시작번지를 상기 카운터클럭에 의거하여 카운팅하여 출력하는 어드레사 카운터부와, 상기 어드레스 카운터부의 어드레스에 의거하여 라스신호, 카스신호, 메모리 어드레를 상기 메모리로 출력하며, 이후 상기 메모리로부터 인가되는 메모리 데이타를 출력하는 메모리 제어부와, 상기 메모리 데이타를 상기 모드클럭에 의거하여 래치하는 래치부와, 상기 래치부의 데이타를 입력하여 상기 선택신호에 의거하여 상기 메모리 데이타의 상위비트 데이타 및 하위비트 데이타를 선택하여 출력하는 선택부로 구성됨을 특징으로 하는 메모리의 전송데이타 인터페이스 장치.An apparatus for reading and interfacing transfer data of a memory under the control of a microcomputer, comprising: an interface control unit for outputting a transfer enable signal, a counter clock, a mode clock, and a selection signal based on a data transfer request signal on a transfer request side; An address counter unit for counting and outputting a start address based on the counter clock; and a las signal, a cas signal, and a memory address to be output to the memory based on an address of the address counter unit; and then memory data applied from the memory. A memory control unit for outputting the data; a latch unit for latching the memory data based on the mode clock; and data for the latch unit input to select upper and lower bit data of the memory data based on the selection signal. To select the output That the transmission data interface of the memory device according to claim. 제1항에 있어서, 상기 데이타 전송허가신호와 발생될 시 상기 메모리 제어부와 상기 어드레스 카운터부 및 상기 래치부의 버스통로가 형성되도록 하는 버퍼부가 더 추가됨을 특징으로 하는 메모리의 전송데이타 인터페이스 장치.The transfer data interface device of claim 1, further comprising a buffer unit configured to form a bus passage between the memory control unit, the address counter unit, and the latch unit when the data transfer permission signal is generated. 디지탈 비디오 디스크를 기록매체로 하는 재생장치의 시스템 디코더에서, 마이컴의 제어하에 메모리에 저장된 데이타를 오디오/비디오 디코더로 전송하기 위한 인터페이스 장치에 있어서, 상기 오디오/비디오 디코더로부터 인가되는 데이타 전송 요구신호에 의거하여 억세스 요구신호를 출력하고, 이후 허가신호를 입력하고, 상기 데이타 전송 요구신호에 의거하여 데이타 전송 허가 신호, 카운터클럭, 모드클럭, 선택신호를 출력하는 인터페이스 제어부와, 상기 마이컴으로부터의 시작번지를 상기 카운터클럭에 의거하여 카운팅하여 출력하는 어드레스 카운터부와, 상기 허가신호에 의해 통로가 형성된 어드레스 버스로 상기 어드레스를 출력하는 제1버퍼부와, 상기 어드레스에 의거하여 라스신호,카스신호, 메모리 어드레스를 상기 메모리로 출력하며, 이후 상기 메모리부터의 메모리 데이타를 출력하는 메모리 제어부와, 상기 허가신호에 의해 통로가 형성된 데이타 버스로 상기 메모리 제어부의 메모리 데이타를 출력하는 제2버퍼부와, 상기 제2버퍼부의 상기 메모리 데이타를 상기 로드클럭에 의거하여 래치하는 래치부와, 상기 래치부의 데이타를 입력하여 상기 선택신호에 의거하여 상기 메모리 데이타의 상위비트 데이타 및 하위비트 데이타를 선택하여 출력하는 선택부로 구성됨을 특징으로 하는 메모리의 전송데이타 인터페이스 장치.A system decoder of a reproducing apparatus using a digital video disc as a recording medium, comprising: an interface device for transmitting data stored in a memory to an audio / video decoder under the control of a microcomputer; An interface control unit for outputting an access request signal based on the input signal, and then inputting a permission signal, and outputting a data transmission permission signal, a counter clock, a mode clock, and a selection signal based on the data transmission request signal; An address counter for counting and outputting the signal based on the counter clock, a first buffer section for outputting the address to an address bus formed by the permission signal, and a las signal, a cas signal, and a memory based on the address. Output the address to the memory And a memory control unit for outputting memory data from the memory, a second buffer unit for outputting memory data of the memory control unit to a data bus having a passage formed by the permission signal, and the memory data of the second buffer unit. And a latch unit configured to latch based on the load clock, and a selector configured to input data of the latch unit to select and output upper bit data and lower bit data of the memory data based on the selection signal. Transmission data interface device. 제3항에 있어서, 상기 래치부는, 상기 메모리 제어부로부터의 리드신호에 의거하여 상기 제2버퍼부로부터의 상기 메모리 데이타를 래치하는 제1래치부와, 상기 제1래치부로부터의 상기 메모리 데이타를 상기 로드클럭에 의거하여 래치하는 제2래치부로 구성됨을 특징으로 하는 메모리의 전송데이타 인터페이스 장치.4. The memory device of claim 3, wherein the latch unit comprises: a first latch unit configured to latch the memory data from the second buffer unit based on a read signal from the memory controller; and the memory data from the first latch unit; And a second latch unit configured to latch on the basis of the load clock. 제3항 또는 제4항에 있어서, 상기 인터페이스 제어부는, 인터페이스 모드신호에 의거하여 동작/대기모드가 되고, 상기 데이타 전송 요구신호에 의거하여 상기 데이타 전송 허가 신호, 상기 카운터클럭, 상기 모드클럭, 상기 선택신호를 출력하는 동기모드 인터페이스 발생부와, 상기 인터페이스 모드신호를 입력하여 상기 동기모드 인터페이스 발생부와 반대의 모드가 되고, 상기 데이타 전송요구신호에 의거하여 상기 카운터클럭, 상기 모드클럭, 상기 선택신호를 출력하는 비동기모드 인터페이스 발생부와, 상기 데이타 전송 요구신호를 입력하여 상기 동기/비동기 모드 인터페이스 발생부에 출력되고, 상기 동작모드로부터의 제어신호들을 출력하는 제어신호 선택 출력부로 구성됨을 특징으로 하는 메모리의 전송데이타 인터페이스 장치.The method according to claim 3 or 4, wherein the interface control unit enters an operation / standby mode based on an interface mode signal, and the data transfer permission signal, the counter clock, the mode clock, A synchronization mode interface generator for outputting the selection signal, and inputs the interface mode signal to a mode opposite to that of the synchronization mode interface generator, wherein the counter clock, the mode clock, the And an asynchronous mode interface generation unit for outputting a selection signal, and a control signal selection output unit for inputting the data transmission request signal to the synchronous / asynchronous mode interface generation unit and outputting control signals from the operation mode. Transfer data interface device for memory. 디지탈 비디오 디스크를 기록매체로 하는 재생장치의 시스템 디코더에서, 마이컴의 제어하에 메모리에 저장된 데이타를 데이타 전송요구신호를 출력하는 오디오/비디오 디코더로 상기 데이타를 전송하기 위한 인터페이스 방법에 있어서, 상기 오디오/비디오 디코더를 일정한 주기의 데이타 스트로브 신호를 출력하는 과정과, 동기모드로 설정될 시 상기 데이타 전송요구 신호에 의해 데이타 전송허가 신호를 출력하고, 상기 데이타 전송허가 신호가 활성화일 시 상기 데이타 스트로브 신호에 동기되어 상기 전송데이타를 출력하는 과정과, 비동기모드로 설정될 시 상기 데이타 전송요구신호가 발생될 때마다 상기 스트로브 신호에 동기되어 상기 전송데이타를 출력하는 과정로 이루어짐을 특징으로 하는 메모리의 전송데이타 인터페이스 방법.A system decoder of a reproducing apparatus using a digital video disc as a recording medium, the interface method for transmitting the data to an audio / video decoder for outputting a data transfer request signal from a data stored in a memory under the control of a microcomputer, wherein the audio / Outputting a data strobe signal of a constant period to the video decoder, and outputting a data transmission permission signal according to the data transmission request signal when the data decoder is set to the synchronous mode, and when the data transmission permission signal is activated, Transmitting the transmission data synchronously and outputting the transmission data in synchronization with the strobe signal whenever the data transmission request signal is generated when the asynchronous mode is set. Interface method. 제6항에 있어서, 상기 전송데이타 출력과정은, 상기 데이타 전송 요구신호가 입력될 시 일정한 주기의 카운터 클럭에 의해 상기 마이컴으로부터의 시작번지를 카운팅하여 어드레스를 상기 메모리로 출력하는 과정과, 상기 메모리로부터 상기 어드레스에 해당하는 데이타를 입력하여 상기 데이타의 상위비트 데이타를 출력한 후 상기 데이타의 하위비트 데이타를 출력하는 과정으로 이루어짐을 특징으로 하는 메모리의 전송데이타 인터페이스 방법.The method of claim 6, wherein the transmission data outputting step comprises: outputting an address to the memory by counting a start address from the microcomputer by a counter clock of a predetermined period when the data transmission request signal is input; And outputting the upper bit data of the data by inputting data corresponding to the address from the data, and outputting the lower bit data of the data. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019960022973A 1996-06-21 1996-06-21 Transmission data interface device and method of a memory KR100217747B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960022973A KR100217747B1 (en) 1996-06-21 1996-06-21 Transmission data interface device and method of a memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960022973A KR100217747B1 (en) 1996-06-21 1996-06-21 Transmission data interface device and method of a memory

Publications (2)

Publication Number Publication Date
KR980004746A true KR980004746A (en) 1998-03-30
KR100217747B1 KR100217747B1 (en) 1999-09-01

Family

ID=19462907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022973A KR100217747B1 (en) 1996-06-21 1996-06-21 Transmission data interface device and method of a memory

Country Status (1)

Country Link
KR (1) KR100217747B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245552B2 (en) * 2005-06-22 2007-07-17 Infineon Technologies Ag Parallel data path architecture

Also Published As

Publication number Publication date
KR100217747B1 (en) 1999-09-01

Similar Documents

Publication Publication Date Title
KR920022225A (en) Optical Disc Recording Device and Optical Disc Playback Device
KR950020651A (en) Disc player and its playback data processing method
KR850005934A (en) Video signal processing device
KR960008562A (en) CD-ROM drive interface device
KR930018536A (en) Mononal channel setting circuit in stereo dedicated audio device
KR980004746A (en) Transmission data interface device and method of memory
KR930702758A (en) Method for shortening access time by track control circuit
KR970017601A (en) Multi-Sound Playback Apparatus and Method Using Semiconductor Memory Card
KR890013647A (en) PCM signal editing device
KR100615081B1 (en) Ddr semiconductor memory device and method for outputting data strobe signal thereof
KR920020465A (en) Video recorder
KR980004878A (en) Memory Multi-Area Management Device and Method
KR970025144A (en) Memory interface method and circuit of variable length decoder
KR100263636B1 (en) Device and method for fast-controlling dynamic random access memory
KR920022114A (en) Data Bus Selector for Ed-Drop Transmission Equipment
KR100218109B1 (en) Device for processing time code for simultaneous recording and reproducing in a video recording and reproducing device
KR980004251A (en) Language Learning Device with Character Output Function
KR960008777A (en) Device for implementing still image of laser disc
KR940002693A (en) Data reproduction circuit in DAT system
KR980004360A (en) Memory control apparatus and method for access
KR970060195A (en) High-speed selective playback apparatus capable of multiple output and method thereof
KR950025516A (en) CDG built-in TV control device and control method
JPH0254496A (en) Semiconductor storage device
KR970003120A (en) Interface device in digital video cassette recorder
KR970023162A (en) Disc variable transfer playback system for double speed playback

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080529

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee