KR970072359A - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR970072359A
KR970072359A KR1019960009775A KR19960009775A KR970072359A KR 970072359 A KR970072359 A KR 970072359A KR 1019960009775 A KR1019960009775 A KR 1019960009775A KR 19960009775 A KR19960009775 A KR 19960009775A KR 970072359 A KR970072359 A KR 970072359A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package
semiconductor
lead
heat sink
Prior art date
Application number
KR1019960009775A
Other languages
English (en)
Other versions
KR100233860B1 (ko
Inventor
신원선
Original Assignee
황인길
아남산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업 주식회사 filed Critical 황인길
Priority to KR1019960009775A priority Critical patent/KR100233860B1/ko
Publication of KR970072359A publication Critical patent/KR970072359A/ko
Application granted granted Critical
Publication of KR100233860B1 publication Critical patent/KR100233860B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로 기존의 리드 프레임 반도체 패키지 및 히트싱크 내장형 반도체 패키지에서 문제시 되어 온 열 방출 구조와 계면 박리 현상 등을 개선하기 위해 리드 프레임 반도체 패키지에 있어서는 다단 절곡된 리드 저면 자외선 테이프를 접착한후 상기 자외선 테이프에 반도체칩을 접착하고 상기 반도체 칩 패드와 리드를 와이어 본딩한후 상기 반도체 칩등을 봉지제로 몰딩한 후 상기 몰딩된 리드 프레임 패키지에서 자외선 테이프를 제거하여 반도체 칩의 저면이 외부로 노출되도록 하고 히트싱크 내장형 반도체 패키지에 있어서는 개방형 관통구가 구비된 히트싱크 저면에 자외선 테이프를 접착하고 상기 히트싱크 상면 외측부에 접착 테이프로서 리드를 접착한 후 상기 히트싱크의 개방형 관통구 저면의 자외선 테이프에 반도체 칩을 접착시키고 상기 반도체 칩의 패드와 리드를 와이어로서 본딩한 후 상기 반도체 칩등을 봉지제로서 몰딩시켜 상기 몰딩된 패키지에서 자외선 테이프를 제거함으로서 반도체 칩의 저면과 히트싱크 저면에 패키지 외부로 노출되도록 함으로서 열의 방출을 용이하게 하고 패키지 내부에서 반도체 칩의 계면 박리 현상을 제거하며 또한 와이어의 만곡 높이를 작게 함으로서 패키지의 박형화 효과를 얻을 수 있다.

Description

반도체 패키지 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명에 의한 리드 프레임 반도체 패키지의 개략적인 제조 공정도.

Claims (14)

  1. 상면에 다수의 반도체 칩 패드가 구비되고, 저면이 봉지제의 외부로 노출된 반도체 칩과,상기 반도체칩 외측에 위치되며 내측이 하부로 절곡되고, 다시 반도체 칩 방향으로 수평 절곡된 다수의 리드와, 상기 리드와 반도체 칩을 연결하는 와이어와, 상기 반도체 칩 등이 봉지제로 몰딩된 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 반도체 칩의 저면은 패키지 저면으로 노출된 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 반도체 칩 방향으로 수평 절곡된 다수의 리드 저면은 패키지 저면으로 노출된 것을 특징으로 하는 반도체 패키지.
  4. 반도체 칩이 안착될 위치를 중심으로 외측에 위치되며 내측이 하부로 절곡되고, 다시 반도체 칩이 안착될 방향으로 수평 절곡된 다수의 리드 저면에 자외선 테이프를 접착하는 단계와, 상기 자외선 테이프 상에 반도체칩의 저면을 접착시키는 단계와, 상기 반도체 칩상에 구비된 반도체 칩 패드와 리드를 와이어 본딩하는 단계와, 상기 반도체 칩등을 외부 환경으로부터 보호 하기 위해 봉지제로 몰딩하여 패키지를 성형하는 단계와, 상기 패키지 저면에서 자외선 테이프를 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 패키지의 제조방법.
  5. 제4항에 있어서, 상기 자외선 테이프는 리드의 저면 뿐만 아니라 반도체 칩이 안착될 위치까지 일체로 접착함을 특징으로 하는 반도체 패키지의 제조방법.
  6. 제4항에 있어서, 상기 패키지는 자외선 테이프를 제거함으로서 반도체 칩의 저면과 절곡된 리드의 저면이 패키지 저면으로 노출됨을 특징으로 하는 반도체 패키지의 제조방법.
  7. 제4항에 있어서, 상기 단계를 거쳐 완성된 패키지의 양단 외부로 돌출된 리드를 절단하는 단계와, 상기 패키지의 저면으로 노출된 리드의 저면에 솔더볼을 리플로우하여 인쇄 회로 기판에 실장하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  8. 제4항에 있어서, 상기 단계를 거쳐 완성된 패키지의 저면으로 노출된 반도체 칩의 저면에 솔더링을 하여 인쇄 회로 기판에 실장하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  9. 개방형 관통구가 형성된 히트싱크와, 상기 히트싱크의 개방형 관통구 내부의 저면에 안착된 반도체 칩과, 상기 히트싱크 상면 외측에 접착제로서 접착되어진 리드와, 상기 반도체 칩상에 구비된 반도체 칩 패드와 리드를 연결하는 와이어와, 상기 반도체 칩등이 봉지제로서 몰딩된 것을 특징으로 하는 반도체 패키지.
  10. 제9항에 있어서, 상기 패키지는 반도체 칩의 저면과 히트싱크의 저면이 패키지의 저면으로 노출된 것을 특징으로 하는 반도체 패키지.
  11. 개방형 관통구가 형성되고, 상면 외측에 접착제로서 리드가 접착된 히트싱크 저면에 자외선 테이프를 접착시키는 단계와, 상기 히트싱크의 개방형 관통구 저면의 자외선 테이프에 반도체 칩을 안착시키는 단계와, 상기 반도체 칩상에 구비된 반도체 칩 패드와 리드를 와이어 본딩하는 단계와, 상기 반도체 칩등을 봉지제로서 몰딩 하여 패키지를 성형하는 단계와, 상기 패키지 저면에서 자외선 테이프를 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 패키지의 제조방법.
  12. 제11항에 있어서, 상기 히트싱크 저면에 접착되는 자외선 테이프는 반도체 칩이 안착될 개방형 관통구 저면까지 일체로 접착함을 특징으로 하는 반도체 패키지의 제조방법.
  13. 제11항에 있어서, 상기 패키지는 자외선 테이프를 제거함으로서 반도체 칩의 저면과 히트싱크 저면이 패키지 저면으로 노출되게 함을 특징으로 하는 반도체 패키지이 제조방법.
  14. 제11항에 있어서, 상기 단계를 거쳐 완성된 패키지의 저면으로 노출된 반도체 칩과 히트싱크의 저면에 솔더링하여 인쇄 회로 기판에 실장시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019960009775A 1996-04-01 1996-04-01 반도체 패키지 및 그 제조방법 KR100233860B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960009775A KR100233860B1 (ko) 1996-04-01 1996-04-01 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009775A KR100233860B1 (ko) 1996-04-01 1996-04-01 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970072359A true KR970072359A (ko) 1997-11-07
KR100233860B1 KR100233860B1 (ko) 1999-12-01

Family

ID=19454814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009775A KR100233860B1 (ko) 1996-04-01 1996-04-01 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100233860B1 (ko)

Also Published As

Publication number Publication date
KR100233860B1 (ko) 1999-12-01

Similar Documents

Publication Publication Date Title
US5821615A (en) Semiconductor chip package having clip-type outlead and fabrication method of same
KR100500919B1 (ko) 수지봉입형 반도체장치 및 그 제조방법
US8692387B2 (en) Stacked die semiconductor package
US8828801B2 (en) Leadless array plastic package with various IC packaging configurations
US20030006055A1 (en) Semiconductor package for fixed surface mounting
US20020030259A1 (en) Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof
KR19980067735A (ko) 반도체 패키지의 제조방법
US6650005B2 (en) Micro BGA package
KR950007068A (ko) 적층형 반도체 장치의 제조방법 및 그에 따른 반도체 패키지
US20030038358A1 (en) Semiconductor package without outer leads
KR970072359A (ko) 반도체 패키지 및 그 제조방법
KR950025966A (ko) 볼 그리드 어레이 리드프레임
KR970072360A (ko) 반도체 패키지 및 그 제조방법
US20030214019A1 (en) Packaging system for semiconductor devices
US6489571B1 (en) Molded tape ball grid array package
JP2737332B2 (ja) 集積回路装置
KR940010298A (ko) 반도체 패키지 및 그의 제조방법
KR200169730Y1 (ko) 반도체 패키지의 리드프레임
KR0159965B1 (ko) 히트싱크가 내장된 반도체 패키지
KR200159861Y1 (ko) 반도체 패키지
KR930009035A (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
KR100226773B1 (ko) 반도체 소자의 패키지
KR960000462Y1 (ko) 기판 반도체 장치
KR200316720Y1 (ko) 볼 그리드 어레이 패키지
KR100567045B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130910

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140904

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 17

EXPY Expiration of term