KR970063618A - 반도체기판의 제조방법 및 반도체기판의 검사방법 - Google Patents

반도체기판의 제조방법 및 반도체기판의 검사방법 Download PDF

Info

Publication number
KR970063618A
KR970063618A KR1019970004426A KR19970004426A KR970063618A KR 970063618 A KR970063618 A KR 970063618A KR 1019970004426 A KR1019970004426 A KR 1019970004426A KR 19970004426 A KR19970004426 A KR 19970004426A KR 970063618 A KR970063618 A KR 970063618A
Authority
KR
South Korea
Prior art keywords
heat treatment
semiconductor substrate
single crystal
manufacturing
treatment step
Prior art date
Application number
KR1019970004426A
Other languages
English (en)
Inventor
모리야 미야시타
마사노부 오기노
다다히데 호시
마사노리 누마노
슈이치 사마타
아키코 세키하라
게이코 아키타
Original Assignee
니시무로 타이조
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시키가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR970063618A publication Critical patent/KR970063618A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(과제)
P+웨이퍼를 사용하여 반도체장치를 제조하는 경우에, 소자특성으로 악영향을 방지하기에 충분한 폭의 무결함층을 고온열처리과정을 회피하면서 형성가능한 반도체기판의 제조방법과, 아울러 반도체기판내의 산소석출물밀도의 적정한 검사방법을 제공한다.
(해결수단)
소정영역내에 석출하는 산소석출핵(2)이 이후의 열처리공정에서 축소될 수 있는 정도의 고농도로 보론을 함유하는 영역을 갖춘 실리콘단결정(1)에, 산소석출핵이 이후의 열처리공정에서 축소될 수 있는 정도의 고농도로 석출되는 온도범위에서 가열처리를 행하며, 더욱이 이후의 열처리로서 상기 가열처리의 온도범위보다도 고온이고, 또한 산소석출핵(1)이 축소되는데 필요하면서 충분한 낮은 범위내의 온도에서 가열처리를 행한다.
이 구성에 의해, 고온열처리과정을 회피하면서 충분한 폭의 무결함층(4)을 형성할 수 있다.

Description

반도체기판의 제조방법 및 반도체기판의 검사방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체기판의 제조방법에 의한 제조공정을 모식적으로 나타낸 설명도.

Claims (58)

  1. 소정영역내에 석출하는 산소석출핵이 이후의 열처리공정에서 축소될 수 있는 정도의 고농도로 보론을 함유하는 영역을 갖춘 실리콘단결정에, 상기 산소석출핵이 상기 이후의 열처리공정에서 축소될 수 있는 정도의 고농도로 석출되는 온도범위에서 가열처리를 행하는 제1열처리공정을 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  2. 소정영역내에 석출하는 산소석출핵이 이후의 열처리공정에서 축소될 수 있는 정도의 고농도로 보론을 함유하는 영역을 갖춘 실리콘단결정판의 상기 보론을 함유하는 영역이 존재하는 측의 면 위에, 상기 고농도보다도 낮은 농도로 보론을 함유하는 실리콘단결정층을 형성하는 실리콘단결정층 형성공정과, 상기 산소석출핵이 상기 이후의 열처리공정에서 축소될 수 있는 정도의 고농도로 석출되는 온도범위에서 가열처리를 행하는 제1열처리공정을 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  3. 제2항에 있어서, 상기 실리콘단결정층 형성공정은, 애피택셜성장법에 의한 형성공정인 것을 특징으로 하는 반도체기판의 제조방법.
  4. 제1항에 있어서, 상기 제1열처리공정은, 상기 산소석출핵이 상기 이후의 열처리공정에서 축소될 수 있는 정도의 고농도로 석출되는데 충분한 시간 이상의 시간동안 행하여지는 것을 특징으로 하는 반도체기판의 제조방법.
  5. 제2항에 있어서, 상기 제1열처리공정은, 상기 산소석출핵이 상기 이후의 열처리공정에서 축소될 수 있는 정도의 고농도로 석출되는데 충분한 시간 이상의 시간동안 행하여지는 것을 특징으로 하는 반도체기판의 제조방법.
  6. 제3항에 있어서, 상기 제1열처리공정은, 상기 산소석출핵이 상기 이후의 열처리공정에서 축소될 수 있는 정도의 고농도로 석출되는데 충분한 시간 이상의 시간동안 행하여지는 것을 특징으로 하는 반도체기판의 제조방법.
  7. 제1항에 있어서, 상기 이후의 열처리로서, 상기 제1열처리공정에서의 가열처리의 온도조건보다도 고온이고, 또한 상기 산소석출핵이 축소되는데 필요한 충분한 낮은 범위내의 온도에서 가열처리를 행하는 제2열처리공정을 더 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  8. 제2항에 있어서, 상기 이후의 열처리로서, 상기 제1열처리공정에서의 가열처리의 온도조건보다도 고온이고, 또한 상기 산소석출핵이 축소되는데 필요하면서 충분한 낮은 범위내의 온도에서 가열처리를 행하는 제2열처리공정을 더 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  9. 제3항에 있어서, 상기 이후의 열처리로서, 상기 제1열처리공정에서의 가열처리의 온도조건보다도 고온이고, 또한 상기 산소석출핵이 축소되는데 필요하면서 충분한 낮은 범위내의 온도에서 가열처리를 행하는 제2열처리공정을 더 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  10. 제4항에 있어서, 상기 이후의 열처리로서, 상기 제1열처리공정에서의 가열처리의 온도조건보다도 고온이고, 또한 상기 산소석출핵이 축소되는데 필요하면서 충분한 낮은 범위내의 온도에서 가열처리를 행하는 제2열처리공정을 더 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  11. 제5항에 있어서, 상기 이후의 열처리로서, 상기 제1열처리공정에서의 가열처리의 온도조건보다도 고온이고, 또한 상기 산소석출핵이 축소되는데 필요하면서 충분한 낮은 범위내의 온도에서 가열처리를 행하는 제2열처리공정을 더 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  12. 제6항에 있어서, 상기 이후의 열처리로서, 상기 제1열처리공정에서의 가열처리의 온도조건보다도 고온이고, 또한 상기 산소석출핵이 축소되는데 필요하면서 충분한 낮은 범위내의 온도에서 가열처리를 행하는 제2열처리공정을 더 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  13. 제7항에 있어서, 상기 제2열처리공정은, 상기 산소석출핵이 축소되는데 필요하면서 충분한 시간 이상의 시간동안 행하여지는 것을 특징으로 하는 반도체기판의 제조방법.
  14. 제8항에 있어서, 상기 제2열처리공정은, 상기 산소석출핵이 축소되는데 필요하면서 충분한 시간 이상의 시간동안 행하여지는 것을 특징으로 하는 반도체기판의 제조방법.
  15. 제9항에 있어서, 상기 제2열처리공정은, 상기 산소석출핵이 축소되는데 필요하면서 충분한 시간 이상의 시간동안 행하여지는 것을 특징으로 하는 반도체기판의 제조방법.
  16. 제10항에 있어서, 상기 제2열처리공정은, 상기 산소석출핵이 축소되는데 필요하면서 충분한 시간 이상의 시간동안 행하여지는 것을 특징으로 하는 반도체기판의 제조방법.
  17. 제11항에 있어서, 상기 제2열처리공정은, 상기 산소석출핵이 축소되는데 필요하면서 충분한 시간 이상의 시간동안 행하여지는 것을 특징으로 하는 반도체기판의 제조방법.
  18. 제12항에 있어서, 상기 제2열처리공정은, 상기 산소석출핵이 축소되는데 필요하면서 충분한 시간 이상의 시간동안 행하여지는 것을 특징으로 하는 반도체기판의 제조방법.
  19. 제1항에 있어서, 상기 제1열처리공정이후에, 상기 실리콘단결정으로 이루어진 기판의 상기 보론을 함유하는 영역이 존재하는 측의 면 위에, 상기 고농도보다도 낮은 농도로 보론을 함유하는 다른 단결정실리콘층을 형성하는 단결정실리콘층 형성공정을 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  20. 제19항에 있어서, 상기 다른 단결정실리콘층의 형성은, 에피택셜성장법에 의한 형성인 것을 특징으로 하는 반도체기판의 제조방법.
  21. 제19항 또는 제20항의 어느 한 항에 있어서, 상기 제1열처리공정후, 상기 다른 단결정실리콘층 형성공정전에, 상기 이후의 열처리로서, 상기 제1열처리공정에서의 가열처리의 온도조건보다도 고온이고, 또한 상기 산소석출핵이 축소되는데 필요하면서 충분한 낮은 범위내의 온도에서 가열처리를 행하는 제2열처리공정을 더 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  22. 제21항에 있어서, 상기 제2열처리공정은, 상기 산소석출핵이 축소되는데 필요하면서 충분한 시간 이상의 시간동안 행하여지는 것을 특징으로 하는 반도체기판의 제조방법.
  23. 제1항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  24. 제2항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  25. 제3항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  26. 제4항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  27. 제5항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  28. 제6항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  29. 제7항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  30. 제8항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  31. 제9항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  32. 제10항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  33. 제11항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  34. 제12항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  35. 제13항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  36. 제14항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  37. 제15항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  38. 제16항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  39. 제17항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  40. 제18항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  41. 제19항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  42. 제20항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  43. 제21항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  44. 제22항에 있어서, 상기 소정영역은, 상기 반도체기판의 소자형성영역인 것을 특징으로 하는 반도체기판의 제조방법.
  45. 소정영역내에 석출하는 산소석출핵이 이후의 열처리공정에서 축소될 수 있는 정도의 고농도로 보론을 함유하는 영역을 갖춘 실리콘단결정에, 상기 산소석출핵이 상기 이후의 열처리공정에서 축소될 수 있는 정도의 고농도로 석출되는 온도범위에서 가열처리를 행하는 제1열처리공정과, 상기 이후의 열처리로서, 상기 제1열처리공정에서의 가열처리의 온도조건보다 고온이고, 또한 상기 산소석출핵이 축소되는데 필요하면서 충분한 낮은 범위내의 온도에서 가열처리를 행하는 제2열처리공정 및, 상기 제1 및 제2열처리공정후에, 상기 실리콘단결정내에 석출한 산소석출핵중 산소석출물로 성장한 것의 밀도를 측정하는 산소석출물밀도 측정공정을 구비한 것을 특징으로 하는 반도체기판의 검사방법.
  46. 제45항에 있어서, 상기 제1및 제2열처리공정과 완성후의 반도체기판을 이용한 반도체장치 제조공정중에서의 모든 열처리공정에 의한 산소학산깊이가, 필요로되는 무결함층 깊이를 확보할 수 있는 것으로 되도록, 상기 제2열처리공정의 시간을 설정하는 것을 특징으로 하는 반도체기판의 검사방법.
  47. 보론농도가 1018atoms/㎤ 이상인 영역을 포함하고 있는 실리콘단결정에, 450
    ~750˚C의 온도영역에서 열처리를 행하는 제1열처리공정을 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  48. 보론농도가 1018atoms/㎤ 이상인 영역을 포함하고 있는 제1실리콘단결정층 위에 제2실리콘단결정층을 형성하는 실리콘단결정층 형성공정과, 상기 제1 및 제2실리콘단결정층으로 이루어진 실리콘단결정에, 450~750˚C의 온도영역에서의 열처리를 행하는 제1열처리공정을 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  49. 제48항에 있어서, 상기 제1실리콘단결정층은 CZ(Czochralski)법에 의해 형성된 단결정실리콘으로부터 베어 낸 기판이고, 상기 실리콘단결정층 형성공정은 에피택셜성장법에 의한 형성공정인 것을 특징으로 하는 반도체기판의 제조방법.
  50. 제47항에 있어서, 상기 제1열처리공정후에, 900~1100˚C의 온도영역에서 열처리를 행하는 제2열처리공정을 더 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  51. 제48항에 있어서, 상기 제1열처리공정후에, 900~1100˚C의 온도영역에서 열처리를 행하는 제2열처리공정을 더 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  52. 제49항에 있어서, 상기 제1열처리공정후에, 900~1100˚C의 온도영역에서 열처리를 행하는 제2열처리공정을 더 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  53. 보론농도가 1018atoms/㎤ 이상인 영역을 포함하고 있는 실리콘단결정판에, 450~750˚C 온도영역에서 열처리를 행하는 제1열처리공정과, 상기 실리콘단결정 위에 에피택셜성장법에 의해 실리콘단결정층을 형성하는 실리콘단결정층 형성공정을 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  54. 보론농도가 1018atoms/㎤ 이상인 영역을 포함하고 있는 실리콘단결정판에, 450~750˚C의 온도영역에서 열처리를 행하는 제1열처리공정과, 상기 실리콘단결정판에 900~1100˚C의 온도영역에서 열처리를 행하는 제2열처리공정 및, 상기 실리콘단 결정 위에 에피택셜성장법에 의해 실리콘단결정층을 형성하는 실리콘단결정층형성공정을 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  55. 보론농도가 1018atoms/㎤ 이상인 영역을 포함하고 있는 실리콘단결정판에, 에피택셜성장법에 의해 실리콘단결정층을 형성하는 실리콘단결정층 형성공정과, 상기 실리콘단결정판 및 상기 실리콘단결정층에, 450~750˚C의 온도영역에서 열처리를 행하는 제1열처리공정을 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  56. 보론농도가 1018atoms/㎤ 이상인 영역을 포함하고 있는 실리콘단결정판에, 에피택셜성장법에 의해 실리콘단결정층을 형성하는 실리콘단결정층 형성공정과, 상기 실리콘단결정판 및 상기 실리콘단결정층에, 450~750˚C의 온도영역에서 열처리를 행하는 제1열처리공정 및, 상기 실리콘단결정판 및 상기 실리콘단결정층에, 900~11 00˚C의 온도영역에서 열처리를 행하는 제2열처리공정을 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  57. 보론농도가 1018atoms/㎤ 이상인 영역을 포함하고 있는 실리콘단결정에, 450 ~750˚C의 온도영역에서 열처리를 행하는 제1열처리공정과, 상기 실리콘단결정에, 900~1100˚C의 온도영역에서 열처리를 행하는 제2열처리공정 및 상기실리콘단결정내의 산소석출밀도를 측정하는 산소석출밀도 측정공정을 구비한 것을 특징으로 하는 반도체기판의 검사방법.
  58. 제57항에 있어서, 상기 제1및 제2열처리공정과 완성후의 반도체기판을 이용한 반도체장치 제조공정중에서의 모든 열처리공정에 의한 산소확산깊이가, 필요로되는 무결함층 깊이를 확보할 수 있는 것으로 되도록, 상기 제2열처리공정의 시간을 설정하는 것을 특징으로 하는 반도체기판의 검사방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970004426A 1996-02-15 1997-02-14 반도체기판의 제조방법 및 반도체기판의 검사방법 KR970063618A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2797096 1996-02-15
JP96-027970 1996-02-15

Publications (1)

Publication Number Publication Date
KR970063618A true KR970063618A (ko) 1997-09-12

Family

ID=12235749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004426A KR970063618A (ko) 1996-02-15 1997-02-14 반도체기판의 제조방법 및 반도체기판의 검사방법

Country Status (3)

Country Link
US (1) US5951755A (ko)
KR (1) KR970063618A (ko)
TW (1) TW331017B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101302588B1 (ko) * 2012-01-03 2013-09-03 주식회사 엘지실트론 웨이퍼의 처리 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
KR100760736B1 (ko) * 2000-01-26 2007-09-21 신에쯔 한도타이 가부시키가이샤 실리콘에피택셜 웨이퍼의 제조방법
EP1983562A2 (en) * 2001-07-10 2008-10-22 Shin-Etsu Handotai Company Limited Silicon wafer manufacturing method
JP4615161B2 (ja) * 2001-08-23 2011-01-19 信越半導体株式会社 エピタキシャルウエーハの製造方法
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
JP2006032799A (ja) * 2004-07-20 2006-02-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびその製造方法
JP2006040972A (ja) * 2004-07-22 2006-02-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびその製造方法
JP2006294691A (ja) * 2005-04-06 2006-10-26 Toshiba Corp 半導体基板及び半導体装置とその製造方法
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
US8173535B2 (en) * 2009-12-21 2012-05-08 Omnivision Technologies, Inc. Wafer structure to reduce dark current
WO2015003022A1 (en) * 2013-07-01 2015-01-08 Solexel, Inc. High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
JP6156188B2 (ja) * 2014-02-26 2017-07-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6610056B2 (ja) * 2015-07-28 2019-11-27 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハの製造方法
JP6704781B2 (ja) * 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
US10410880B2 (en) * 2017-05-16 2019-09-10 Atomera Incorporated Semiconductor device including a superlattice as a gettering layer
DE102017213587A1 (de) 2017-08-04 2019-02-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2650704B1 (fr) * 1989-08-01 1994-05-06 Thomson Csf Procede de fabrication par epitaxie de couches monocristallines de materiaux a parametres de mailles differents
JPH0897159A (ja) * 1994-09-29 1996-04-12 Handotai Process Kenkyusho:Kk エピタキシャル成長方法および成長装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101302588B1 (ko) * 2012-01-03 2013-09-03 주식회사 엘지실트론 웨이퍼의 처리 방법

Also Published As

Publication number Publication date
US5951755A (en) 1999-09-14
TW331017B (en) 1998-05-01

Similar Documents

Publication Publication Date Title
KR970063618A (ko) 반도체기판의 제조방법 및 반도체기판의 검사방법
US5611855A (en) Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US4220483A (en) Method of increasing the gettering effect in the bulk of semiconductor bodies utilizing a preliminary thermal annealing step
JPH05102162A (ja) 半導体ウエーハの製造方法
SG191564A1 (en) Method for producing an epitaxially coated semiconductor wafer
JPS6353915A (ja) Ｓｏｉ装置の製造方法
JPS62105998A (ja) シリコン基板の製法
JPH04285100A (ja) シリコンウェーハの品質検査方法
US4401506A (en) Process for producing semiconductor device
JPH05308076A (ja) シリコンウエーハの酸素析出方法
JPH07249666A (ja) シリコンウェーハの鉄濃度測定方法
Fuller et al. Investigation of quenched-in defects in Ge and Si by means of 64Cu
JPH06252154A (ja) シリコンウェーハ
Yeh Thermal oxidation of silicon
Shimura Intrinsic/internal gettering
JPH05275436A (ja) シリコンウエーハの熱処理方法
Mehrer Diffusion and Point Defects in Elemental Semiconductors
JPH09199559A (ja) 半導体単結晶膜の結晶欠陥評価方法
JPH11297704A (ja) 酸素析出物密度の評価方法
Kolbesen et al. Impact of defects on the technology of highly integrated circuits
JPH01290229A (ja) 半導体ウエハ
JPH04330760A (ja) エピタキシャル成長層の膜厚測定方法
JP2003257983A (ja) シリコンウェーハ中のｂｍｄサイズの評価方法
JPS60198735A (ja) 半導体装置の製造方法
JPS631037A (ja) エピタキシヤルウエハ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20000803

Effective date: 20010928