KR970062914A - 어드레스 리맵핑에 의한 고밀도 simm 또는 dimm - Google Patents

어드레스 리맵핑에 의한 고밀도 simm 또는 dimm Download PDF

Info

Publication number
KR970062914A
KR970062914A KR1019960052611A KR19960052611A KR970062914A KR 970062914 A KR970062914 A KR 970062914A KR 1019960052611 A KR1019960052611 A KR 1019960052611A KR 19960052611 A KR19960052611 A KR 19960052611A KR 970062914 A KR970062914 A KR 970062914A
Authority
KR
South Korea
Prior art keywords
ras
signal
memory
active
address
Prior art date
Application number
KR1019960052611A
Other languages
English (en)
Other versions
KR100245062B1 (ko
Inventor
티모씨 제이 델
마크 윌리엄 켈로그
브루스 제라드 하젤젯
Original Assignee
제프리 엘. 포맨
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제프리 엘. 포맨, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 제프리 엘. 포맨
Publication of KR970062914A publication Critical patent/KR970062914A/ko
Application granted granted Critical
Publication of KR100245062B1 publication Critical patent/KR100245062B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

시스템으로부터 어드레스가능한 DRAM 용 신호 구성은 단일 RAS에 의해 활성화되는 Y/X 행/열 어드레스를 갖는 DRAM의 단일 뱅크를 활성화시키는 신호로부터, 2개의 RAS 신호에 의해 활성화되는 Y-1/X 행/열 어드레스를 갖는 DRAM의 2개의 뱅크에 2개의 RAS 신호를 제공하는 신호 구성으로 변경된다. 이것은 상위 어드레스 비트가 소정 값일 때이고, 이 때에만 시스템으로부터의 상위 어드레스 비트를 시스템 RAS에 의해 활성화된 RAS 신호로 변환시킴으로써 이루어진다.

Description

어드레스 리맵핑에 의한 고밀도 SIMM 또는 DIMM
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 버스 및 애드-온(add-on) 메모리 카드와의 퍼스널 컴퓨터의 상호 접속을 도시한 상위 도면.
제2도는 12/11 어드레스 구성을 갖는 64 메가바이트 저장을 달성하기 위해 8Mx8 칩을 이용하는 DIMM(듀얼 인라인 메모리 모듈)의 구성의 다소 개략적인 블럭도.
제3도는 64 메가바이트 저장 용량을 달설하기 위해 11/11의 어드레스 구성을 이용하는 DIMM 상의 32 4Mx4의 사용을 도시한 다소 개략적인 블럭도.

Claims (9)

  1. Y 행 어드레스 비트들 및 단일 시스템 RAS 신호를 출력하는 메모리 컨트롤러로부터의 신호로 컴퓨터 시스템내의 메모리의 동작을 제어하는 방법에서 상기 메모리는 Y-1 비트 행 어드레스를 갖는 DRAM 칩으로 구성되며 각각 제1 및 제2 RAS 신호에 의해 활성화되는 제1 및 제2부분으로 나누어지고, 상기 방법은 상기 어드레스 신호의 상위 어드레스 비트가 제1값일 때에만, 액티브(active) 메모리 RAS 신호로서 판독 또는 기입 동작중에 상기 메모리에 상기 시스템 RAS 신호를 제공하는 단계; 상기 상위 비트가 제2값일 때에만, 판독 또는 기입 동작중에 액티브로 되는 제2 메모리 RAD 신호로서 상기 Y 어드레스의 상위 비트를 제공하는 단계; 및 리후레시 동작중에 메모리에 상기 제1 및 제2 메모리 RAS 신호 모두를 제공하는 단계를 포함하는 메모리 동작 제어 방법.
  2. 제1항에 있어서, 상기 리후레시 동작은 CAS 비포 RAS 리후레시(CAS before RAS refresh)로서 수행되는 메모리 동작 제어 방법.
  3. 제1항에 있어서, 상기 상위 비트 값은 어드레스 래치내에 저장되는 메모리 동작 제어 방법.
  4. 제2항에 있어서, 상기 CAS 신호는 CAS 비포 RAS 래치에 저장되는 메모리 동작 제어 방법.
  5. 컴퓨터 시스템에 있어서, Y 행 어드레스 비트들 및 단일 시스템 RAS 신호를 출력하는 메모리 컨트롤러; Y 비트 행 어드레스를 갖는 DRAM 칩을 구비하는 메모리; 및 상기 메모리 컨트롤러로부터 마스터 RAS 신호 및 상위 어드레스 비트를 수신하고, 상기 상위 비트가 판독/기입 동작중에 제1값을 가질 때에만, 액티브로 되는 상기 마스터 RAS 신호에 응답하여 제1 메모리 액티브 RAS 신호를 발생시키며, 상기 마스터 RAS가 액티브일 때 그리고 상기 상위 비트가 판독/기입 동작중에 제2값일 때에만, 제2 메모리 액티브 RAS 신호를 발생시키는 논리 회로를 포함하고, 상기 논리 회로는 상기 마스터 RAS가 액티브일 때 리후레시 싸이클 중에 액티브인 메모리 RAS A 및 RAS B 신호 모두를 발생시키는 회로를 가지는 컴퓨터 시스템.
  6. 제5항에 있어서, 상기 논리 회로는 집적 회로 칩 상에 배치되는 컴퓨터 시스템.
  7. 제6항에 있어서, 상기 논리 회로는 상기 상위 비트를 저장하기 위한 어드레스 래치를 포함하는 컴퓨터 시스템.
  8. 제6항에 있어서, 상기 논리 회로는 CAS 신호를 저장하기 위한 CAS 비포 RAS 래치를 포함하는 컴퓨터 시스템.
  9. 제8항에 있어서, 상기 논리 회로는 CAS 비포 RAS 리후레시를 수행하도록 구성되는 컴퓨터 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960052611A 1996-02-09 1996-11-07 Ras 어드레스 리맵핑에 의한 고밀도 simm 또는 dimm KR100245062B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/598,857 1996-02-09
US08/598,857 US5926827A (en) 1996-02-09 1996-02-09 High density SIMM or DIMM with RAS address re-mapping
US8/598,857 1996-02-09

Publications (2)

Publication Number Publication Date
KR970062914A true KR970062914A (ko) 1997-09-12
KR100245062B1 KR100245062B1 (ko) 2000-02-15

Family

ID=24397207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052611A KR100245062B1 (ko) 1996-02-09 1996-11-07 Ras 어드레스 리맵핑에 의한 고밀도 simm 또는 dimm

Country Status (4)

Country Link
US (1) US5926827A (ko)
EP (1) EP0789364A3 (ko)
JP (1) JPH09231127A (ko)
KR (1) KR100245062B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218733B1 (ko) * 1996-04-04 1999-09-01 김영환 싱크로노스 디램의 카스신호 발생기
US5802395A (en) * 1996-07-08 1998-09-01 International Business Machines Corporation High density memory modules with improved data bus performance
JP4712214B2 (ja) * 2001-04-09 2011-06-29 富士通セミコンダクター株式会社 半導体メモリの動作制御方法および半導体メモリ
US8250295B2 (en) * 2004-01-05 2012-08-21 Smart Modular Technologies, Inc. Multi-rank memory module that emulates a memory module having a different number of ranks
US7532537B2 (en) * 2004-03-05 2009-05-12 Netlist, Inc. Memory module with a circuit providing load isolation and memory domain translation
US7916574B1 (en) 2004-03-05 2011-03-29 Netlist, Inc. Circuit providing load isolation and memory domain translation for memory module
US7289386B2 (en) 2004-03-05 2007-10-30 Netlist, Inc. Memory module decoder
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
KR101429869B1 (ko) * 2006-02-09 2014-08-12 구글 인코포레이티드 메모리 회로 시스템 및 방법
US8154901B1 (en) 2008-04-14 2012-04-10 Netlist, Inc. Circuit providing load isolation and noise reduction
US8417870B2 (en) * 2009-07-16 2013-04-09 Netlist, Inc. System and method of increasing addressable memory space on a memory board
US8516185B2 (en) 2009-07-16 2013-08-20 Netlist, Inc. System and method utilizing distributed byte-wise buffers on a memory module
KR100940868B1 (ko) * 2009-05-25 2010-02-09 이성재 디램으로 에스램 출력특성을 구현하는 장치 및 방법
US9128632B2 (en) 2009-07-16 2015-09-08 Netlist, Inc. Memory module with distributed data buffers and method of operation
CN105706064B (zh) 2013-07-27 2019-08-27 奈特力斯股份有限公司 具有本地分别同步的内存模块
KR20180058478A (ko) * 2016-11-24 2018-06-01 에스케이하이닉스 주식회사 반도체 장치, 이를 포함하는 반도체 시스템 및 반도체 장치의 리드 및 라이트 동작 방법
WO2020219293A1 (en) 2019-04-26 2020-10-29 Rambus Inc. Memory controller partitioning for hybrid memory system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5161218A (en) * 1989-11-13 1992-11-03 Chips And Technologies, Inc. Memory controller for using reserved DRAM addresses for EMS
JP2982928B2 (ja) * 1992-04-01 1999-11-29 三菱電機株式会社 半導体記憶装置
US5371866A (en) * 1992-06-01 1994-12-06 Staktek Corporation Simulcast standard multichip memory addressing system
US5475829A (en) * 1993-03-22 1995-12-12 Compaq Computer Corp. Computer system which overrides write protection status during execution in system management mode
US5613094A (en) * 1994-10-17 1997-03-18 Smart Modular Technologies Method and apparatus for enabling an assembly of non-standard memory components to emulate a standard memory module
US5465237A (en) * 1994-12-01 1995-11-07 Advanced Peripherals Labs, Inc. RAS encoded generator for a memory bank
US5600604A (en) * 1995-05-01 1997-02-04 Advanced Peripherals Labs, Inc. System for allowing a simm module with asymmetric addressing to be utilized in a computer system

Also Published As

Publication number Publication date
JPH09231127A (ja) 1997-09-05
KR100245062B1 (ko) 2000-02-15
EP0789364A2 (en) 1997-08-13
EP0789364A3 (en) 1999-06-16
US5926827A (en) 1999-07-20

Similar Documents

Publication Publication Date Title
KR970062914A (ko) 어드레스 리맵핑에 의한 고밀도 simm 또는 dimm
US5414670A (en) Low power memory array using selective device activation
CA2011518A1 (en) Distributed cache dram chip and control method
US6046953A (en) Decoded autorefresh mode in a DRAM
ATE283515T1 (de) Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung
US5251178A (en) Low-power integrated circuit memory
US20030217223A1 (en) Combined command set
KR950006608A (ko) 고속순차 액세스용 행어드레스 버퍼 유니트에 독자적인 캐쉬 메모리로서 역할하는 감지 증폭기를 가진 동적 랜덤 액세스 메모리 장치
US5907518A (en) Memory device with regulated power supply control
KR950006864A (ko) 다이나믹 ram
KR960006017A (ko) 반도체 기억장치
CA2044121A1 (en) Method and means of shortening memory fetch time
US20020001894A1 (en) Semiconductor memory device for reducing power consumption during refresh
US6470417B1 (en) Emulation of next generation DRAM technology
US5613094A (en) Method and apparatus for enabling an assembly of non-standard memory components to emulate a standard memory module
KR100552886B1 (ko) 고속 인터리빙 성능을 가진 집적 ｄｒａｍ
JPWO2002080180A1 (ja) Ｄｒａｍ及びアクセス方法
JP2003187578A (ja) 半導体記憶装置およびリフレッシュ制御方法
US5305274A (en) Method and apparatus for refreshing a dynamic random access memory
US6373769B1 (en) Decoded autofresh mode in a DRAM
MY103962A (en) Multiport memory
US20020024834A1 (en) Memory module having programmable logic device and sTSOP
JP4060527B2 (ja) クロック同期型ダイナミックメモリ
JPS63155495A (ja) 擬似スタテイツクメモリ装置
KR100237986B1 (ko) Ras 신호를 어드레스선으로 사용하는 메모리 카드에 의해 수신된 신호를 수정하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee