KR970060714A - 디지탈 브이에스비(vsb) 복조장치 - Google Patents

Abstract

본 발명은 반심볼 주기로 VSB복조할 수 있도록 한 디지탈 VSB복조장치에 관한 것으로, 종래의 VSB복조장치는 반송파 복구시 아날로그 영역에서의 신호처리가 많아지므로 아날로그 소자의 특성열화에 의한 신호특성열화가 발생하고 미세조정등이 필요하며, I신호만을 심볼주기로 A/D변환을 하여 타이밍 복구나 등화하므로 타이밍 오류가 엘리어싱(Aliasing)에 의하여 신호특성에 영향을 주게 되는 단점이 있었던 점을 감안하여 입력되는 IF신호 보다 낮은 주파수의 IF신호로 출력하는 저주파 IF신호 출력부와, 상기 저주파 IF신호 출력부의 출력을 LPF하는 LPF와, 상기 LPF의 출력을 2배의 주파수로 A/D샘플링하는 A/D변환기와, 상기 A/D 변환기의 출력에 각각 cos(πn/4)과 sin(πn/4)를 곱한 후, 로우패스필터링하여 I, Q신호를 얻는 I/Q출력부와, 상기 I/Q출력부의 I 및 Q신호를 이용하여 반송파를 복구하는 반송파 복구부와, 상기 I/Q출력부의 I신호를 이용하여 타이밍을 복구 및 등화하는 타이밍 복구부 및 등화부로 디지탈 VSB복조장치를 구성함으로써 반송파 복구를 디지탈 영역에서 행하고, 반심볼 주기로 VSB복조함으로써 아날로그 처리 방식에 비해 소자의 특성에 의한 영향이 적고, 신호처리에 융통성이 생기며, 향후 ASIC화에 용히하게 되며, 타이밍 오류에 의한 신호특성열화를 방지할 수 있도록 한 것이다.

Description

디지탈 브이에스비(VSB) 복조장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제4도는 본 발명에 따른 디지탈 VSB 복조장치의 구성도.

제5도는 (가)-(다)는 제4도의 I/Q 출력부의 구성도.

제6도는 제4도의 반송파 복구부의 구성도.

Claims (8)

1. 입력되는 IF신호를 외부로 부터 입력되는 주파수와 곱하여 상기 입력되는 IF신호 보다 낮은 주파수의 IF신호로 출력하는 저주파 IF신호 출력부와, 상기 저주파 IF신호 출력부의 출력을 로우패스필터링하는 LPF와, 상기 LPF의 출력을 2배의 주파수로 A/D샘플링하는 A/D변환기와, 상기 A/D 변환기의 출력에 각각 cos(n/4)과 sin(n/4)를 곱한 후, 로우패스 필터링하여 I, Q 신호를 얻는 상기 I/Q출력부와, 상기 I/Q출력부의 I 및 Q신호를 이용하여 반송파를 복구하는 반송파 복구부와, 상기 I/Q출력부의 I신호를 이용하여 타이밍을 복구하는 타이밍 복구부와, 상기 I/Q출력부의 I신호를 이용하여 전송채널상의 신호열화를 보상하는 등화부로 구성됨을 특징으로 하는 디지탈 VSB복조장치.
2. 제1항에 있어서, 상기 I/Q출력부는 상기 A/D변환기의 출력을 짝수와 홀수로 나누는 디멀티플렉서와, 상기 디멀티플렉서의 출력의 부호를 제어하는 짝수 및 홀수 부로 제어부와, 상기 짝수부호 제어부의 출력으로 부터 짝수번째 I,Q 신호를 얻는 짝수 I/Q신호 출력부와 상기 홀수 부호 제어부의 출력으로 부터 홀수번째 I, Q신호를 얻는 홀수 I/Q신호 출력부와, 상기 짝수 및 홀수 I/Q신호 출력부의 출력을 각각 I신호와 Q신호를 재정렬하여 출력하는 정렬부로 구성됨을 특징으로 하는 디지탈 VSB복조장치.
3. 제2항에 있어서, 상기 짝수 I/Q신호 출력부는 상기 짝수 부호 제어부의 출력을 딜레이하는 복수개의 딜레이와, 상기 각 딜레이의 입출력중 1개를 선택하여 각각 cos 및 sin에 대한 짝수번째 입력을 선택하는 복수개의 멀티플렉서와, 상기 멀티플렉서의 출력에 필터 계수를 곱하는 복수개의 계수 곱셈기와, 상기 각 계수 곱셈기의 출력을 가산하는 가산기와, 가산기의 출력을 교번적으로 부호반전하여 상기 정렬부로 출력하는 부호제어부로 구성됨을 특징으로 하는 디지탈 VSB복조장치.
4. 제2항에 있어서, 상기 홀수 I/Q신호 출력부는 상기 홀수 부호 제어부의 출력을 딜레이하는 복수개의 딜레이와, 상기 각 딜레이의 입출력 신호에 계수를 곱하는 복수개의 계수 곱셈기와, 상기 각 계수 곱셈기의 출력중 cos 및 sin에 대한 홀수번째 입력중 cos와 sin의 부호가 다른 출력만을 가산하는 제1 가산기와, 상기 각 계수곱셈기의 출력중 cos 및 sin에 대한 홀수번째 입력중 cos 와 sin의 부호가 다른 출력만을 가산하는 제2 가산기와, 상기 제2 가산기의출력을 교대로 부호반전하여 상기 제1 가산기의 출력과 가산하여 상기 정렬부로 출력하는 부호제어 및 가산기로 구성됨을 특징으로 하는 디지탈 VSB복조장치.
5. 제1항에 있어서, 상기 반송파 복구부는 상기 I/Q출력부로 부터 입력되는 I 및 Q신호를 로우패스필터링하는 제1, 제2LPF와 상기 제1 LPF의 출력중의 부호를 추출하는 부호 추출부와, 상기 부호 추출부의 출력을 딜레이하는 딜레이와, 상기 제2 LPF와 상기 딜레이의 출력을 곱하여 부호반전하는 곱셈기와, 상기 곱셈기의 출력을 로우패스필터링하는 제3 LPF로 구성됨을 특징으로 하는 디지탈 VSB복조장치.
6. 제1항에 있어서, 상기 타이밍 복구부는 상기 I/Q출력부의 I신호를 입력받아 상기 A/D변환기의 A/D샘플링 주파수에 의해 심볼당 2번 샘플링하는 것을 1번 샘플링하도록 데시메이션 하는 데시메이터와, 상기 데시메이터의 출력을 새그먼트 싱크를 이용하여 타이밍 복구를 행하는 제1타이밍 복구부와, 상기 I/Q출력부롤 부터 입력되는 I신호로 부터 입력되는 I신호로 부터 가드너방식으로 타이밍 복구하는 제2타이밍 복구부와, 상기 제1 및 제2 타이밍 복구부의 출력은 채널상태에 따른 가중치 제어신호에 따라 상기 제1 및 제2 타이밍 복구부의 출력을 적응적으로 혼합하여 출력하는 가중치 평균부로 구성됨을 특징으로 하는 디지탈 VSB복조장치.
7. 제1항에 있어서, 상기 등화부는 상기 I/Q출력부의 I신호를 필터링하는 포워드 필터와, 상기 포워드 필터의 출력을 십볼당 1개만 샘플링하도록 데시메이션하는 데시메이터를 구비함을 특징으로 하는 디지탈 VSB복조장치.
8. 제 7항에 있어서, 상기 포워드 필터 및 데이메이터는 상기 I/Q출력부로 부터 입력되는 I신호를 홀수와 짝수로 분리하는 디멀티플렉서와, 상기 디멀티플렉서의 짝수 출력을 필터링하는 제1 필터와, 심볼주기의 등화인지 반심볼주기의 등화인지를 제어하는 등화제어신호에 따라 상기 제1 필터의 출력과 상기 디멀티플렉서의 홀수 출력중 하나를 선택하는 멀티플렉서와, 상기 멀티플렉서의 출력을 필터링하는 제2 필터와, 반심볼 주기의 등화시 상기 제1 및 제2 필터의 출력을 가산하여 출력하는 가산기로 구성됨을 특징으로 하는 디지탈 VSB복조장치.