KR970052265A - 반도체장치의 전하저장전극 형성 방법 - Google Patents

반도체장치의 전하저장전극 형성 방법 Download PDF

Info

Publication number
KR970052265A
KR970052265A KR1019950050931A KR19950050931A KR970052265A KR 970052265 A KR970052265 A KR 970052265A KR 1019950050931 A KR1019950050931 A KR 1019950050931A KR 19950050931 A KR19950050931 A KR 19950050931A KR 970052265 A KR970052265 A KR 970052265A
Authority
KR
South Korea
Prior art keywords
charge storage
storage electrode
mask
photoresist pattern
contact
Prior art date
Application number
KR1019950050931A
Other languages
English (en)
Other versions
KR100204021B1 (ko
Inventor
정우영
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950050931A priority Critical patent/KR100204021B1/ko
Publication of KR970052265A publication Critical patent/KR970052265A/ko
Application granted granted Critical
Publication of KR100204021B1 publication Critical patent/KR100204021B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 층가절연막 상에 하프톤 위상반전마스크를 사용한 포토 마스크 공정으로 전하저장전극 콘택 부위가 오픈 되며 콘택 부위의 주변지역이 소실된 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각장벽으로 상기 층간절연막을 식각하여 콘택 부위의 반도체 기판을 노출시키고 콘택주변 부위를 부분 식각하는 단계; 상기 감광막 패턴을 제거하는 단계; 및 전체구조 상부에 전하저장전극용 전도막을 증착하고 상기 층간절연막의 부분 식각된 부위를 덮는 전하저장전극 마스크를 사용하여 상기 전도막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 전하저장전극 형성 방법에 관한 것으로, 전하저장전극에 의한 단차를 최소화시킴으로 후속 공정인 금속 콘택 마스크를 형성 및 금속 마스크 공정의 공정 여유도를 감소시켜 후속 공정을 용이하게 하고, 공정이 단순화된다. 결국, 단차 해소, 공정의 간소화, 캐패시턴스 확보를 용이하게 하여 고집적 반도체 메모리 소자의 수율 및 신뢰도를 향상시킨다.

Description

반도체장치의 전하저장전극 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 일실시예에 따른 전하저장전극 형성 공정도.

Claims (2)

  1. 반도체 소자의 전하저장전극 형성 방법에 있어서, 층간절연막 상에 하프톤 위상반전마스크를 사용한 포토 마스크 공정으로 전하저장전극 콘택 부위가 오픈 되며 콘택 부위의 주변지역이 소실된 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각장벽으로 상기 층간절연막을 식각하여 콘택 부위의 반도체 기판을 노출시키고 콘택주변 부위를 부분 식각하는 단계; 상기 감광막 패턴을 제거하는 단계; 및 전체 구조 상부 표면을 따라 소정두께의 전하저장전극용 전도막을 증착하고 상기 층간절연막의 부분 식각된 부위를 덮는 전하저장전극 마스크를 사용하여 상기 전도막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 전하저장전극 형성 방법.
  2. 제1항에 있어서, 상기 하프톤위상반전마스크를 사용한 포토 마스크 공정시, 사이드 로브를 의도적으로 발생시키기 위해 적정 노광량을 초과한 노광에너지를 사용하여 노광 공정을 실시하는 것을 특징으로 하는 전하저장전극 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050931A 1995-12-16 1995-12-16 반도체 장치의 전하저장전극 형성 방법 KR100204021B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050931A KR100204021B1 (ko) 1995-12-16 1995-12-16 반도체 장치의 전하저장전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050931A KR100204021B1 (ko) 1995-12-16 1995-12-16 반도체 장치의 전하저장전극 형성 방법

Publications (2)

Publication Number Publication Date
KR970052265A true KR970052265A (ko) 1997-07-29
KR100204021B1 KR100204021B1 (ko) 1999-06-15

Family

ID=19440745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050931A KR100204021B1 (ko) 1995-12-16 1995-12-16 반도체 장치의 전하저장전극 형성 방법

Country Status (1)

Country Link
KR (1) KR100204021B1 (ko)

Also Published As

Publication number Publication date
KR100204021B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR930015010A (ko) 반도체 기억장치의 전하저장전극 제조방법
KR890017734A (ko) 금속판 캐패시터 및 이의 제조방법
KR970052265A (ko) 반도체장치의 전하저장전극 형성 방법
JP4376500B2 (ja) レジスト埋め込み方法および半導体装置の製造方法
KR950025980A (ko) 반도체 기억소자 제조 방법
KR950004524A (ko) 캐패시터의 전하저장전극 형성방법
KR100190302B1 (ko) 측벽에 주름을 갖는 이중 실린더 구조의 전하저장전극 형성방법
KR950025870A (ko) 반도체 소자의 금속배선 형성방법
KR0138008B1 (ko) 금속배선층 형성방법
KR950007168A (ko) 반도체 장치의 캐패시터 전극 제조 방법
KR970054008A (ko) 반도체 장치의 커패시터 제조방법
KR930015004A (ko) Dram셀의 전하저장전극 형성방법
KR970077457A (ko) 반도체소자 제조방법
KR970054158A (ko) 반도체 소자의 캐패시터 형성방법
KR950012726A (ko) 캐패시터의 전하저장전극 형성방법
KR970003959A (ko) 캐패시터의 전하저장전극 형성방법
KR940016766A (ko) 반도체 소자의 캐패시터 제조방법
KR19990042196A (ko) 캐패시터 형성 방법
KR950021553A (ko) 반도체소자의 저장전극 제조방법
KR960043176A (ko) 캐패시터 제조방법
KR970052761A (ko) 반도체소자의 패턴 형성방법
KR960006026A (ko) 반도체 소자의 캐패시터 제조 방법
KR960015702A (ko) 반도체소자 제조방법
KR950025995A (ko) 적층 캐패시터 제조방법
KR970054156A (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060220

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee