KR970050845A - 디지탈 탄럭 루프를 이용한 클럭회복 회로 - Google Patents

디지탈 탄럭 루프를 이용한 클럭회복 회로 Download PDF

Info

Publication number
KR970050845A
KR970050845A KR1019950067432A KR19950067432A KR970050845A KR 970050845 A KR970050845 A KR 970050845A KR 1019950067432 A KR1019950067432 A KR 1019950067432A KR 19950067432 A KR19950067432 A KR 19950067432A KR 970050845 A KR970050845 A KR 970050845A
Authority
KR
South Korea
Prior art keywords
phase
detector
sampler
signal
input
Prior art date
Application number
KR1019950067432A
Other languages
English (en)
Other versions
KR100243507B1 (ko
Inventor
이재천
민병윤
Original Assignee
김덕중
사단법인고등기술연구원 연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 사단법인고등기술연구원 연구조합 filed Critical 김덕중
Priority to KR1019950067432A priority Critical patent/KR100243507B1/ko
Publication of KR970050845A publication Critical patent/KR970050845A/ko
Application granted granted Critical
Publication of KR100243507B1 publication Critical patent/KR100243507B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/008—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires
    • G11B5/00813—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 자기기록, 테입에서 읽어들인 신호를 두개의 디지탈 탄럭 루프를 이용하여 각각에 대해 클럭주파수의 0.5배에 동작하도록 구성하여 연산 부담이 줄어들며 확장된 선형위상 특성으로 인한 넓은 로크 레인지와 입력신호의 파워에 영향을 받지 않게 된다.

Description

디지탈 탄럭 루프를 이용한 클럭회복 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 클럭회복을 나타낸 회로도.
제2도는 본 발명에 의한 클럭회복을 나타낸 회로도.

Claims (3)

  1. 신호를 입력하는 입력 신호부에서 양의 신호를 통과시키는 제1임계값 검출기와, 상기 제1임계값 검출기에서 제1위상검출기의 입력으로 사용되는 제1샘플러와, 상기 제1임계값 검출기에서 위상을 이동시키는 위상변환기와, 상기 위상변환기에서 제1위상검출기의 입력으로 사용되는 제2샘플러와 상기 제1샘플러와 제2샘플러의 신호를 합하는 제1위상 검출기와, 상기 입력신호부에서 음의 신호를 통과시키는 제2임계값 검출기와, 상기 제2임계값 검출기에서 위상을 이동시키는 위상변환기와, 상기 위상변환기에서 제2위상검출기의 입력으로 사용되는 제3샘플러와, 상기 제2임계값 검출기에서 제2위상검출기의 입력으로 사용되는 제4샘플러와, 상기 제3샘플러와 제5샘플러의 신호를 합하는 제2위상 검출기와, 상기 제1위상 검출기와 제2위상 검출기의 신호를 합하는 루프필터와, 상기 루프필터에서 디지탈 클럭이 발생하는 디지탈클럭 발생기와, 상기 디지탈클럭 발생기에서 데이타를 지연시켜 상승엣지신호가 발생되는 딜레이부를 포함하는 것을 특징으로 하는 디지탈 탄럭 루프를 이용한 클럭회복회로.
  2. 제1항에 있어서, 상기 위상변환기의 위상을 90°이동시키는 것을 특징으로 하는 디지탈 탄럭 루프를 이용한 클럭회복회로.
  3. 제1항에 있어서, 상기 딜레이부는 비트 듀레이션(duration)의 1/2배 만큼 지연시키는 것을 특징으로 하는 디지탈 탄럭 루프를 이용한 클럭회복회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950067432A 1995-12-29 1995-12-29 디지탈 탄럭 루프를 이용한 클럭회복 회로 KR100243507B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067432A KR100243507B1 (ko) 1995-12-29 1995-12-29 디지탈 탄럭 루프를 이용한 클럭회복 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067432A KR100243507B1 (ko) 1995-12-29 1995-12-29 디지탈 탄럭 루프를 이용한 클럭회복 회로

Publications (2)

Publication Number Publication Date
KR970050845A true KR970050845A (ko) 1997-07-29
KR100243507B1 KR100243507B1 (ko) 2000-02-01

Family

ID=19447721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067432A KR100243507B1 (ko) 1995-12-29 1995-12-29 디지탈 탄럭 루프를 이용한 클럭회복 회로

Country Status (1)

Country Link
KR (1) KR100243507B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100303921B1 (ko) * 1997-11-21 2001-11-22 박종섭 반도체메모리소자의dll회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100303921B1 (ko) * 1997-11-21 2001-11-22 박종섭 반도체메모리소자의dll회로

Also Published As

Publication number Publication date
KR100243507B1 (ko) 2000-02-01

Similar Documents

Publication Publication Date Title
CA2201695A1 (en) Phase detector for high speed clock recovery from random binary signals
KR930003584A (ko) 초 고주파 클럭 및 데이타 복구 회로를 위한 위상 검파기
KR910009002A (ko) 디지탈 방식의 위상을 동기시키는 방법 및 구조
KR930003595A (ko) 위상 오차 처리기
KR950030476A (ko) 신호처리용 지연회로
US5689530A (en) Data recovery circuit with large retime margin
JP3467975B2 (ja) 位相検出回路
KR880008294A (ko) 자기기록 시스템용 데이타 변조 및 옥조 시스템
KR880008563A (ko) 동기회로
KR920013433A (ko) 문자로 표시되는 인덱스 서어치 시스템
KR950034180A (ko) 광 디스크 장치
KR970050845A (ko) 디지탈 탄럭 루프를 이용한 클럭회복 회로
KR960701539A (ko) 단일 단자 펄스 게이팅 회로(single-ended pulse gating circuit)
KR860002923A (ko) 동기형 영상신호 검파회로
KR910013751A (ko) Nrz/cmi(ii) 부호 변환장치
KR890015244A (ko) 디지탈 클립회로
KR20000044614A (ko) 지연-펄스-지연을 이용한 지연고정루프 클록발생기
ATE344985T1 (de) Linearer phasendetektor mit multiplexierten verriegelungsschaltungen
KR920011082A (ko) Pll의 위상비교기
KR910002155A (ko) 페이징 수신기에서의 비트 동기 회로
JPS5683819A (en) Magnetic recording system
KR960002325A (ko) 위상동기 일치회로
KR950016272A (ko) 클럭동기회로
KR890001310A (ko) Pwm 코딩/디코딩에 의한 디지탈 데이타 전송회로
KR950035177A (ko) 디지탈 통신시스템의 데이타 수신방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021016

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee