KR970049809A - 반도체회로 설계 검증장치 - Google Patents
반도체회로 설계 검증장치 Download PDFInfo
- Publication number
- KR970049809A KR970049809A KR1019960033297A KR19960033297A KR970049809A KR 970049809 A KR970049809 A KR 970049809A KR 1019960033297 A KR1019960033297 A KR 1019960033297A KR 19960033297 A KR19960033297 A KR 19960033297A KR 970049809 A KR970049809 A KR 970049809A
- Authority
- KR
- South Korea
- Prior art keywords
- time constant
- semiconductor circuit
- information
- design
- parasitic
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
반도체 회로 설계 검증 장치에 있어서, 입력된 설계정보로부터 반도체회로를 구성하는 다수의 능동소자를 연결하는 신호선에 기생하는 기생소자를 검색하는 기생소자 검색부, 각 능동소자와 다음단의 능동소자 사이의 시정수를, 기생소자 검색부에 의해서 검색된 기생소자를 포함시켜서 산출하는 시정수 계산부 및 산출된 시정수에 관한 정보를 반도체회로의 설계정보의 적어도 일부와 관련시켜서 출력하는 출력데이타 생성부를 구비하고 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도1은 본 발명의 실시예 1의 반도체회로 설계 검증장치의 구성을 나타내는 블럭도.
도2는 실시예 1의 반도체회로 설계 검증장치의 동작을 나타내는 플로우챠트.
도3은 실시예 1의 출력데이타 생성부의 출력결과의 1예로서 시정수정보의 일람표를 출력한 경우의 표시부에 표시되는 화면을 도시하는 도면.
Claims (10)
- 반도체회로 설계정보를 입력하는 설계정보 입력수단, 상기 설계정보 입력수단에 의해서 입력된 설계정보로부터 상기 반도체회로를 구성하는 다수의 능동소자를 연결하는 신호선에 기생하는 기생소자를 검색하는 기생소자 검색수단, 상기 다수의 능동소자중, 각 능동소자와 다음단의 능동소자 사이의 시정수를, 이들 능동소자를 연결하는 신호선에 기생하고 상기 기생소자 검색수단에 의해서 검색된 기생소자를 포함시켜 산출하는 시정수 산출수단 및 상기 시정수 산출수단에 의해서 산출된 시정수에 관한 정보를 상기반도체회로의 설계정보의 적어도 일부와 관련시켜서 출력하는 시정수정보 출력수단을 포함하는 반도체회로 설계 검증장치.
- 제1항에 있어서, 상기 시정수 산출수단은, 각 능동소자 및 다음단의 능동소자의 저항성분, 용량성분 및 기생소자를 1개의 합성저항과 1개의 합성용량의 조합으로 치환해서 시정수를 산출하는 것을 특징으로 하는 반도체회로 설계 검증장치.
- 제1항에 있어서, 소정의 기준시정수의 값이 저장되어 있는 저장수단 및 상기 시정수 산출수단에 의해서 산출된 시정수와 상기 저장수단에 저장되어 있는 상기 소정의 기준시정수의 값을 비교하는 비교수단을 더 포함하고, 상기 시정수 정보 출력수단은 상기 비교수단에 의한 비교의 결과, 상기 기준시정수보다도 큰 값의 시정수에 관한 정보를 출력하는 반도체회로 설계 검증장치.
- 제1항에 있어서, 상기 설계정보는 능동소자의 동작상태를 나타내는 능동소자 동작상태 정보를 포함하고, 상기 시정수 산출수단이 능동소자 동작상태 정보에 따라서 능동소자의 동작상태에 적합산 계산식을 다수의 계산식 중에서 선택하고, 선택한 계산식에 따라서 시정수의 산출을 실행하는 반도체 회로 설계 검증장치.
- 제1항에 있어서, 상기 시정수 산출수단은 입력된 반도체회로의 설계정보중, 사용자에 의해서 선택된 신호선을 포함하는 경로의 시정수를 산출해서 시정수정보 출력 수단으로 송출하는 반도체 회로 설계 검증장치.
- 제1항에 있어서, 상기 시정수 산출수단은 입력된 반도체회로의 설계정보가 설계변경에 의해 갱신되어 있는 경우에는, 반도체회로의 설계변경된 부분에 대해서 시정수의 산출을 실행하는 반도체 회로 설계 검증장치.
- 제1항에 있어서, 상기 반도체회로에 버스배선을 포함하는 경우, 상기 시정수 산출수단은 반도체 회로를 버스배선까지의 영역과 버스배선 후의 영역으로 분할해서 각각의 영역에서 독립적으로 시정수의 산출을 실행하는 반도체 회로 설계 검증장치.
- 제1항에 있어서, 상기 시정수정보 출력수단은 시정수 산출수단에 의해서 산출된 시정수에 관한 정보를 시정수의 값이 큰 쪽 부터 순서대로 출력하는 반도체 회로 설계 검증장치.
- 제1항에 있어서, 상기 시정수 정보 출력수단은 상기 시정수 산출수단에 의해서 산출된 시정수에 관한 정보를 반도체회로의 논리회로도의 신호선에 대응시켜서 출력하는 반도체 회로 설계 검증장치.
- 제1항에 있어서, 상기 시정수정보 출력수단은 상기 시정수 산출수단에 의해서 산출된 시정수에 관한 정보를 반도체회로의 레이아우트 플롯도의 신호선에 대응시켜서 출력하는 반도체회로 설계 검증장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-323065 | 1995-12-12 | ||
JP32306595A JP3715011B2 (ja) | 1995-12-12 | 1995-12-12 | 半導体回路設計検証装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970049809A true KR970049809A (ko) | 1997-07-29 |
KR100215379B1 KR100215379B1 (ko) | 1999-08-16 |
Family
ID=18150708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960033297A KR100215379B1 (ko) | 1995-12-12 | 1996-08-10 | 반도체회로 설계 검증장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5699264A (ko) |
JP (1) | JP3715011B2 (ko) |
KR (1) | KR100215379B1 (ko) |
CN (1) | CN1093308C (ko) |
TW (1) | TW302438B (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6219630B1 (en) * | 1995-12-07 | 2001-04-17 | Matsushita Electronics Corporation | Apparatus and method for extracting circuit, system and method for generating information for simulation, and netlist |
US6292766B1 (en) * | 1998-12-18 | 2001-09-18 | Vlsi Technology, Inc. | Simulation tool input file generator for interface circuitry |
JP3676130B2 (ja) | 1999-07-26 | 2005-07-27 | 松下電器産業株式会社 | 半導体集積回路の設計方法 |
US6425111B1 (en) * | 1999-12-30 | 2002-07-23 | The Board Of Trustees Of The Leland Stanford Junior University | Saturation region transistor modeling for geometric programming |
US6834381B2 (en) * | 2002-01-10 | 2004-12-21 | Agilent Technolgies, Inc. | Redistribution metal for output driver slew rate control |
US6671862B1 (en) * | 2002-08-07 | 2003-12-30 | Hewlett-Packard Development Company, L.P. | Method and apparatus for simplifying a circuit model |
JP4476831B2 (ja) * | 2004-06-08 | 2010-06-09 | 株式会社リコー | プリント配線板作業関連情報表示システム、プリント配線板作業関連情報表示方法、この表示方法を利用したプリント回路実装品の製造方法、この表示方法を実行させるコンピュータプログラム及びこのコンピュータプログラムを記録可能な記録媒体 |
JP4255079B2 (ja) * | 2004-09-30 | 2009-04-15 | 株式会社リコー | アサーション生成システムと回路検証システムおよびプログラムならびにアサーション生成方法 |
JP6174898B2 (ja) * | 2013-04-30 | 2017-08-02 | ルネサスエレクトロニクス株式会社 | 半導体試験装置 |
CN105823976B (zh) * | 2015-01-09 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 对芯片进行检测及对芯片测试结果进行验证的方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5623418A (en) * | 1990-04-06 | 1997-04-22 | Lsi Logic Corporation | System and method for creating and validating structural description of electronic system |
US5278769A (en) * | 1991-04-12 | 1994-01-11 | Lsi Logic Corporation | Automatic logic model generation from schematic data base |
US5541849A (en) * | 1990-04-06 | 1996-07-30 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters |
JP2824361B2 (ja) * | 1992-06-09 | 1998-11-11 | 三菱電機株式会社 | クロストーク検証装置 |
JP2708338B2 (ja) * | 1992-10-12 | 1998-02-04 | 三菱電機株式会社 | 論理シミュレーション装置及び回路シミュレーション装置 |
US5469366A (en) * | 1993-09-20 | 1995-11-21 | Lsi Logic Corporation | Method and apparatus for determining the performance of nets of an integrated circuit design on a semiconductor design automation system |
US5568395A (en) * | 1994-06-29 | 1996-10-22 | Lsi Logic Corporation | Modeling and estimating crosstalk noise and detecting false logic |
-
1995
- 1995-12-12 JP JP32306595A patent/JP3715011B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-27 TW TW085103778A patent/TW302438B/zh active
- 1996-04-17 US US08/633,315 patent/US5699264A/en not_active Expired - Fee Related
- 1996-05-30 CN CN96107786A patent/CN1093308C/zh not_active Expired - Fee Related
- 1996-08-10 KR KR1019960033297A patent/KR100215379B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5699264A (en) | 1997-12-16 |
JP3715011B2 (ja) | 2005-11-09 |
KR100215379B1 (ko) | 1999-08-16 |
CN1152177A (zh) | 1997-06-18 |
TW302438B (en) | 1997-04-11 |
JPH09160956A (ja) | 1997-06-20 |
CN1093308C (zh) | 2002-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5446674A (en) | Crosstalk verification device | |
KR970049809A (ko) | 반도체회로 설계 검증장치 | |
US5448205A (en) | Delay chain oscillator having selectable duty cycle | |
KR980006247A (ko) | 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로 | |
KR970707483A (ko) | 산업 장치용 모니터링 시스템(monitoring system for an industrial plant) | |
EP0773626A1 (en) | Oscillator for oscillating stable frequency formed on a semiconductor substrate | |
KR970012754A (ko) | 반도체 메모리 및 그 기입 방법 | |
KR960030404A (ko) | 반도체 장치, 이 장치를 사용하는 반도체 회로, 상관 연산 장치, 신호 변환기, 및 이 변환기를 사용하는 신호 처리 시스템 | |
KR910006811A (ko) | 다중입력신호 체킹회로 | |
US7444255B2 (en) | System and method for analyzing lengths of branches of signal paths | |
KR960002038A (ko) | 전자기기의 롬 버젼 설정 및 점검방법 | |
KR960030017A (ko) | 차량 부품 검색시스템의 차종선택시의 처리방법 | |
KR970009437A (ko) | 전자제품의 자기진단 장치 및 방법 | |
KR960030013A (ko) | 차량 부품 검색 시스템에서의 검색키 처리 방법 | |
KR940003630B1 (ko) | 브이지에이의 다중폰트 선택회로 | |
KR970032197A (ko) | 제품 검사를 위한 영상 처리 시스템 | |
JPH09231260A (ja) | 電気部品一覧表の自動作成及び修正装置 | |
KR920004857A (ko) | 집적회로검사장치 | |
JPH0567680A (ja) | 寄生デバイス情報抽出装置 | |
KR970048054A (ko) | 엔진 전자제어수단 테스트 장치 | |
JPH03220676A (ja) | 配線遅延時間算出方式 | |
KR970028454A (ko) | 체중기 | |
KR890015148A (ko) | 탁상용 전자계산기 | |
JPH0850608A (ja) | 配線経路表示方法 | |
KR19980035859U (ko) | 중앙처리장치의 타입에 맞는 전압을 자동으로 공급하는 전원공급장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070511 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |