KR970049516A - 멀티 프로세서 인터럽트 처리장치 - Google Patents

멀티 프로세서 인터럽트 처리장치 Download PDF

Info

Publication number
KR970049516A
KR970049516A KR1019950067174A KR19950067174A KR970049516A KR 970049516 A KR970049516 A KR 970049516A KR 1019950067174 A KR1019950067174 A KR 1019950067174A KR 19950067174 A KR19950067174 A KR 19950067174A KR 970049516 A KR970049516 A KR 970049516A
Authority
KR
South Korea
Prior art keywords
interrupt
signal
processor
int
processing
Prior art date
Application number
KR1019950067174A
Other languages
English (en)
Other versions
KR100376056B1 (ko
Inventor
윤한록
Original Assignee
구자홍
Lg 전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, Lg 전자주식회사 filed Critical 구자홍
Priority to KR1019950067174A priority Critical patent/KR100376056B1/ko
Publication of KR970049516A publication Critical patent/KR970049516A/ko
Application granted granted Critical
Publication of KR100376056B1 publication Critical patent/KR100376056B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 멀티프로세서 인터럽트 처리장치에 관한 것으로, 멀티프로세서 환경시스템에서 다양한 인터럽트 소스를 신속하게 처리하고자 하는 멀티프로세서 인터럽트 처리장치에 관한 것이다.
이와 같이 본 발명의 목적을 달성하기 위한 장치는 외부 하드웨어 인터럽트를 입력으로 받아 처리하는 시스템 인터럽트 로직부(1)와, 각 프로세서에 대해 인터럽트를 제어하고 프로세서의 처리 결과를 기억하는 프로세서 인터럽트 로직부(2)와, 상기 시스템 인터럽트 로직부(1)와, 프로세서 인터럽트 로직부(2)에서 제어된 신호에 따라 데이타를 처리하는 멀티플렉서(3)로 구성된다.

Description

멀티 프로세서 인터럽트 처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 블럭 구성도,
제2도는 본 발명의 시스템 인터럽트 로직의 상세 블럭구성도,
제3도는 본 발명의 프로세서 인터럽트 로직의 상세 블럭구성도.

Claims (3)

  1. 외부 하드웨어 인터럽트를 입력으로 받아 처리하는 시스템 인터럽트 로직부와, 각 프로세서에 대해 인터럽트를 제어하고 프로세서의 처리 결과를 기억하는 프로세서 인터럽트 로직부와, 상기 프로세서 인터럽트 로직부에서 제어된 신호에 따라 데이타를 처리하는 멀티플렉서로 구성된 것을 특징으로 하는 멀티프로세서 인터럽트 처리장치.
  2. 제1항에 있어서, 상기 시스템 인터럽트 로직부는 외부의 인터럽트 요구에 대해 AD(31:0)를 통해 들어온 어드레스로부터 인터럽트 요구 장치가 무엇인지 소스(source)를 기억해두고 또한 어느 프로세서로부터 인터럽트 서비스를 받을 것인지 타겟(target) 프로세서를 TRGREG(1:0)을 통해 출력하는 시스템 인터럽트 타겟 레지스터부와, 인터럽트 로직이 구동중인 동안 외부 인터럽트를 막기 위해 SETMSK 신호를 통해 마스킹(masking)하고 현재 진행중인 인터럽트가 종료되면 CLRMSK 신호를 통해 이전에 마스크(mask)된 것을 클리어(clear)시키는 시스템 인터럽트 마스크 레지스터와,상기 시스템 인터럽트 타겟 레지스터부에서 출력된 신호와 상기 시스템 인터럽트 마스크 레지스터에서 출력된 신호와 INT-Px-ACC 신호와 인터럽트 소스(source)는 정해진 인터럽트 레벨에 다라 SYS-INT(25:0)까지 요구하고, 간접적으로 요구된 장치에 대해 레벨을 인코딩하여 Px-UNDIR-IRL(3:0)에 실어보내는 동시에 서비스할 프로세서는 상기 시스템 인터럽트 타겟 레지스터부에서 출력된 TRGREG(1:0)를 통해 서비스할 프로세서를 결정하는 시스템 인터럽트 팬딩 모듈과, MUX-SEL (1:0)신호와 INT-Px-ACC(1:0) 신호와 상기 시스템 인터럽트 마스크 레지스터에서 출력된 신호와 시스템 인터럽트(25:0) 신호를 입력 받아 SYS-DOUT(31:0)을 출력하는 멀티플렉서로 구성된 것을 특징으로 하는 멀티프로세서 인터럽트 처리장치.
  3. 제1항에 있어서, 상기 프로세서 인터럽트 로직부는 Px-UNDIR-IRL(3:0)신호와 클럭 신호를 입력받아서 하드웨어적으로 걸려온 인터럽트는 상기 시스템 인터럽트 로직부에서 확인되어 해당 프로세서에 프로세서 인터럽트(3:0)신호로 인터럽트 서비스 레벨을 결정하는 프로세서 엔코더부와, AD(31:0), LVL15-INT, CLOCK, Px-SET, Px-CLR, 등의 입력신호를 입력받아 인터럽트를 실행할 해당 프로세서로 Px-SET-INT(15:1)를 통보하고, 브로드캐스트 인터럽트를 Px-LVL15-INT 신호를 통하여 통보하는 프로세서 소프트 인터럽트 모듈로 구성된 것을 특징으로 하는 멀티프로세서 인터럽트 처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950067174A 1995-12-29 1995-12-29 멀티 프로세서 인터럽트 처리장치 KR100376056B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067174A KR100376056B1 (ko) 1995-12-29 1995-12-29 멀티 프로세서 인터럽트 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067174A KR100376056B1 (ko) 1995-12-29 1995-12-29 멀티 프로세서 인터럽트 처리장치

Publications (2)

Publication Number Publication Date
KR970049516A true KR970049516A (ko) 1997-07-29
KR100376056B1 KR100376056B1 (ko) 2003-07-22

Family

ID=37416931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067174A KR100376056B1 (ko) 1995-12-29 1995-12-29 멀티 프로세서 인터럽트 처리장치

Country Status (1)

Country Link
KR (1) KR100376056B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456630B1 (ko) * 2001-12-11 2004-11-10 한국전자통신연구원 프로세서간 통신을 위한 인터럽트 중계 장치 및 방법
KR20170020685A (ko) 2015-08-14 2017-02-23 ㈜리커시브소프트 신호 정보를 반영한 최적 경로 안내 시스템

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0407384D0 (en) 2004-03-31 2004-05-05 Ignios Ltd Resource management in a multicore processor
US8533716B2 (en) 2004-03-31 2013-09-10 Synopsys, Inc. Resource management in a multicore architecture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839800A (en) * 1986-08-29 1989-06-13 Bull Hn Information Systems Inc. Data processing system with a fast interrupt
KR920003284B1 (ko) * 1990-03-09 1992-04-27 삼성전자 주식회사 마이크로 프로세서의 인터럽트 구현회로
JPH076143A (ja) * 1993-06-18 1995-01-10 Toshiba Corp タスク起動要求伝達装置
GB2283596B (en) * 1993-11-01 1998-07-01 Ericsson Ge Mobile Communicat Multiprocessor data memory sharing
US5546599A (en) * 1994-03-31 1996-08-13 International Business Machines Corporation Processing system and method of operation for processing dispatched instructions with detected exceptions
KR970002671A (ko) * 1995-06-15 1997-01-28 구자홍 모듈로 카운터를 이용한 인터럽트신호 인터페이스 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456630B1 (ko) * 2001-12-11 2004-11-10 한국전자통신연구원 프로세서간 통신을 위한 인터럽트 중계 장치 및 방법
KR20170020685A (ko) 2015-08-14 2017-02-23 ㈜리커시브소프트 신호 정보를 반영한 최적 경로 안내 시스템

Also Published As

Publication number Publication date
KR100376056B1 (ko) 2003-07-22

Similar Documents

Publication Publication Date Title
EP0790562A3 (en) Computer system data I/O by reference among CPUs and I/O devices
DE69228380D1 (de) Verfahren zur erhöhung der datenverarbeitungsgeschwindigkeit in einem rechnersystem
KR930008641A (ko) 인터럽트 재시행 시도 감소 장치
EP0790564A3 (en) Computer system data I/O by reference among I/O devices and multiple memory units
EP0790563A3 (en) Computer system data I/O by reference among CPUs and multiple memory units
ATE221223T1 (de) Vorrichtung und verfahren zur unterbrechungsverarbeitung von peripheriegeräten
KR960001991A (ko) 정보 처리 장치
KR970049516A (ko) 멀티 프로세서 인터럽트 처리장치
KR910010320A (ko) 확장 유닛이 접속 가능한 컴퓨터 시스템에 있어서의 리쥼 처리 제어방법 및 시스템
ATE239255T1 (de) Prozessor oder zentraleinheit mit internem register für peripheriezustand
KR940006014A (ko) 비교기를 갖는 타이머 회로
KR950027573A (ko) 처리 시스템 및 그이 동작 방법
EP0789306A3 (en) Computer system data I/O by reference among multiple CPUs
SU1119013A1 (ru) Устройство дл обработки запросов
KR920007657A (ko) 유기 기기의 제어장치
SU1658154A1 (ru) Многоканальное устройство приоритета
KR970071242A (ko) 다중처리 시스템의 데이타 경로 제어장치
KR970002673A (ko) 프로그램어블 인터럽트 콘트롤 장치
JPS6421628A (en) Arithmetic processing unit
SU600558A1 (ru) Устройство приоритета
SU364935A1 (ko)
SU970370A1 (ru) Устройство дл прерывани программ
KR960029993A (ko) 컴퓨터 분야의 인터럽트 제어 장치
JPH04101239A (ja) 情報処理装置のデバッグ方式
KR950020194A (ko) 인터트립라인의 공유장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 13

EXPY Expiration of term