KR970049240A - Selector of central processing unit and method thereof - Google Patents

Selector of central processing unit and method thereof Download PDF

Info

Publication number
KR970049240A
KR970049240A KR1019950047986A KR19950047986A KR970049240A KR 970049240 A KR970049240 A KR 970049240A KR 1019950047986 A KR1019950047986 A KR 1019950047986A KR 19950047986 A KR19950047986 A KR 19950047986A KR 970049240 A KR970049240 A KR 970049240A
Authority
KR
South Korea
Prior art keywords
processing unit
central processing
pal
switch
chipset
Prior art date
Application number
KR1019950047986A
Other languages
Korean (ko)
Other versions
KR0167646B1 (en
Inventor
이병재
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950047986A priority Critical patent/KR0167646B1/en
Publication of KR970049240A publication Critical patent/KR970049240A/en
Application granted granted Critical
Publication of KR0167646B1 publication Critical patent/KR0167646B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Abstract

이 발명은 중앙 처리 장치의 선택 장치 및 그 방법에 관한 것으로서, 프로세서로부터 제어 대상에 관한 제어 데이터를 입력 받아 제어 대상의 동작을 제어하는 규칙적인 절차로서 신호를 출력하는 하나의 칩으로 되어있는 칩셋과; 제어 대상에 관한 제어 데이터를 출력하며, 상기 칩셋으로부터 제어 데이터를 입력 받고, 그 데이터를 처리하는 중앙 처리 장치와; 상기 중앙 처리 장치의 제어 핀을 칩셋과 연결시켜 동작을 할 수 있게 만들어 주는 스위치 역할을 하는 3상태 버퍼와; 내부에 프로그램 되어 있는 규칙대로 신호를 출력하여서 상기 3상태 버퍼의 스위치 역할을 하는 팔(PROGRAMABLE ARRAY LOGIC, 이하PAL이라함)과; 상기 PAL로 조건을 부여하여서, PAL이 정해진 규칙되로 동작을 하게하는 점퍼 스위치로 이루어지며; 본 발명의 회로를 이용하면 많은 수의 점퍼 스위치 조작이 없이도 3개의 신호를 컨트롤함으로써 8가지의 중앙 처리 장치의 제품을 사용할 수 있으며, 점퍼 스위치가 차지하는 공간이 없게되므로 공가 효율을 높일 수있는 효과를 가진 중앙 처리 장치의 선택 장치 및 그 방법에 관한 것이다.The present invention relates to an apparatus and a method for selecting a central processing unit. ; A central processing unit for outputting control data relating to a control object, receiving control data from the chipset, and processing the data; A tri-state buffer acting as a switch for connecting the control pin of the central processing unit with the chipset to enable operation; An arm that serves as a switch of the three-state buffer by outputting signals according to a rule programmed therein (PROGRAMABLE ARRAY LOGIC, hereinafter referred to as PAL); A jumper switch that imposes a condition on the PAL and causes the PAL to operate according to a predetermined rule; By using the circuit of the present invention, it is possible to use the products of eight central processing units by controlling three signals without a large number of jumper switch operations. The present invention relates to an apparatus for selecting a central processing unit and a method thereof.

Description

중앙 처리 장치의 선택 장치 및 그 방법Selector of central processing unit and method thereof

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제4도는 이 발명의 실시예에 따른 중앙 처리 장치의 선택 회로도이고,4 is a selection circuit diagram of a central processing unit according to an embodiment of the present invention,

제5도는 이 발명의 실시예에 따른 중앙 처리 장치의 선택 스위치 설정표이고,5 is a selection switch setting table of the central processing unit according to the embodiment of the present invention,

제6도는 이 발명의 실시예에 따른 중앙 처리 장치의 선택 스위치 구성도이다.6 is a configuration diagram of the selection switch of the central processing unit according to the embodiment of the present invention.

Claims (3)

프로세서로부터 제어 대상에 관한 제어 데이터를 입력 받아 제어 대상의 동작을 제어하는 규칙적인 절차로서 신호를 출력하는 하나의 칩으로 되어있는 칩셋과; 제어 대상에 관한 제어 데이터를 출력하며, 상기 칩셋으로부터 제어 데이터를 입력 받고, 그 데이터를 처리하는 중앙 처리 장치와; 상기 중앙 처리 장치의 제어 핀을 칩셋과 연결시켜 동작을 할 수 있게 만들어 주는 스위치 역할을 하는 3상태 버퍼와; 내부에 프로그램 되어 있는 규칙대로 신호를 출력하여서 상기 3상태 버퍼의 스위치 역할을 하는 팔과; 상기 PAL로 조건을 부여하여서, PAL이 정해진 규칙되로 동작을 하게하는 점퍼 스위치로 이루어지는 것을 특징으로 하는 중앙 처리 장치의 선택 장치.A chipset configured to receive a control data of a control object from a processor and output a signal as a regular procedure for controlling an operation of the control object; A central processing unit for outputting control data relating to a control object, receiving control data from the chipset, and processing the data; A tri-state buffer acting as a switch for connecting the control pin of the central processing unit with the chipset to enable operation; An arm outputting a signal according to a rule programmed therein and serving as a switch of the three-state buffer; And a jumper switch for applying a condition to the PAL and causing the PAL to operate according to a predetermined rule. 제1항에 있어서, 상기한 3상태 버퍼는, 게이트 신호가"0"일 때 ON이 되고, "1"일때 OFF가 되는 것을 특징으로 하는 중앙 처리 장치의 선택 장치.2. The apparatus of claim 1, wherein the tri-state buffer is turned on when the gate signal is "0" and turned off when the gate signal is "1". 상기 연결을 PAL을 디코더와, 3상태 버퍼를 사용하여 3개의 간단한 스위치 조작만으로, PAL에서 8가지의 신호를 출력하게 함으로써, 중앙 처리 장치를 칩셋과 연결시켜서 동작이 가능하게 하는 것을 특징으로 하는 중앙 처리 장치의 선택 장치.In the connection, the PAL can be operated by connecting the central processing unit to the chipset by outputting eight signals from the PAL using only three simple switch operations using the PAL decoder and the three-state buffer. Selector of the processing unit. ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the original application.
KR1019950047986A 1995-12-08 1995-12-08 Cpu selecting device KR0167646B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047986A KR0167646B1 (en) 1995-12-08 1995-12-08 Cpu selecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047986A KR0167646B1 (en) 1995-12-08 1995-12-08 Cpu selecting device

Publications (2)

Publication Number Publication Date
KR970049240A true KR970049240A (en) 1997-07-29
KR0167646B1 KR0167646B1 (en) 1999-01-15

Family

ID=19438748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047986A KR0167646B1 (en) 1995-12-08 1995-12-08 Cpu selecting device

Country Status (1)

Country Link
KR (1) KR0167646B1 (en)

Also Published As

Publication number Publication date
KR0167646B1 (en) 1999-01-15

Similar Documents

Publication Publication Date Title
CA2109682A1 (en) Multiple Bus Interface
KR900018852A (en) I / O Units for Digital Signal Processors
KR970059951A (en) Interrupt Distribution Technology for PCMCIA Cards
KR900013413A (en) Digital signal processing device
KR970049240A (en) Selector of central processing unit and method thereof
KR930010723A (en) Computer system
KR940022292A (en) Bus Structure of Digital Signal Processor Chip
ATE233920T1 (en) PROCESSOR CIRCUIT WITH TEST DEVICE
KR960035226A (en) Interface device using multiple ID ports
KR940012128A (en) Micro computer
KR950003997A (en) Automatic recognition device of memory map type I / O area
KR200334823Y1 (en) Column address strobe control circuit
KR200202563Y1 (en) Micro control board
JP2754700B2 (en) I / O device
KR100305879B1 (en) Microcomputer
JPH0410135A (en) High speed processing system for data
KR950002081Y1 (en) Voice synthetic interface circuit for max computer
JPH05334234A (en) High speed dma transferring device
JPH06236338A (en) Data input/output processor
KR960035254A (en) Differential Signal Automatic Selection Circuit of Microprocessor
JPH06167362A (en) Master-slave switching type measuring instrument
KR890008696A (en) Port Expansion Circuit for Input / Output Interfaces for Peripherals
JPH047656A (en) Bit selective output port and output device
JPS6326715A (en) Connection switching device for work station
ATE115748T1 (en) CIRCUIT ARRANGEMENT FOR DATA PROCESSING SYSTEMS WITH FUNCTIONAL UNITS CONTROLLED BY MICRO INSTRUCTIONS.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050830

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee