KR970031370A - Higher-Order Noise-Formed Modulator Using Sigma-Delta Modulation - Google Patents

Higher-Order Noise-Formed Modulator Using Sigma-Delta Modulation Download PDF

Info

Publication number
KR970031370A
KR970031370A KR1019950040093A KR19950040093A KR970031370A KR 970031370 A KR970031370 A KR 970031370A KR 1019950040093 A KR1019950040093 A KR 1019950040093A KR 19950040093 A KR19950040093 A KR 19950040093A KR 970031370 A KR970031370 A KR 970031370A
Authority
KR
South Korea
Prior art keywords
signal
signal output
integrator
outputting
adder
Prior art date
Application number
KR1019950040093A
Other languages
Korean (ko)
Other versions
KR0182034B1 (en
Inventor
박재진
이성호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950040093A priority Critical patent/KR0182034B1/en
Publication of KR970031370A publication Critical patent/KR970031370A/en
Application granted granted Critical
Publication of KR0182034B1 publication Critical patent/KR0182034B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators

Abstract

이 발명은 시그마-델타 변조를 이용한 고차 잡음 정형 변조기에 관한 것으로, 디지탈 신호를 입력받아 시그마-델타 변조에 의해 잡음을 정형하여 출력하는 제1변조부(60)와, 상기 제1변조부(60)에서 출력되는 신호에서 잡음성분을 추출하여 출력하는 뺄셈기(70)와, 상기 뺄셈기(70)로부터 출력되는 잡음 성분 신호를 입력받아 시그마-델타 변조에 의한 잡음 정형하고 양자화 잡음을 제거하는 양자화 잡음 제거부(80)와, 상기 제1변조부(60)로부터 출력되는 신호와 양자화 잡음 제거부(80)로부터 출력되는 신호를 입력받아 더하여 출력하는 덧셈기(90)로 이루어져 있으며, 디지탈 신호를 아날로그 신호로 변환시키거나, 반대로 아날로그 신호를 디지탈 신호로 변환시키는 경우에 발생하는 잡음을 제거하는 데에 있어서, 잡음 정형 구조를 다단계로 구성함으로써, 최종 출력의 비트수를 줄이고, 후단의 필터링 차수를 감소시켜 고차 구조로의 확장이 가능하며, 회로의 크기를 줄일 수 있는 시그마-델타 변조를 이용한 고차 잡음 정형 변조기에 관한 것이다.The present invention relates to a higher-order noise shaping modulator using sigma-delta modulation, comprising: a first modulator (60) for receiving a digital signal and shaping and outputting noise by sigma-delta modulation; and the first modulator (60). A subtractor 70 for extracting and outputting a noise component from the signal output from the signal) and a quantization for shaping noise by sigma-delta modulation and removing quantization noise from the noise component signal output from the subtractor 70. The noise canceller 80 and the adder 90 receives the signal output from the first modulator 60 and the signal output from the quantization noise canceller 80, and adds the output signal to the digital signal. In order to eliminate noise generated when converting to a signal or conversely, converting an analog signal to a digital signal, the noise shaping structure is configured in multiple stages. The present invention relates to a higher-order noise shaping modulator using sigma-delta modulation that reduces the number of bits of a longitudinal output, reduces the filtering order at the rear end, and expands to a higher order structure.

Description

시그마-델타 변조를 이용한 고차 잡음 정형 변조기Higher-Order Noise-Formed Modulator Using Sigma-Delta Modulation

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3도는 이 발명의 제1실시예에 따른 시그마-델타 변조를 이용한 고차 잡음 정형 정형 변조기를 적용한 블럭도이고,3 is a block diagram of a high-order noise shaping modulator using sigma-delta modulation according to the first embodiment of the present invention.

제4도는 이 발명의 제2실시예에 따른 시그마-델타 변조를 이용한 고차 잡음 변조기를 적용한 블럭도이다.4 is a block diagram of a high-order noise modulator using sigma-delta modulation according to a second embodiment of the present invention.

Claims (14)

디지탈 신호를 입력받아 시그마-델타 변조에 의해 잡음을 정형하여 출력하는 제1변조수단과; 상기 제1변조수단에서 출력되는 신호에서 잡음 성분을 추출하여 출력하는 잡음추출수단과:상기 잡음추출수단으로부터 출력되는 잡음 성분 신호를 입력받아 시그마-델타 변조에 의한 잡음 정형하고 양자화 잡음을 제거하는 양자화 잡음제거수단과; 상기 제1변조수단으로부터 출력되는 신호와 양자화 잡음제거수단으로부터 출력되는 신호를 입력받아 더하여 출력하는 신호 완성수단으로 이루어져 있는 것을 특징으로 하는 시그마-델타 변조를 이용한 고차 잡음 정형 변조기.First modulation means for receiving a digital signal and shaping and outputting noise by sigma-delta modulation; Noise extraction means for extracting the noise component from the signal output from the first modulation means and outputting: A quantization to receive the noise component signal output from the noise extraction means to form a noise by sigma-delta modulation and to remove the quantization noise Noise removing means; And a signal completion means for receiving and outputting the signal output from the first modulating means and the signal output from the quantization noise removing means. 제1항에 있어서, 상기 제1변조수단의 구성은, 직전에 제1변조수단에서 처리된 신호를 궤환하여, 지연시켜 출력하는 제1지연기(DY61)와, 디지탈 신호(X)를 입력받아 상기 제1지연기(DY61)로부터 궤환되는 신호를 감산하여 출력하는 뺄셈기(DF62)와, 상기 뺄셈기(DF62)로부터 출력되는 신호를 적분하여 출력하는 적분기(65)와, 상기 적분기(65)로부터 출력되는 신호를 양자화하여 출력하는 양자화기(Q66)로 이루어져 있는 것을 특징으로 하는 시그마-델타 변조를 이용한 고차 잡음 겅형 변조기.2. The structure of claim 1, wherein the first modulator comprises a first delay unit DY61 for delaying and outputting a signal processed by the first modulator immediately before being delayed and a digital signal X. A subtractor DF62 for subtracting and outputting the signal fed back from the first delay unit DY61, an integrator 65 for integrating and outputting a signal output from the subtractor DF62, and the integrator 65; A high-order noise type modulator using sigma-delta modulation, characterized in that it comprises a quantizer (Q66) for quantizing and outputting the signal output from the. 제2항에 있어서, 상기 적분기(65)의 구성은, 상기 뺄셈기(DF62)로부터 출력되는 신호와 궤환되는 신호를 더하여 상기 양자화기(Q66)로 출력하는 덧셈기(AD65)와, 상기 덧셈기(AD65)로부터 출력되는 신호를 궤환하여, 지연시켜 상기 덧셉기(AD65)로 출력하는 제2지연기(DY65)로 이루어져 있는 것을 특징으로 하는 시그마-델타 변조를 이용한 고차 잡음 정형 변조기.The adder (AD65) according to claim 2, wherein the integrator (65) includes an adder (AD65) for adding the signal output from the subtractor (DF62) and a feedback signal to the quantizer (Q66), and the adder (AD65). And a second delay unit (DY65) which feeds back the signal outputted from the signal), delays it, and outputs the delayed signal to the spacer AD65. 제1항에 있어서, 상기 제1변조수단의 구성은, 직전에 제1변조수단에서 처리된 신호룰 궤환하여, 지연시켜 출력하는 제1지연기(DY101)와, 디지탈 신호(X)를 입력받아 상기 제1지연기(DYl01)로부터 궤환되는 신호를 더하여 출력하는 제1덧셈기(ADl02)와, 상기 제1덧셈기(ADl02)로부터 출력되는 신호를 적분하여 출력하는 제1적분기(103)와, 상기 제1적분기(103)로부터 출력되는 신호를 입력받아 상기 제1지연기(DY101)로부터 출력되는 신호를 더하여 출력하는 제3덧셈기(AD104)와, 상기 제3덧셈기(AD104)로부터 출력되는 신호를 적분하여 출력하는 제2적분기(105)와, 상기 제2적분기(105)로부터 출력되는 신호를 입력받아 양자화하여 출력하는 양자화기(Q106)로 이루어져 있는 것을 특징으로 하는 시그마-델타 변조를 이용한 고차 잡음 정형 변조기.2. The structure of claim 1, wherein the first modulator comprises a first delay unit (DY101) and a digital signal (X) for delaying and outputting a signal rule processed by the first modulator. A first adder ADl02 for adding and outputting a signal fed back from the first delay unit DYl01, a first integrator 103 for integrating and outputting a signal output from the first adder ADl02, and the first Integrates the third adder (AD104) and the signal output from the third adder (AD104) by receiving the signal output from the first integrator 103, and adds and outputs the signal output from the first delay unit (DY101) A high order noise shaping modulator using sigma-delta modulation, comprising a second integrator 105 for outputting and a quantizer Q106 for receiving a signal output from the second integrator 105 and quantizing and outputting the signal. . 제4항에 있어서, 상기 제1적분기(103)의 구성은, 상기 제1덧셈기(AD102)로부터 출력되는 신호와 궤환되는 신호를 더하여 상기 제3덧셈기(ADl04)로 출력하는 제2덧셈기(AD103)와, 상기 제2덧셈기(AD103)로부터 출력되는 신호를 궤환하여, 지연시켜 상기 제2덧셈기(AD103)로 출력하는 제2지연기(DYl03)로 이루어져 있는 것을 특징으로 하는 시그마-델타 변조를 이용한 고차 잡음 정형 변조기.The second adder (AD103) according to claim 4, wherein the first integrator (103) is configured to add a signal output from the first adder (AD102) and a feedback signal and output the result to the third adder (AD101). And a second delay unit DYl03 which feeds back the signal output from the second adder AD103, delays it, and outputs it to the second adder AD103. Noise shaping modulator. 제4항에 있어서, 상기 제2적분기(105)의 구성은, 상기 제3덧셈기(AD104)로부터 출력되는 신호와 궤환되는 신호를 더하여 상기 양자화기(Q106)로 출력하는 제4덧셈기(AD105)와, 상기 제4덧셈기(AD105)로부터 출력되는 신호를 궤환하여, 지연시켜 상기 제4덧셈기(AD105)로 출력하는 제3지연기(DYl05)로 이루어져 있는 것을 특징으로 하는 시그마-델타 변조를 이용한 고차 잡음 정형 변조기.5. The configuration of the second integrator 105 includes: a fourth adder AD105 which adds a signal output from the third adder AD104 and a feedback signal and outputs the same to the quantizer Q106 And a third delay unit DYl05 which feeds back the signal output from the fourth adder AD105, delays it, and outputs the delay signal to the fourth adder AD105. Orthopedic modulator. 제1항에 있어서, 상기 잡음추출수단은 상기 제1변조수단의 적분기(65)의 출력신호를 입력받아 상기 제1변조수단의 양자화기(Q66)의 출력신호를 감산하여 출력하는 것을 특징으로 하는 시그마-델타 변조를 이용한 고차 잡음 정형 변조기.The method of claim 1, wherein the noise extracting means receives the output signal of the integrator 65 of the first modulating means, and subtracts and outputs the output signal of the quantizer Q66 of the first modulating means. Higher-Order Noise-Formed Modulator Using Sigma-Delta Modulation. 제1항에 있어서, 상기 잡음추출수단은 상기 제1변조수단의 제2적분기(105)의 출력신호를 입력받아 상기 제1변조수단의 양자화기(Q106)의 출력신호를 감산하여 출력하는 것을 특징으로 하는 시그마-델타 변조를 이용한 고차 잡음 정형 변조기.The method of claim 1, wherein the noise extracting means receives the output signal of the second integrator 105 of the first modulating means and subtracts and outputs the output signal of the quantizer Q106 of the first modulating means. A higher-order noise shaping modulator using sigma-delta modulation. 제1항에 있어서, 상기 제2변조수단의 구성은, 직전에 제2변조수단에서 처리된 신호를 궤환하여, 지연시켜 출력하는 제1지연기(DY81)와, 상기 제1지연기(DY81)로부터 출력되는 신호를 미분하여 출력하는 미분기(82)와, 상기 잡음추출수단으로부터 출력되는 신호를 입력받아 상기 미분기(82)로부터 출력되는 신호를 감산하여 출력하는 제2뺄셈기(DF83)와, 상기 제2뺄셈기(DF83)로부터 출력되는 신호를 적분하여 출력하는 적분기(85)와, 상기 적분기(85)로부터 출력되는 신호를 입력받아 상기 미분기(82)로부터 출력되는 신호를 감산하여 출력하는 제3뺄셈기(DF86)와, 상기 제3뺄셈기(DF86)로부터 출력되는 신호를 양자화하여 출력하는 양자화기(Q87)로 이루어져 있는 것을 특징으로 하는 시그마-델타 변조를 이용한 고차 잡음 정형 변조기.2. The structure of the first modulator according to claim 1, wherein the second modulator comprises a first delay unit (DY81) for delaying and outputting a signal processed by the second modulator immediately before the delay, and the first delay unit (DY81). A differentiator 82 for differentiating and outputting a signal output from the second output unit, a second subtractor DF83 for receiving a signal output from the noise extracting means and subtracting the signal output from the differentiator 82 and outputting the subtractor; An integrator 85 that integrates and outputs a signal output from the second subtractor DF83 and a third subtractor that outputs a signal output from the integrator 82 by receiving a signal output from the integrator 85 And a subtractor (DF86) and a quantizer (Q87) for quantizing and outputting a signal output from the third subtractor (DF86). 제9항에 있어서, 상기 미분기(82)의 구성은, 상기 제1지연기(DY81)로부터 출력되는 신호를 입력받아 다시 신호를 지연시켜 출력하는 제2지연기(DY82)와, 상기 제1지연기(DY81)로부터 출력되는 신호를 입력받아 상기 제2지연기(DY82)로부터 출력되는 신호를 감산하여 출력하는 제1뺄셈기(DF82)로 이루어져 있는 것을 특징으로 하는 시그마-델타 변조를 이용한 고차 잡음 정형 변조기.10. The apparatus of claim 9, wherein the differentiator 82 comprises: a second delay unit DY82 for receiving a signal output from the first delay unit DY81 and delaying and outputting the signal again; High order noise using sigma-delta modulation, comprising a first subtractor DF82 that receives a signal output from the device DY81 and subtracts the signal output from the second delayer DY82. Orthopedic modulator. 제9항에 있어서, 상기 적분기(85)의 구성은, 상기 제2뺄셈기(DF83)로부터 출력되는 신호와 궤환되는 신호를 더하여 상기 제3뺄셈기(DF86)로 출력하는 덧셈기(AD85)와, 상기 덧셈기(AD85)로부터 출력되는 신호를 궤환하여, 지연시켜 상기 덧셈기(AD85)로 출력하는 제3지연기(DY85)로 이루어져 있는 것을 특징으로 하는 시그마-델타 변조를 이용한 고차 잡음 정형 변조기.The adder (AD85) of claim 9, wherein the integrator (85) comprises: an adder (AD85) for adding a signal output from the second subtractor (DF83) and a feedback signal and outputting the signal to the third subtractor (DF86); And a third delayer (DY85) for feeding back the signal output from the adder (AD85), delaying the signal, and outputting the delayed signal to the adder (AD85). 제1항에 있어서, 상기 양자화 잡음 제거수단의 구성은, 직전에 양자화 잡음 제거수단에서 처리된 신호를 궤환하여, 지연시켜 출력하는 제1지연기(DY301)와, 상기 제1지연기(DY301)로부터 출력되는 신호를 적분하여 출력하는 제1적분기(302)와, 상기 제1적분기(302)로부터 출력되는 신호를 적분하여 출력하는 제2적분기(303)와, 상기 잡음추출수단으로부터 출력되는 신호를 입력받아 상기 제2적분기(303)로부터 출력되는 신호를 감산하여 출력하는 제1뺄셈기(DF304)와, 상기 제1뺄셈기(DF304)로부터 출력되는 신호를 입력받아 상기 제1적분기(302)로부터 출력되는 신호를 감산하여 출력하는 제2뺄셈기(DF305)와, 상기 제2뺄셈기(DF305)로부터 출력되는 신호를 입력받아 양자화하여 출력하는 양자화기(Q306)로 이루어져 있는 것을 특징으로 하는 시그마-델타 변조를 이용한 고차 잡음 정형 변조기.2. The apparatus of claim 1, wherein the configuration of the quantization noise removing means includes: a first delay unit DY301 for delaying and outputting a signal processed by the quantization noise removing unit immediately before, and the first delay unit DY301; A first integrator 302 for integrating and outputting a signal output from the second integrator, a second integrator 303 for integrating and outputting a signal output from the first integrator 302, and a signal output from the noise extracting means A first subtractor DF304 that receives an input and subtracts a signal output from the second integrator 303, and receives a signal output from the first subtractor DF304 from the first integrator 302 Sigma characterized in that it comprises a second subtractor (DF305) for subtracting and outputting the output signal, and a quantizer (Q306) for receiving the signal output from the second subtractor (DF305) and quantize and output the signal. Higher Order Using Delta Modulation Noise shaping modulator. 제12항에 있어서, 상기 제1적분기(302)의 구성은, 상기 제1지연기(DY301)로부터 출력되는 신호를 입력받아 다시 신호를 지연시켜 출력하는 제2지연기(DY302)와, 상기 제1지연기(DY301)로부터 출력되는 신호를 입력받아 상기 제2지연기(DY302)로부터 출력되는 신호를 더하여 출력하는 제1덧셈기(AD302)로 이루어져 있는 것을 특징으로 하는 시그마-델타 변조를 이용한 고차 잡음 정형 변조기.The method of claim 12, wherein the configuration of the first integrator 302, the second delay unit (DY302) for receiving the signal output from the first delay unit (DY301) and delaying and outputting the signal again; Higher-order noise using sigma-delta modulation, comprising a first adder AD302 which receives a signal output from the first delay unit DY301 and adds the signal output from the second delay unit DY302 to output the signal. Orthopedic modulator. . 제12항에 있어서, 상기 제2적분기(303)의 구성은, 상기 제1적분기(302)로부터 출력되는 신호를 지연시켜 출력하는 제3지연기(DY303)와, 상기 제1적분기(302)로부터 출력되는 신호를 입력받아 상기 제3지연기(DY303)로부터 출력되는 신호를 더하여 출력하는 제2덧셈기(AD303)로 이루어져 있는 것을 특징으로 하는 시그마-델타 변조를 이용한 고차 잡음 정형 변조기.. 13. The configuration of the second integrator 303 includes: a third delay unit DY303 for delaying and outputting a signal output from the first integrator 302, and the first integrator 302 from the first integrator 302; And a second adder (AD303) for receiving the output signal and adding the signal output from the third delay unit (DY303). ※ 참고사항:최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950040093A 1995-11-07 1995-11-07 High degree noise shape modulator using sigma-delta modulation KR0182034B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950040093A KR0182034B1 (en) 1995-11-07 1995-11-07 High degree noise shape modulator using sigma-delta modulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950040093A KR0182034B1 (en) 1995-11-07 1995-11-07 High degree noise shape modulator using sigma-delta modulation

Publications (2)

Publication Number Publication Date
KR970031370A true KR970031370A (en) 1997-06-26
KR0182034B1 KR0182034B1 (en) 1999-04-15

Family

ID=19433253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950040093A KR0182034B1 (en) 1995-11-07 1995-11-07 High degree noise shape modulator using sigma-delta modulation

Country Status (1)

Country Link
KR (1) KR0182034B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398048B1 (en) * 2001-12-11 2003-09-19 한국전자통신연구원 Structure of a delta-sigma fractional divider
KR100822481B1 (en) * 2006-12-27 2008-04-16 한국파워트레인 주식회사 Manufacturing method of impeller and turbine of torque converter for vehicle

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398048B1 (en) * 2001-12-11 2003-09-19 한국전자통신연구원 Structure of a delta-sigma fractional divider
KR100822481B1 (en) * 2006-12-27 2008-04-16 한국파워트레인 주식회사 Manufacturing method of impeller and turbine of torque converter for vehicle

Also Published As

Publication number Publication date
KR0182034B1 (en) 1999-04-15

Similar Documents

Publication Publication Date Title
KR100558481B1 (en) Delta-sigma modulator that can reduce quantization noise
KR970071699A (en) Signal processing device, signal recording device, and signal reproducing device
KR100497702B1 (en) Digital data converter
KR100499963B1 (en) Signal processor
JP2003198374A (en) DeltaSigma MODULATOR, A/D CONVERTER AND D/A CONVERTER
KR100503687B1 (en) Signal processor
JP4058179B2 (en) Signal processing device
KR970031370A (en) Higher-Order Noise-Formed Modulator Using Sigma-Delta Modulation
JP2002314425A (en) Delta-sigma modulating apparatus and method, and digital signal processing apparatus and method
KR100514702B1 (en) Signal processor
GB2330709A (en) Signal processors
JP4058175B2 (en) Audio signal processing device
KR102118288B1 (en) A sigma-delta modulator for reducing clock-jitter and operation method thereof
JP3812774B2 (en) 1-bit signal processor
JPH11195993A (en) Digital audio signal processing unit
EP0845868B1 (en) Signal processors
Wu et al. One-bit processing for digital control
JP3799146B2 (en) 1-bit signal processor
JP3870575B2 (en) Delta-sigma modulation apparatus and method, and digital signal processing apparatus
JP3812775B2 (en) 1-bit signal processing apparatus and delta-sigma modulation apparatus
JPH11308110A (en) Delta sigma type analog/digital converter
JP3165010B2 (en) Spread spectrum signal reception synchronization circuit
JP2022077867A (en) Noise reduction device and noise reduction method
KR970019109A (en) Digital / Analog Conversion Circuit Using Digital Sigma-Delta Method
JPH06224771A (en) Signal processing unit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee