KR970031322A - Output buffer for static protection - Google Patents

Output buffer for static protection Download PDF

Info

Publication number
KR970031322A
KR970031322A KR1019950041539A KR19950041539A KR970031322A KR 970031322 A KR970031322 A KR 970031322A KR 1019950041539 A KR1019950041539 A KR 1019950041539A KR 19950041539 A KR19950041539 A KR 19950041539A KR 970031322 A KR970031322 A KR 970031322A
Authority
KR
South Korea
Prior art keywords
output buffer
electrostatic protection
terminal
type mos
mos transistors
Prior art date
Application number
KR1019950041539A
Other languages
Korean (ko)
Inventor
박상호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950041539A priority Critical patent/KR970031322A/en
Publication of KR970031322A publication Critical patent/KR970031322A/en

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 액정 디스플레이를 구동하는 집적회로에 있어서 과도한 서지전압인 정전기로부터 출력버퍼를 보호하기 위한 정전기 보호를 위한 출력버퍼에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output buffer for electrostatic protection for protecting an output buffer from static electricity that is excessive surge voltage in an integrated circuit driving a liquid crystal display.

제1공급전압(Vdd)을 기준으로 하여 병렬로 연결된 다수의 피모스트랜지스터들(MP1, MP2)로 구성된 제1구동부(110), 한 단자가 제1구동부(110)에 연결되고, 다른 단자는 출력버퍼의 출력인 제1정전기 보호저항수단(120), 제2공급전압(Vss)을 기준으로 하여 병렬로 연결된 다수의 앤모스트랜지스터들(MNl, MN2)로 구성된 제2구동부(140), 한 단자가 출력버퍼(100)의 출력(O)에 연결되고, 다른 단자는 제2구동부(140)에 연결된 제2정전기 보호저항수단(130)으로 구성된다.The first driver 110 comprising a plurality of PMOS transistors MP1 and MP2 connected in parallel based on the first supply voltage Vdd, one terminal is connected to the first driver 110, and the other terminal is connected to the first driver 110. A second driving unit 140 including a plurality of NMOS transistors MN1 and MN2 connected in parallel on the basis of the first electrostatic protection resistance means 120 which is the output of the output buffer, and the second supply voltage Vss. The terminal is connected to the output (O) of the output buffer 100, the other terminal is composed of a second electrostatic protection resistance means 130 connected to the second driving unit (140).

Description

정전기 보호를 위한 출력버퍼Output buffer for static protection

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명의 정전기 보호를 위한 출력버퍼의 일실시예.2 is an embodiment of an output buffer for electrostatic protection of the present invention.

제3도는 본 발명의 정전기 보호를 위한 출력버퍼의 다른 실시예이다.3 is another embodiment of an output buffer for electrostatic protection of the present invention.

Claims (10)

출력버퍼에 있어서, 제1공급전압을 기준으로 하여 병렬로 연결된 다수의 제1형모스트랜지스터들로 구성된 제1구동부; 한 단자가 상기의 제1구동부에 연결되고, 다른 단자는 상기의 출력버퍼의 출력인 제1정전기 보호저항수단; 제2공급전압을 기준으로 하여 병렬로 연결된 다수의 제2형모스트랜지스터들로 구성된 제2구동부; 한 단자가 상기의 출력버퍼의 출력에 연결되고, 다른 단자는 상기의 제2구동부에 연결된 제2정전기 보호저항수단을 구비한 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.An output buffer comprising: a first driver comprising a plurality of first type MOS transistors connected in parallel with respect to a first supply voltage; One terminal connected to the first driving unit, and the other terminal comprises: first electrostatic protection resistance means which is an output of the output buffer; A second driver including a plurality of second type morph transistors connected in parallel with respect to the second supply voltage; An output buffer for electrostatic protection, characterized in that one terminal is connected to the output of the output buffer, and the other terminal has a second electrostatic protection resistance means connected to the second driving unit. 제1항에 있어서, 상기의 제1구동부의 다수의 제1형모스트랜지스터들은 각각 드레인, 소스 및 게이트를 가지며, 각각의 제1형모스트랜지스터들의 소스는 상기의 제1공급전압에 연결되고, 각각의 제1형모스트랜지스터들의 게이트는 입력신호에 연결되고, 각각의 제1형모스트랜지스터들의 드레인은 상기의 제1정전기 보호저항수단의 한 단자에 연결된 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.The plurality of first type MOS transistors of claim 1, wherein each of the plurality of first type MOS transistors has a drain, a source, and a gate, and a source of each of the first type MOS transistors is connected to the first supply voltage. The gates of the first type MOS transistors of the first buffer is connected to the input signal, the drain of each of the first type MOS transistors are connected to one terminal of the first electrostatic protection resistance means. 제1항 또는 제2항에 있어서, 상기의 다수의 제1형모스트랜지스터들은 피모스트랜지스터들인 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.3. The output buffer of claim 1 or 2, wherein the plurality of first type morph transistors are PMOS transistors. 제1항에 있어서, 상기의 제2구동부의 다수의 제2형모스트랜지스터들은 각각 드레인, 소스 및 게이트를 가지며, 각각의 제2형모스트랜지스터들의 소스는 상기의 제2공급전압에 연결되고, 각각의 제2형모스트랜지스터들의 게이트는 입력신호에 연결되고, 각각의 제2형모스트랜지스터들의 드레인은 상기의 제2정전기 보호저항수단의 다른 단자에 연결된 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.The method of claim 1, wherein the plurality of second type MOS transistors of the second driving unit have a drain, a source, and a gate, respectively, and a source of each of the second type MOS transistors is connected to the second supply voltage. A gate of the second type morph transistors of the second type MOS transistors are connected to an input signal, and a drain of each of the second type MOS transistors is connected to another terminal of the second electrostatic protection resistance means. 제1항 또는 제4항에 있어서, 상기의 다수의 제2형모스트랜지스터들은 앤모스트랜지스터들인 것을 특징으로하는 정전기 보호를 위한 출력버퍼.The output buffer of claim 1 or 4, wherein the plurality of second type morph transistors are NMOS transistors. 제1항에 있어서, 상기의 제1, 제2정전기 보호저항수단들은 각각 다수의 저항들이 병렬로 연결된 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.The output buffer for static electricity protection according to claim 1, wherein the first and second electrostatic protection resistance means are each connected in parallel. 제1항에 있어서, 상기의 제1구동부와 제1공급전압사이에 제3정전기 보호저항수단들을 더 구비한 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.The output buffer for static electricity protection according to claim 1, further comprising third electrostatic protection resistance means between the first driving part and the first supply voltage. 제6항에 있어서, 상기의 제3정전기 보호저항수단은 각각 다수의 저항들이 병렬로 연결된 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.The output buffer for static electricity protection according to claim 6, wherein each of the third electrostatic protection resistor means has a plurality of resistors connected in parallel. 제1항에 있어서, 상기의 제2구동부와 제2공급전압사이에 제4정전기 보호저항수단들을 더 구비한 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.The output buffer for static electricity protection according to claim 1, further comprising a fourth electrostatic protection resistance means between the second driver and the second supply voltage. 제6항에 있어서, 상기의 제4정전기 보호저항수단은 각각 다수의 저항들이 병렬로 연결된 것을 특징으로하는 정전기 보호를 위한 출력버퍼.The output buffer for static electricity protection according to claim 6, wherein the fourth electrostatic protection resistor means has a plurality of resistors connected in parallel. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950041539A 1995-11-15 1995-11-15 Output buffer for static protection KR970031322A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041539A KR970031322A (en) 1995-11-15 1995-11-15 Output buffer for static protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041539A KR970031322A (en) 1995-11-15 1995-11-15 Output buffer for static protection

Publications (1)

Publication Number Publication Date
KR970031322A true KR970031322A (en) 1997-06-26

Family

ID=66587174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041539A KR970031322A (en) 1995-11-15 1995-11-15 Output buffer for static protection

Country Status (1)

Country Link
KR (1) KR970031322A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000002089A (en) * 1998-06-17 2000-01-15 김영환 Circuit for protecting staticity discharge
KR100451380B1 (en) * 1997-08-07 2005-04-20 엘지.필립스 엘시디 주식회사 Antistatic Liquid Crystal Display Panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451380B1 (en) * 1997-08-07 2005-04-20 엘지.필립스 엘시디 주식회사 Antistatic Liquid Crystal Display Panel
KR20000002089A (en) * 1998-06-17 2000-01-15 김영환 Circuit for protecting staticity discharge

Similar Documents

Publication Publication Date Title
KR100518558B1 (en) Level shifter having low peak current
KR100282282B1 (en) Level shifter circuit that can operate reliably even when the power supply voltage is low
KR950007292A (en) Power-on signal generation circuit operates with low current consumption
KR940008260A (en) Integrated buffer circuit
KR930018850A (en) Output buffer device
KR960025301A (en) Driving circuit for liquid crystal display
KR970051131A (en) Sense Amplifier Output Control Circuit of Semiconductor Memory
KR940010529A (en) Input buffer
KR970072701A (en) Static electricity protection circuit
KR970031322A (en) Output buffer for static protection
KR960026761A (en) Interface circuit of semiconductor integrated circuit
KR960026787A (en) Integrated Circuit with Current Mode Sense Amplifier
KR950022128A (en) Transistor circuit
KR950012703A (en) Data input buffer of semiconductor memory device
KR960032132A (en) Constant voltage device
KR930003005B1 (en) Delay circuit
JP3197765B2 (en) Semiconductor device
KR880000972A (en) Static discharge protection circuit
KR950020750A (en) Redundancy Circuit of Semiconductor Device
KR100384785B1 (en) Esd protection circuit of semiconductor device
KR960006281A (en) Address buffer circuit of semiconductor device
KR910007239A (en) Push Pull Output Circuit
KR970055498A (en) Data input buffer
KR940008135A (en) MOS field effect transistor
KR19980050134A (en) Time delay device of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application