Claims (10)
출력버퍼에 있어서, 제1공급전압을 기준으로 하여 병렬로 연결된 다수의 제1형모스트랜지스터들로 구성된 제1구동부; 한 단자가 상기의 제1구동부에 연결되고, 다른 단자는 상기의 출력버퍼의 출력인 제1정전기 보호저항수단; 제2공급전압을 기준으로 하여 병렬로 연결된 다수의 제2형모스트랜지스터들로 구성된 제2구동부; 한 단자가 상기의 출력버퍼의 출력에 연결되고, 다른 단자는 상기의 제2구동부에 연결된 제2정전기 보호저항수단을 구비한 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.An output buffer comprising: a first driver comprising a plurality of first type MOS transistors connected in parallel with respect to a first supply voltage; One terminal connected to the first driving unit, and the other terminal comprises: first electrostatic protection resistance means which is an output of the output buffer; A second driver including a plurality of second type morph transistors connected in parallel with respect to the second supply voltage; An output buffer for electrostatic protection, characterized in that one terminal is connected to the output of the output buffer, and the other terminal has a second electrostatic protection resistance means connected to the second driving unit.
제1항에 있어서, 상기의 제1구동부의 다수의 제1형모스트랜지스터들은 각각 드레인, 소스 및 게이트를 가지며, 각각의 제1형모스트랜지스터들의 소스는 상기의 제1공급전압에 연결되고, 각각의 제1형모스트랜지스터들의 게이트는 입력신호에 연결되고, 각각의 제1형모스트랜지스터들의 드레인은 상기의 제1정전기 보호저항수단의 한 단자에 연결된 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.The plurality of first type MOS transistors of claim 1, wherein each of the plurality of first type MOS transistors has a drain, a source, and a gate, and a source of each of the first type MOS transistors is connected to the first supply voltage. The gates of the first type MOS transistors of the first buffer is connected to the input signal, the drain of each of the first type MOS transistors are connected to one terminal of the first electrostatic protection resistance means.
제1항 또는 제2항에 있어서, 상기의 다수의 제1형모스트랜지스터들은 피모스트랜지스터들인 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.3. The output buffer of claim 1 or 2, wherein the plurality of first type morph transistors are PMOS transistors.
제1항에 있어서, 상기의 제2구동부의 다수의 제2형모스트랜지스터들은 각각 드레인, 소스 및 게이트를 가지며, 각각의 제2형모스트랜지스터들의 소스는 상기의 제2공급전압에 연결되고, 각각의 제2형모스트랜지스터들의 게이트는 입력신호에 연결되고, 각각의 제2형모스트랜지스터들의 드레인은 상기의 제2정전기 보호저항수단의 다른 단자에 연결된 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.The method of claim 1, wherein the plurality of second type MOS transistors of the second driving unit have a drain, a source, and a gate, respectively, and a source of each of the second type MOS transistors is connected to the second supply voltage. A gate of the second type morph transistors of the second type MOS transistors are connected to an input signal, and a drain of each of the second type MOS transistors is connected to another terminal of the second electrostatic protection resistance means.
제1항 또는 제4항에 있어서, 상기의 다수의 제2형모스트랜지스터들은 앤모스트랜지스터들인 것을 특징으로하는 정전기 보호를 위한 출력버퍼.The output buffer of claim 1 or 4, wherein the plurality of second type morph transistors are NMOS transistors.
제1항에 있어서, 상기의 제1, 제2정전기 보호저항수단들은 각각 다수의 저항들이 병렬로 연결된 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.The output buffer for static electricity protection according to claim 1, wherein the first and second electrostatic protection resistance means are each connected in parallel.
제1항에 있어서, 상기의 제1구동부와 제1공급전압사이에 제3정전기 보호저항수단들을 더 구비한 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.The output buffer for static electricity protection according to claim 1, further comprising third electrostatic protection resistance means between the first driving part and the first supply voltage.
제6항에 있어서, 상기의 제3정전기 보호저항수단은 각각 다수의 저항들이 병렬로 연결된 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.The output buffer for static electricity protection according to claim 6, wherein each of the third electrostatic protection resistor means has a plurality of resistors connected in parallel.
제1항에 있어서, 상기의 제2구동부와 제2공급전압사이에 제4정전기 보호저항수단들을 더 구비한 것을 특징으로 하는 정전기 보호를 위한 출력버퍼.The output buffer for static electricity protection according to claim 1, further comprising a fourth electrostatic protection resistance means between the second driver and the second supply voltage.
제6항에 있어서, 상기의 제4정전기 보호저항수단은 각각 다수의 저항들이 병렬로 연결된 것을 특징으로하는 정전기 보호를 위한 출력버퍼.The output buffer for static electricity protection according to claim 6, wherein the fourth electrostatic protection resistor means has a plurality of resistors connected in parallel.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.