KR970029063A - 다양한 메모리 폭 및 길이를 갖는 시스템의 피지컬 어드레스 제어방법 - Google Patents

다양한 메모리 폭 및 길이를 갖는 시스템의 피지컬 어드레스 제어방법 Download PDF

Info

Publication number
KR970029063A
KR970029063A KR1019950044238A KR19950044238A KR970029063A KR 970029063 A KR970029063 A KR 970029063A KR 1019950044238 A KR1019950044238 A KR 1019950044238A KR 19950044238 A KR19950044238 A KR 19950044238A KR 970029063 A KR970029063 A KR 970029063A
Authority
KR
South Korea
Prior art keywords
address
physical address
memory
generating
banks
Prior art date
Application number
KR1019950044238A
Other languages
English (en)
Other versions
KR0154748B1 (ko
Inventor
서운식
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950044238A priority Critical patent/KR0154748B1/ko
Publication of KR970029063A publication Critical patent/KR970029063A/ko
Application granted granted Critical
Publication of KR0154748B1 publication Critical patent/KR0154748B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
다양한 사이즈의 뱅크들을 가지는 시스템의 피지컬 어드레스 발생방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
어드레스 핀을 최하위 비트에서부터 어떤 사이즈라도 연결만하면 어떠한 메모리라도 확장하여 쓸 수 있게 할 수 있는 시스템의 피지컬 어드레스 제어방법을 제공함에 있다.
3. 발명의 해결방법의 요지
다양한 메모리 길이, 어드레스 범위, 메모리 폭, 데이타 사이즈를 가지는 여러 종류의 메모리들 즉 뱅크들을 사이즈에 따라 공통 연결한 시스템의 피지컬 어드레스 제어방법에 있어서; 상기 각 뱅크별로 수치 레지스터에 대한 정보를 기억하는 래지스터부로부터 상기 각 뱅크별로 비교한 뒤 선택하기 위한 비교선택신호를 발생하는 과정과, 상기 비교선택신호와 어드레스 변동신호의 카운트신호 및 상기 메모리 폭신호에 따라 피지컬 어드레스를 발생하는 과정과, 상기 메모리 길이에 의해 피지컬 어드레스인 로우 어드레스와 컬럼 어드레스 및 하위 어드레스를 발생하는 과정을 가지고, 상기 피지컬 어드레스의 응답하여 상기 뱅크들 중 원하는 뱅크를 선택하여 구동시킬 수 있음을 특징으로 한다.
4. 발명이 중요한 용도
롬, 스태틱램, 디램을 혼재하여 사용하는 시스템에 적합하게 사용된다.

Description

다양한 메모리 폭 및 길이를 갖는 시스템의 피지컬 어드레스 제어방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따라 시스템을 제어하는 피지컬 어드레스를 발생하기 위한 블럭도,
제4도는 제3도에 대한 회로 블럭도,
제5도는 제4도에 도시된 비교 및 감지회로에 대한 개념도.

Claims (4)

  1. 다양한 메모리 길이, 어드레스 범위, 메모리 폭, 데이타 사이즈를 가지는 여러 종류의 메모리들 즉 뱅크들을 사이즈에 따라 공통 연결한 시스템의 피지컬 어드레스 제어방법에 있어서; 상기 각 뱅크별로 수치 레지스터에 대한 정보를 기억하는 래지스터부로부터 상기 각 뱅크별로 비교한 뒤 선택하기 위한 비교선택신호를 발생하는 과정과, 상기 비교선택신호와 어드레스 변동신호의 카운트신호 및 상기 메모리 폭신호에 따라 피지컬 어드레스를 발생하는 과정과, 상기 메모리 길이에 의해 피지컬 어드레스인 로우 어드레스와 컬럼 어드레스 및 하위 어드레스를 발생하는 과정을 가지고, 상기 피지컬 어드레스의 응답하여 상기 뱅크들 중 원하는 뱅크를 선택하여 구동시킬 수 있음을 특징으로 하는 시스템의 피지컬 어드레스 제어방법.
  2. 제1항에 있어서, 상기 뱅크들은 디램과 스태틱램과 마스트 롬 및 싱글 인라인 메모리 모듈로 구성됨을 특징으로 하는 시스템의 피지컬 어드레스 제어방법.
  3. 제1항에 있어서, 상기 피지컬 어드레스는 바이트단위임을 특징으로 하는 시스템의 피지컬 어드레스 제어방법.
  4. 제1항에 있어서, 상기 카운트신호는 상기 어드레스의 변동을 감지하는 상태감지회로로부터 상기 어드레스의 변동이 있을때마다 자동발생됨을 특징으로 하는 시스템의 피지컬 어드레스 제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950044238A 1995-11-28 1995-11-28 다양한 메모리 폭 및 길이를 갖는 시스템의 피지컬 어드레스 제어방법 KR0154748B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950044238A KR0154748B1 (ko) 1995-11-28 1995-11-28 다양한 메모리 폭 및 길이를 갖는 시스템의 피지컬 어드레스 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950044238A KR0154748B1 (ko) 1995-11-28 1995-11-28 다양한 메모리 폭 및 길이를 갖는 시스템의 피지컬 어드레스 제어방법

Publications (2)

Publication Number Publication Date
KR970029063A true KR970029063A (ko) 1997-06-26
KR0154748B1 KR0154748B1 (ko) 1998-11-16

Family

ID=19436041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044238A KR0154748B1 (ko) 1995-11-28 1995-11-28 다양한 메모리 폭 및 길이를 갖는 시스템의 피지컬 어드레스 제어방법

Country Status (1)

Country Link
KR (1) KR0154748B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504064B1 (ko) * 1997-12-25 2005-10-25 산요덴키가부시키가이샤 마이크로컴퓨터
KR100852590B1 (ko) * 2005-12-22 2008-08-14 산요덴키가부시키가이샤 메모리 제어 회로 및 메모리 제어 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451799B1 (ko) * 1999-11-22 2004-10-08 엘지전자 주식회사 운용 메모리부의 메모리 모듈

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504064B1 (ko) * 1997-12-25 2005-10-25 산요덴키가부시키가이샤 마이크로컴퓨터
KR100852590B1 (ko) * 2005-12-22 2008-08-14 산요덴키가부시키가이샤 메모리 제어 회로 및 메모리 제어 방법

Also Published As

Publication number Publication date
KR0154748B1 (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
KR960015578A (ko) 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치
KR970051182A (ko) 반도체 기억 장치
KR970051141A (ko) 단일 ras 신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 반도체 메모리장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR930005200A (ko) 메모리 모듈, 메모리 모듈의 제어방법 및 메모리 모듈을 사용하기 위한 고장비트 테이블을 설정하기 위한 방법
KR950006864A (ko) 다이나믹 ram
KR960015587A (ko) 동기 반도체 메모리 장치 및 동기 동적 램의 감지 과정을 제어하는 방법
KR950020732A (ko) 다이나믹 반도체 기억장치
KR940020416A (ko) 데이타 핀에서 직접 측정가능한 자기 리프레시 싸이클 타임을 갖는 다이나믹 RAM디바이스(Dynanmic random access memory device with self-refresh cycle time directly measurable data pin)
KR970029063A (ko) 다양한 메모리 폭 및 길이를 갖는 시스템의 피지컬 어드레스 제어방법
KR910006847A (ko) 기억용량이 다른 2종류의 확장메모리를 액세스하는 퍼스널컴퓨터
KR970059911A (ko) 리프레쉬 기능이 없는 dram 구성의 캐쉬 메모리 장치
KR970051327A (ko) 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리
KR100265589B1 (ko) 동기식 기억장치
KR950010084A (ko) 반도체 메모리 장치
KR910019059A (ko) 반도체 불휘발성 메모리장치
KR930008639A (ko) 메모리 콘트롤라 및 데이타 처리 시스템
KR920008751A (ko) 다중 페이지 디램에 대한 페이지의 예보를 위한 장치 및 방법
KR910010340A (ko) 확장 어드레싱 회로 및 접합기 카드
KR910006993A (ko) 캐시 동작용 선택성 어드레스 전이 검출 회로를 갖고 있는 메모리
KR970017600A (ko) 상이한 속도를 가진 메모리 어레이 뱅크를 구비한 반도체 메모리 장치
KR950034262A (ko) 저 전력 소비 반도체 메모리 장치
KR960001999A (ko) 메모리 뱅크 선택회로
KR970049576A (ko) 메모리 소자의 데이터 기입 제어 회로
KR970022762A (ko) 캐쉬 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee