Claims (11)
외부의 센스 증폭단으로부터 제어 받아 입/출력 패드를 제1풀업 및 제1풀다운 시키는 수단을 구비하는 출력버퍼에 있어서, 논리값 하이 레벨과 로우 레벨 사이의 레벨인 소정의 기준 레벨과 상기 입/출력 패드의 레벨을 비교하여 상기 입/출력 패드를 기준 레벨로 만드는 수단을 포함하는 것을 특징으로 하는 출력버퍼.An output buffer comprising means for firstly pulling up and firstly pulling input / output pads under control from an external sense amplifier stage, wherein the predetermined reference level and the input / output pad are a level between a logic high level and a low level. And means for making the input / output pads a reference level by comparing the levels of the input and output pads.
제1항에 있어서, 상기 입/출력 패드를 기준 레벨로 만드는 수단을 온/오프 제어하는 제어부를 더 포함하는 것을 특징으로 하는 출력버퍼.The output buffer of claim 1, further comprising a control unit for controlling on / off means for bringing the input / output pad to a reference level.
제2항에 있어서, 상기 입/출력 패드를 기준 레벨로 만드는 수단과 상기 입/출력 패드 사이를 상기 제어부의 출력에 의해 스위칭하는 스위칭 수단을 더 구비하는 것을 특징으로 하는 출력버퍼.3. The output buffer according to claim 2, further comprising switching means for switching between the input / output pads to a reference level and the input / output pads by the output of the controller.
제1항에 있어서, 상기 입/출력 패드를 기준 레벨로 만드는 수단은, 일 입력단이 상기 기준 레벨을 입력받으며, 타 입력단은 상기 입/출력 패드의 레벨을 입력받아 각 입력을 서로 비교한 후 소정값을 출력하는 비교수단; 및 상기 비교부의 출력을 입력받아 상기 입/출력 패드를 상기 기준 레벨로 제2풀업 및 제2풀다운 시키는 수단을 포함하는 것을 특징으로 하는 출력버퍼.According to claim 1, The means for making the input / output pads to the reference level, one input terminal receives the reference level, the other input terminal receives the level of the input / output pads and compares each input and then predetermined Comparison means for outputting a value; And means for receiving the output of the comparator and causing the input / output pads to pull up and down to the reference level.
제4항에 있어서, 상기 비교수단은 온/오프를 제어하는 제어부를 더 포함하는 것을 특징으로 하는 출력버퍼.The output buffer according to claim 4, wherein the comparison means further comprises a control unit for controlling on / off.
제5항에 있어서, 상기 제어부의 출력에 의해 상기 제2풀업 및 제2풀다운 시키는 수단과 상기 입/출력 패드 사이를 스위칭하는 스위칭 수단을 더 구비하는 것을 특징으로 하는 출력버퍼.6. The output buffer as claimed in claim 5, further comprising switching means for switching between the second pull-up and second pull-down means and the input / output pads by an output of the controller.
제5항에 있어서, 상기 비교수단은 상기 기준 레벨 보다 상기 입/출력 패드의 레벨이 클 경우 하이를, 상기 기준 레벨 보다 상기 입/출력 패드의 레벨이 적을 경우 로우를 출력하는 차동증폭기로 이루어지는 걱을 특징으로 하는 출력버퍼.6. The method of claim 5, wherein the comparison means comprises a differential amplifier for outputting a high when the level of the input / output pad is greater than the reference level and a low when the level of the input / output pad is less than the reference level. Output buffer, characterized in that.
제7항에 있어서, 상기 제1풀업 및 제2풀다운 수단은 차동증폭기의 출력을 게이트로 입력받는 풀업 트랜지스터 및 풀다운 트랜지스터로 이루어지는 것을 특징으로 하는 출력버퍼.8. The output buffer according to claim 7, wherein the first pull-up and second pull-down means comprise a pull-up transistor and a pull-down transistor which receive the output of the differential amplifier as a gate.
제8항에 있어서, 소오스는 공급전원단에 연결되고 드레인은 상기 차동증폭기의 출력단에 연결되며, 게이트는 상기 제어부에 연결되어 상기 입/출력 패드를 기준 레벨로 만드는 수단이 동작하지 않을 때 상기 풀업 트랜지스터 및 풀다운 트랜지스터의 게이트를 바이어스 잡아주는 PMOS트랜지스터를 더 포함하는 것을 특징으로 하는 출력버퍼.9. The apparatus of claim 8, wherein a source is connected to a supply power supply and a drain is connected to an output of the differential amplifier, and a gate is connected to the control unit so that the pull-up when the means for bringing the input / output pads to a reference level is inoperative. And a PMOS transistor for biasing the gates of the transistors and pull-down transistors.
제6항에 있어서, 상기 스위칭 수단은 상기 제어부의 출력신호를 게이트로 입력받아 NMOS 트랜지스터 및 상기 제어부의 반전된 출력신호를 게이트로 입력받는 PMOS 트랜지스터를 포함하는 전달게이트로 이루어지는 것을 특징으로 하는 출력버퍼.7. The output buffer as claimed in claim 6, wherein the switching means comprises a transfer gate including an NMOS transistor which receives an output signal of the controller as a gate and a PMOS transistor which receives an inverted output signal of the controller as a gate. .
제9항에 있어서, 상기 제어부는 쓰기 인에이블 신호, 칩 선택신호 및 어드레스가 전화되었을 때가 발생하는 펄스신호를 입력받는 낸드(NAND) 게이트 및 상기 낸드 게이트의 출력을 반전시켜 출력하는 인버터로 이루어지는 것을 특징으로 하는 출력버퍼.10. The method of claim 9, wherein the control unit comprises a NAND gate for receiving a write enable signal, a chip select signal, and a pulse signal generated when the address is switched, and an inverter for inverting and outputting the output of the NAND gate. Output buffer characterized by.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.