KR970018481A - 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프 및 그를 이용한 볼그리드 어레이 패킹 구조 - Google Patents

내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프 및 그를 이용한 볼그리드 어레이 패킹 구조 Download PDF

Info

Publication number
KR970018481A
KR970018481A KR1019950033328A KR19950033328A KR970018481A KR 970018481 A KR970018481 A KR 970018481A KR 1019950033328 A KR1019950033328 A KR 1019950033328A KR 19950033328 A KR19950033328 A KR 19950033328A KR 970018481 A KR970018481 A KR 970018481A
Authority
KR
South Korea
Prior art keywords
ball pad
ball
inner leads
tab tape
tape
Prior art date
Application number
KR1019950033328A
Other languages
English (en)
Other versions
KR0152575B1 (ko
Inventor
오세혁
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950033328A priority Critical patent/KR0152575B1/ko
Publication of KR970018481A publication Critical patent/KR970018481A/ko
Application granted granted Critical
Publication of KR0152575B1 publication Critical patent/KR0152575B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 탭 테이프(TAB tape)를 이용한 볼 그리드 어레이 패키지에 관한 것으로, 탭 테이프의 관통 구멍들 및 비아 홀들을 형성하지 않고 직접 내부리드들 과 각기 전기적 연결되는 볼 패드 패턴들을 동일면 상에 형성시켜 그 탭 테이프와 손상 및 변형을 방지하고, 그로 인한 작업 공정 수를 줄일 수 있으며, 상기 방열판을 설치하여 전원이 공급된 칩이 동작될 때 발생되는 열을 패키지의 외부로 신속히 방출시킬 수 있는 것이다.

Description

내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프 및 그를 이용한 볼그리드 어레이 패킹 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본발명에 의한 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 나타내는 평면도,
제3도는 본 발명의 일 실시예에 의한 내부리드와 볼 패드 패턴이 동일면 상의 형성된 탭 테이프를 이용한 패킹 구조를 나타내는 단면도.

Claims (12)

  1. 전도성 물질이 내표면 상에 코팅된 복수개의 관통 구멍을 갖는 절연성 테이프와; 그 절연상 테이프의 일측면 상에 형성된 복수개의 내부리드와; 상기 절연성 테이프의 다른 일측면 상에 형성된 복수개의 볼 패드 패턴와; 상기 복수개의 내부리드가 형성된 동일면 상에 형성되어 있으며, 그 내부리드들에 각각 대응되는 관통 구멍들을 전기적 연결되는 회로 패턴들과; 상기 내부리드들과 그들에 각기 대응되는 볼 패드 패턴들이 상기 관통 구멍들에 의해 전기적 연결된 탭 테이프에 있어서, 상기 복수개의 내부리드와, 복수개의 회로 패턴과, 복수개의 볼 패드 패턴들이 상기 절연성 테이프의 동일 일측면 상에 형성된 탭 테이프를 포함하며, 상기 내부리드들과 그들에 대응되는 볼 패드 패턴들이 각기 회로 패턴들에 의해 전기적 연결된 것을 특징으로 하는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프.
  2. 제1항에 있어서, 상기 탭 테이프의 칩이 실정된 영역이 노출된 것을 특징으로 하는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프.
  3. 제1항 또는 제2항에 있어서, 상기 칩이 실정된 영역이 노출된 부분의 내측으로 상기 내부리드들이 연장ㆍ형성된 것을 특징으로 하는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프.
  4. 복수개의 본딩패드들과 그 본딩패드들이 일측면 상에 형성된 칩과; 전도성 물질이 내표면 상에 코팅된 복수개의 관통 구멍을 갖는 절연성 테이프와, 그 절연상 테이프의 일측면 상에 형성되어 있으며, 상기 복수개의 본딩패드에 각기 대응하여 전기적 연결된 복수개의 내부리드와, 상기 절연성 테이프의 다른 일측면 상에 형성된 복수개의 볼 패드 패턴와, 상기 복수개의 내부리드가 형성된 동일면 상에 형성되어 있으며, 그 내부리드들에 각기 대응되는 관통 구멍들을 전기적 연결되는 회로 패턴들과, 상기 내부리드들과 그들에 각기 대응되는 볼 패드 패턴들이 상기 관통 구멍들을에 의해 전기적 연결된 탭 테이프와; 상기 탭 테이프의 상부면 상에 접착제에 의해 접착된 지지판을 포함하는 패킹 구조에 있어서, 상기 복수개의 내부리드들과, 상기 회로 패턴들과, 상기 복수개의 볼 패드 패턴들이 상기 절연성 테이프의 동일 일측면 상에 형성된 탭 테이프와; 상기 내부리드들과 그들에 대응되는 볼 패드 패턴들이 각기 회로 패턴들에 의해 전기적 연결되어 있으며, 상기 지지판의 상부면 상과 상기 칩의 상부면 상이 공통으로 접착제에 의해 접착된 방열판을 포함하는 것을 특징으로 하는 내부리드와 볼 패드 패턴이 동일면상에 형성된 탭 테이프를 이용한 볼 그리드 어레이 패킹 구조.
  5. 제4항에 있어서, 상기 지지판과 상기 방열판을 접착하는 접착제의 재질이 열전도성 접착제인 것을 특징으로 하는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 이용한 볼 그리드 어레이 패킹 구조.
  6. 제4항에 있어서, 상기 방열판의 재질이 듀랄미늄 및 구리 중의 어느 한 재질인 것을 특징으로 하는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 이용한 볼 그리드 어레이 패킹 구조.
  7. 제4항 또는 제6항에 있어서, 상기 방열판의 상부면 상에 적어도 하나 이상의 관통 구멍이 형성된 것을 특징으로 하는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 이용한 볼 그리드 어레이 패킹 구조.
  8. 복수개의 본딩패드들과, 그 본딩패드들이 일측면 상에 형성된 칩과; 전도성 물질이 내표면 상에 코팅된 복수개의 관통 구멍을 갖는 절연성 테이프와, 그 절연성 테이프의 일측면 상에 형성되어 있으며, 상기 복수개의 본딩패드에 각기 대응하여 전기적 연결된 복수개의 내부리드와, 상기 절연성 테이프의 다른 일측면 상에 형성된 복수개의 볼 패드 패턴와, 상기 복수개의 내부리드가 형성된 동일면 상에 형성되어 있으며, 그 내부리드들에 각기 대응되는 관통 구멍들을 전기적 연결되는 회로 패턴들과, 상기 내부리드들과 그들에 각기 대응되는 볼 패드 패턴들이 상기 관통 구멍들에 의해 전기적 연결된 탭 테이프와; 상기 탭 테이프의 상부면 상에 접착제에 의해 집착된 지지판을 포함하는 패킹 구조에 있어서, 상기 복수개의 내부리드들과, 상기 회로 패턴들과, 상기 복수개의 볼 패드 패턴들이 상기 절연성 테이프의 동일 일측면 상에 형성된 탭 테이프와; 상기 내부리드들과 그에 대응되는 볼 패드 패턴들이 각기 회로 패턴들에 의해 전기적 연결되어 있으며, 상기 탭 테이프의 일측면 상과 상기 칩의 일측면 상이 공통으로 접착제에 의해 질적 접착된 방열판을 포함하는 것을 특징으로 하는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 이용한 볼 그리드 어레이 패킹 구조.
  9. 제8항에 있어서, 상기 지지판과 상기 방열판을 접착하는 접착제의 재질이 열전도성 접착제인 것을 특징으로 하는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 이용한 볼 그리드 어레이 패킹 구조.
  10. 제8항에 있어서, 상기 방열판의 재질이 듀랄미늄 및 구리 중의 어느 한 재질인 것을 특징으로 하는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 이용한 볼 그리드 어레이 패킹 구조.
  11. 제8항에 있어서, 상기 방열판이 절곡된 것을 특징으로 하는 내부리드와 볼패드 패턴이 동일면 상에 형성된 탭 테이프를 이용한 볼 그리드 어레이 패킹 구조.
  12. 제8항, 제10항 및 제11항 중의 어느 한 항에 있어서, 상기 방열판의 상부면 사에 적어도 하나 이상의 관통 구멍이 형성된 것을 특징으로 하는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 이용한 볼 그리드 어레이 패킹 구조.
KR1019950033328A 1995-09-30 1995-09-30 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프 및 그를 이용한 볼 그리드 어레이 패킹 구조 KR0152575B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950033328A KR0152575B1 (ko) 1995-09-30 1995-09-30 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프 및 그를 이용한 볼 그리드 어레이 패킹 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033328A KR0152575B1 (ko) 1995-09-30 1995-09-30 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프 및 그를 이용한 볼 그리드 어레이 패킹 구조

Publications (2)

Publication Number Publication Date
KR970018481A true KR970018481A (ko) 1997-04-30
KR0152575B1 KR0152575B1 (ko) 1998-10-01

Family

ID=19428804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033328A KR0152575B1 (ko) 1995-09-30 1995-09-30 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프 및 그를 이용한 볼 그리드 어레이 패킹 구조

Country Status (1)

Country Link
KR (1) KR0152575B1 (ko)

Also Published As

Publication number Publication date
KR0152575B1 (ko) 1998-10-01

Similar Documents

Publication Publication Date Title
KR930017153A (ko) 반도체 장치
US5414299A (en) Semi-conductor device interconnect package assembly for improved package performance
US5869887A (en) Semiconductor package fabricated by using automated bonding tape
KR940022755A (ko) 반도체 장치 및 그 제조방법과 반도체장치용 리드프레임(Lead frame)
US5869889A (en) Thin power tape ball grid array package
KR960032659A (ko) 와이어 본드형 칩용 유기 칩 캐리어
KR960012397A (ko) 칩 사이즈 패키지형 반도체 장치의 제조 방법
KR940008061A (ko) 기판상의 칩 어셈블리 및 이의 제조 방법
KR980006167A (ko) 버텀리드 반도체 패키지
KR0155843B1 (ko) 반도체장치
KR970018481A (ko) 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프 및 그를 이용한 볼그리드 어레이 패킹 구조
KR960019683A (ko) 반도체 장치
KR920017219A (ko) 반도체장치와 반도체장치의 제조방법 및 테이프 캐리어
KR950006441Y1 (ko) 고 발열용 반도체 패키지
JPS58134450A (ja) 半導体装置およびその製造方法
KR100247909B1 (ko) 반도체장치
KR100385087B1 (ko) 멀티칩 반도체 모듈 및 그 제조 방법
KR100209761B1 (ko) 볼 그리드 어레이 패키지 및 그의 제조방법
JPH08250529A (ja) 樹脂封止型半導体装置及びその製造方法
KR20020039720A (ko) 열전달 효율이 높은 전력용 패키지
KR100427541B1 (ko) 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
JPH0982752A (ja) 半導体装置
JP3490780B2 (ja) 混成集積回路装置
KR970013233A (ko) 기판을 이용한 센터 패드(center pad)형태의 칩이 적용된 멀티칩 패키지
JPH06236944A (ja) 半導体実装における放熱装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee