KR970011621B1

KR970011621B1 - 냉각 디바이스

Info

Publication number: KR970011621B1
Application number: KR1019930026526A
Authority: KR
Inventors: 가즈오 사또; 미쯔히로 시끼다; 시게오 오하시; 도시오 하따다; 노리유끼 아시와께; 신지 다나까; 다께시 하라다; 유끼오 혼다
Original assignee: 가부시끼가이샤 히다찌세이사꾸쇼; 가나이 쯔또무
Priority date: 1992-12-07
Filing date: 1993-12-06
Publication date: 1997-07-12
Also published as: US5488255A; KR940016715A; EP0601516A1; DE69321446T2; EP0601516B1; DE69321446D1

Abstract

내용 없음

Description

냉각 디바이스

제1도는 본 발명의 제1실시예에 관한 냉각 디바이스를 실장한 계산기의 부분단면 사시도.

제2도는 냉각 디바이스의 반도체 패키지로의 실장상태를 도시한 사시도.

제3도는 냉각 디바이스의 구성과 구동원리를 도시한 설명도.

제4도는 냉각 디바이스의 구성과 구동원리를 도시한 설명도.

제5도는 구동전원과 냉각 디바이스의 전기 결합 상황을 도시한 개략 단면도.

제6도는 냉각 디바이스의 상하의 전극에 부가하는 전압파형을 도시한 도면.

제7도는 본 발명의 제2실시예의 냉각 디바이스의 상하의 전극에 부가하는 전압파형을 도시한 도면.

제8도는 본 발명의 제3실시예의 냉각 디바이스의 구동원리를 도시한 설명도.

제9도는 본 발명의 제3실시예의 냉각 디바이스의 구동원리를 도시한 설명도.

제10도는 본 발명의 제4실시예의 냉각 디바이스를 반도체 패키지에 실장한 상태를 도시한 사시도.

제11도는 본 발명의 제5실시예의 냉각 디바이스를 실장한 계산기 본체의 단면도.

제12도는 본 발명의 제5실시예의 냉각 디바이스를 실장한 계산기 본체의 단면도.

제13도는 본 발명의 제6실시예의 냉각 디바이스를 실장한 히트 파이프의 단면도.

제14도는 본 발명의 제7실시예의 전자 구동형 냉각 디바이스의 사시도.

제15도(a), 제15도(b)는 본 발명의 제7실시예의 전자 구동형 냉각 디바이스의 단면도 및 자장 발생 장치의 평면도.

제16도는 본 발명의 제8실시예의 전자 구동형 냉각 디바이스의 단면도.

제17도(a), 제17도(b), 제17도(c)는 본 발명의 제8실시예의 전자 구동형 냉각 디바이스의 자장 발생장치의 제작방법을 설명하는 도면.

제18도(a), 제18도(b)는 본 발명의 제9실시예의 전자 구동형 냉각 디바이스의 단면도 및 자장 발생 장치의 평면도.

제19도는 본 발명의 제10실시예의 전자 구동형 냉각 디바이스의 자장 발생 장치의 평면도.

제20도(a), 제20도(b)는 본 발명의 제11실시예의 전자 구동형 냉각 디바이스의 단면도 및 그 냉각 디바이스에 사용되는 자성막의 자화 상태를 나타낸 설명도.

제21도는 제12실시예의 전자 구동형 냉각 디바이스의 단면도.

제22도는 본 발명의 제13실시예의 전자 구동형 냉각 디바이스의 사시도.

제23도(a), 제23도(b)는 제13실시예의 전자 구동형 냉각 디바이스의 동작원리를 도시한 도면.

제24도는 제13실시예의 전자 구동형 냉각 디바이스의 각 코일에 전류를 흐르게 하는 타이밍을 도시한 타이밍도.

본 발명은 냉각 디바이스, 냉각 디바이스를 탑재한 반도체 패키지 및 이 반도체 패키지를 구비한 계산기에 관한 것으로, 특히 반도체 패키지 및 반도체 패키지를 탑재한 기판의 열을 배제하는데 적합한 냉각 디바이스에 관한 것이다.

근래, 전자회로의 집적화가 진행됨에 따라 전자회로를 형성해서 이루어진 반도체 칩을 패키징한 반도체 패키지를 탑재한 기판에서는 단위면적당 발열량이 증대하는 경향이 있다. 또, 여러가지의 반도체 패키지 및 전자부품을 실장한 프린트 배선기판등의 실장용 기판중에는 다른 반도체 패키지에 비해 발열량이 많은 반도체 패키지가 혼재하고 있는 것이 많다. 이러한 기판을 전자기기에 고밀도로 실장하는 경우 반도체 패키지의 동작을 안정하게 실행시키기 위해 반도체 패키지 또는 기판의 온도를 소정 값으로 유지할 필요가 있어 기판 표면 또는 전자기기에서 효율좋게 열을 배제해야만 한다.

이러한 반도체 패키지 기판 또는 이들을 실장한 전자장치에서 열을 배제하는 방법으로서, 예를 들면 계산기에 공기류를 발생시키는 대형 회전식 팬을 마련하는 기류를 여러개의 기판으로 분무하는 방법이 일본국 특허공개공보 평성2-130894호에 개시되어 있다.

또, 미니어쳐(miniature) 회전식 팬을 회로기판에 직접 설치해서 냉각하는 방법이 일본국 특허공개공보 평성2-83958호 및 일본국 특허공개공보 평성2-196454호에 개시되어 있다.

또, 미니어쳐 회전식 팬 대신에 압전진동자를 응용한 왕복운동형 팬을 회로기판에 직접 설치하는 방법이 일본국 특허공개공보 소화62-149158호에 개시되어 있다.

상기 종래기술에 있어서, 대형의 회전식 팬을 마련하여 기류를 여러개의 기판으로 분무하는 방법에서는 모든 기판에 기류를 균등하게 보내는 것이 어렵고, 또 기판내에 발열밀도가 높은 반도체 패키지가 혼재하고 있는 경우에는 각 소자를 균열하게 냉각하는 것이 어렵다. 또, 팬의 체적이 계산기에서 차지하는 비율이 큰 등의 문제점이 있었다.

또, 미니어쳐 회전식 팬이나 압전진동자를 응용한 왕복운동형 팬을 기판에 직접 설치하는 방법은 상기 종래기술에 있어서 곤란한 발열밀도가 높은 반도체 패키지가 혼재하고 있는 기판에 유효하다.

그러나, 미니어쳐 회전식 팬을 팬의 효율이 저하하는 경향이 있고, 또한 반도체 패키지로 공기류를 분무하기 위한 공간이 필요로 되어 기판면에 수직인 방향의 실장공간을 크게 마련하지 않으면 안된다. 또, 압전진동자를 응용한 왕복운동형 팬에 있어서도 팬에서 발생한 기류를 기판표면으로 분무하기 위해서는 팬의 기판표면으로부터의 위치를 높게 취할 필요가 있고, 한편 팬의 단면이 기판표면을 쓸어내는 듯한 실시 형태를 취해서 팬의 길이를 짧게하면 팬은 기판표면의 일부분을 주사할 뿐 냉각효율이 불충분하게 되는 문제점이 있었다.

본 발명의 목적은 매우 박형의 구조이며, 또한 방열효과가 높은 냉각 디바이스를 제공하여 높은 발열밀도를 갖는 반도체 패키지를 고밀도로 실장한 기판 및 전자기기를 가능하게 하는 것이다.

본 발명의 다른 목적은 기판을 고밀도로 실장하기 위해 저전압으로 구동되며, 또한 박형구조인 냉각 디바이스를 제공하는 것이다.

상기 목적을 달성하기 위해 본 발명은 양끝이 고정된 가요성막과 이 가요성막이 변형상태를 바꾸기 위한 가요성막 구동수단을 구비하는 반도체 패키지에 장착하는 냉각 디바이스를 제공한다.

하나의 국면에 있어서, 본 발명은 평면이 대항하도록 간격을 두고 배치한 한쌍의 평판, 평판의 양끝에 평판에 의해 공간을 형성하도록 배치한 한쌍의 측판 및 공간내에 배치하는 가요성막을 구비하고, 가요성막은 공간내에서 변형상태를 바꿀수 있도록 그 양끝을 각기 다른 평판의 다른 측판 부근에 고정시킨 냉각 디바이스를 제공한다.

다른 국면에 있어서, 본 발명은 표면을 절연한 한쌍의 평판전극, 간격을 두고 배치한 평판전극의 양끝에 평판전극에 의해 공간을 혀성하도록 마련한 한쌍의 측판, 공간내에 배치하는 도전성 가요성막 및 한쌍의 평판전극의 교대로 통전하는 통전수단을 구비하고, 가요성막은 공간내에서 변형상태를 바꿀수 있도록 그 양끝을 각기 다른 평판의 다른 측판 부근에 고정시키 냉각 디바이스를 제공한다.

또다른 국면에 있어서, 본 발명은 양끝이 유지된 자성 가요성막, 전기신호에 의해 자장을 발생하는 2개의 자장 발생 장치, 2개의 자장 발생 장치 사이에 조립되는 측판으로 이루어지고, 발생한 자장에 의해 자성 가요성막이 변형상태를 바꾸는 냉각 디바이스를 제공한다.

또다른 국면에 있어서, 본 발명은 전자회로를 형성해서 이루어진 반도체 칩, 반도체 칩을 탑재하고 반도체 칩에 전기신호를 입출력하는 입출력부를 구비한 기판, 반도체 칩에서 발생한 열을 배제하는 방열부품을 구비하여, 방열부품으로서 상기의 어느것인가 하나에 기재한 냉각 디바이스를 사용한 반도체 패키지를 제공한다.

상기의 본 발명의 냉각 디바이스 및 이 냉각 디바이스를 탑재한 반도체 패키지에서는 평면이 대항하도록 간격을 두고 배치한 평판전극과 그 양끝에 공간을 갖도록 마련한 측판으로 형성한 공간에 S자형으로 배치한 가요성막이 평판전극에 교대로 통전하는 것에 의해 통전된 전극과 가요성막 사이에서 발생하는 정전기력에 의해 통전된 전극의 표면에 밀착한다. 가요성막은 평판전극 사이의 공간내에서 변형상태를 변화할 수 있도록 그 양끝을 각기 다른 평판의 다른 측판 부근에 고정시키고 또한 평판간격을 횡단하는 부분이 생기도록 이완시킨 상태로 한 것이다.

이 때문에, 한쪽의 평판전극에 통전하면 평판면에 고정시킨 부분에서 수차로 가요성막이 밀착하는 것에 의해 가요성막의 평판간격을 횡단하는 부분이 평판의 평면을 따라 이동한다. 다른쪽의 평판전극에 통전하면 한쪽의 평판전극면에 밀착해 있던 가요성막이 이탈하여 다른쪽의 평판전극면에 밀착한다. 이때 가요성막의 평판간격을 횡단하는 부분이 역방향으로 이동한다. 이 동작을 반복하는 것에 의해 이 냉각 디바이스를 장착한 반도체 패키지로 따뜻해진 공간내의 공기는 배제된다.

가요성막은 반도체 패키지에 의해 가열된 평판전극의 표면에 밀착, 이탈을 반복하는 것에 의해 평판전극의 표면에 형성되는 밀착, 이탈을 반복하는 것에 의해 평판전극의 표면에 형성되는 열적인 경계층을 파괴하여 표면의 열전달을 촉진함과 동시에 가열된 냉각매체를 배출해서 주위로부터 새로운 냉각매체를 도입하는 작용을 갖는다. 팬에 의해 공기냉각에 있어서는 발열체 표면에 형성되는 열적인 경계층에 의해 표면으로부터의 열전달이 저해되는 것이 알려져 있고, 경계층의 두께를 얇게 하기 위해 풍속의 증가, 흐름을 혼란시키는 등의 대책이 도모되고 있다. 이것에 대해 본 발명에서는 전극판에 밀착한 막의 상면에 형성된 열적 경계층을 막과 함께 떼어버리므로 아주 효과적으로 열을 배제할 수 있게 된다. 이 작용은 압전진동자를 응용한 왕복운동형의 팬의 단면이 기판의 표면을 쓸어내는 듯한 움직임을 하는 종래의 냉각장치와의 큰 상위점이다.

또, 막은 가요성을 갖는 것을 사용하는 것에 의해 평판전극면의 거의 전역을 왕복운동할 수 있다.

가요성막을 소정의 온도에서 변형상태를 바꾸는 형성기억합금으로 형성하면, 반도체 패키지측의 평판이 반도체 패키지의 발열에 의해 가열되는 것에 의해 막이 반도체 패키지측의 평판에 떨어져 대향하는 평판측으로 이동하고, 대향하는 평판에 밀착한 막이 평판에 의해 냉각되어 재차 반도체 패키지의 평판으로 이동하도록 작용하여 냉각 디바이스내의 따뜻해진 공기는 배제된다.

또, 전자 구동형 냉각 디바이스는 2개의 자장 발생 장치 사이에 지지된 자성 가요성막을 자기력에 의해 상하로 구동하므로, 상기 정전기력을 사용한 것과 같은 작용을 갖고, 또 자장 발생 장치 간격을 좁게하는 것에 의해 박형구조의 냉각 디바이스가 가능하다.

또, 본 발명의 냉각 디바이스는 자기력을 이용해서 막을 구동하므로, 5V 이하의 저전압 구동이 가능하며 LSI칩과의 일체화가 용이하다.

또다른 국면에 있어서, 본 발명은 여러개의 반도체 패키지를 탑재한 기판, 기판을 실장하는 본체, 본체의 표면에 배치하여 정보를 입력하기 위한 키보드 및 정보를 표시하는 표시화면을 구비하고, 반도체 패키지의 적어도 하나는 기판 장착면의 반대측면으로 열을 배제하고, 방열부품은 상기의 어느것인가 하나에 하나에 기재한 냉각 디바이스를 사용하는 계산기를 제공한다.

반도체 패키지를 실장한 기판을 구비한 계산기중 발열량이 많은 반도체 패키지에 본 발명의 냉각 디바이스를 배치하고 구동전원으로 구동시키는 것에 의해 반도체 패키지의 승온을 억제하여 전자회로를 적정하게 구동시킬 수 있음과 동시에 기판의 온도 상승을 방지하여 계산기를 정상으로 동작시킬 수 있다.

본 발명의 제1실시예를 제1도~제6도에 의해 설명한다. 제1도는 계산기의 표면 및 내부구성을 설명하는 일부단면을 포함하는 부분 사시도이다. 계산기는 표시화면(803)을 구비하고 표면에 키보드(805)를 배치한 본체(800), 본체(800)의 내부에 배치된 여러가지의 반도체 패키지 및 전자부품을 탑재한 기판(8), 외부 커넥터(806), 디스크 드라이브(804)를 구비하고, 본체(800)에는 키보드측과 외부 커넥터측으로 계산기내의 공기를 순환시키기 위한 및 (802)를 형성하고 있다.

본체(800)내부의 편평한 공간에 설치된 기판(8)에는 발열밀도가 높은 반도체 패키지(2) 및 발열밀도가 낮은 반도체 패키지(20)이 혼재해서 다수 장착되어 있다.

기판(8)은 신호선 및 전원선등을 절연층을 거쳐 다층으로 배치한 다층배선기판으로서, 그 표면에 실장되는 반도체 패키지(2),(20) 및 다른 전자부품은 기판에 마련된 스루홀 및 표면층의 배선에 의해 전기결합을 실행한다.

발열밀도가 높은 반도체 패키지(2)에는 기판(8)과 반대면에 냉각 디바이스(1)을 열전도 접착제로 접착시켰다. 냉각 디바이스(1)을 탑재한 반도체 패키지(2)의 확대도를 제2도에 도시한다. 냉각 디바이스(1)은 표면에 절연층을 형성한 2개의 평판전극(31) 및 (32)를 간격을 두고 평행하게 대항시키고, 그 전극 끝에 측판(5) 및 (6)을 내부에 공간(37)을 형성하도록 배치함과 동시에 그 공간(37)에 양끝을 평판전극과 측판에 의해 고정된 가요성막(4)을 배치한 구조로 이루어진다. 가요성막(4)는 한쪽끝을 평판전극(31)과 측판(6)에 의해, 다른쪽 끝을 평판전극(32)와 측판(5)로 고정한다. 즉 가요성막(4)는 공간(37)을 횡단하도록 배치되고, 중간부는 S자형으로 탄성변형하고 있다.

본 실시예의 구성과 구동원리를 제2도, 제3도 및 제4도에 의해 더욱 상세하게 설명한다. 가요성막(4)에는 도전체를 사용하였다. 2개의 평판전극(31) 및 (32)와 가요성막(4)에서 인출된 3개의 배선(16)은 커텍터(15)를 거쳐 기판(8)의 배선에 의해 승압회로의 출력부, 접지(100) 및 스위치회로(102)와 접속되어 있다. 평판전극(31) 및 (32)의 재료로는 단결정 실리콘 웨이퍼를 사용하였다. 실리콘 웨이퍼의 표면에는 가열해서 산화하는 것에 의해 0.5~2.0μm 두께의 절연막(33)을 형성하고 있다. 본 실시예에 사용한 실리콘 웨이퍼의 두께는 약 0.35mm이다. 평판전극의 크기는 냉각해야할 반도체 패키지의 크기와 같은 20mm²으로 하였다. 2개의 평판전극의 간격은 1.30mm이지만, 이 값은 세라믹스의 측판(5)의 두께를 바꾸는 것에 의해 임의로 변경할 수 있다. 가요성막(4)로서 두께 5μm로 압연한 스텐레스 강철박을 사용하였다. 본 실시예에서는 냉각 디바이스의 전체 두께는 2mm로 되어 매우 박형의 냉각구조이다.

본 실시예에 있어서의 S자 부분의 구동의 원리는 다음과 같다. 가요성막(4)는 항상 전기적으로 접지되어 있다. 승압회로의 출력전압은 전압 인가시간을 제어하는 스위치회로(102)를 거쳐 냉각 디바이스의 상하의 평판전극(31),(32)에 교대로 부가된다.

제3도에 도시한 바와 같이 위쪽 평판전극(31)에 전압을 부가하면 가요성막(4) 사이에 정전력이 작용한다. 이 결과 가요성막은 S자 부분이 위쪽 평판전극(31)과의 접촉면적을 증가시키는 방향, 즉 도면의 우측방향으로 이동한다. 반대로 아래쪽 평판전극(32)에 전압을 부가하면, 동일한 작용에 의해 가요성막은 아래쪽 평판전극(32)와의 접촉면적을 증가시키는 방향, 즉 제4도에 도시한 바와 같이 도면의 좌측방향으로 이동한다.

이와같이 한쌍의 평판전극에 전압을 교대로 인가하는 것에 의해 평판 사이에 있는 가요성막(4)가 이동하고, 이 평판전극 사이의 공간내에 있는 공기는 이 공간으로부터 압축되고 외부에서 새로이 공기가 도입된다. 이 결과 냉각 디바이스를 탑재한 반도체 패키지(2)가 발생시킨 열에 의해 가열된 냉각 디바이스의 공간의 공기를 배출할 수 있어 결과적으로 반도체 패키지(2)를 냉각한다.

계산기로의 입력전압은 교류전압 100V를 교류/직류변환 어댑터를 사용해서 직류전압으로 변환해서 사용된다. 본 실시예의 계산기에 있어서는 전압 5V를 입력하고 있다. 계산기 내부에 입력한 전력의 일부는 계산기에 구비된 승압회로에 의해 표시화면용 직류전압 70V로 변환된다. 냉각 디바이스의 구동전압으로서는 이 직류전압 70V를 사용하였다.

제5도는 구동전압과 냉각 디바이스의 전기결합상황을 도시한 개략단면도이다. 승압회로(200)는 기판(8)로의 전원입력부(65)에 근접해서 배치하고, 이 승압회로(200)의 출력전압의 일부를 기판(8)내의 전원선을 경유하여 냉각 디바이스(1)에 인가하는 시간을 제어하는 스위치회로(102)로 인도한다. 또, 스위치회로(102)내에서 변환한 냉각 디바이스의 위쪽 전극용 및 아래쪽 전극용의 전압을 각각 기판(8)에 마련한 다른 전원선(66) 및 (67)에 재차 입력하고, 기판(8)에 마련한 스루홀에 결합한 커넥터(15a)와 냉각 디바이스의 양전극 및 가요성막에 결합한 배선을 부착한 커넥터(15b)를 결합하는 것에 의해 냉각 디바이스(1)에 공급하였다.

기판(8)에는 냉각 디바이스용 전원선(66) 및 (67)을 따로 따로 마련하고, 이 전원선이 배선된 양측의 층에는 절연층을 거쳐 접지층(100)을 배치하여 구동전압의 전압변화에 기인한 스위칭 노이즈의 신호선으로의 영향을 배제하였다.

냉각 디바이스로의 전압인가의 시각변화의 1예를 제6도에 도시한다.

도면에 있어서 각 전극으로의 전압인가시간 T 및 인가전압 V를 바꾸는 것에 의해 냉각 디바이스내의 가요성막 S자부분의 왕복 주파수가 변화한다. 본 실시예의 구성에 있어서의 가요성막(4)의 이동속도는 인가전압 70V에서 5m/s였다.

또, 본 실시예에 있어서는 냉각능력이 최적한 냉각 디바이스내의 가요성막 S자부분의 왕복 주파수는 20Hz였다. 또, 이 승압회로는 반도체 패키지 및 전자부품을 탑재한 기판과는 별도로 마련해도 좋다. 또, 본 실시예에서는 계산기로의 입력전압으로서 직류전압 5V, 냉각 디바이스의 구동전압으로서 전류전압 70V인 것에 대해서 설명하였지만, 각 전압모두 이것에 한정되는 것은 아니다.

특히 냉각 디바이스의 구동전압은 가요성막의 필요 응답 주파수에 맞게 가요성막의 개질, 두께 및 형상 등에 의해 변화시킬 필요가 있다. 또, 본 실시예에서는 냉각 디바이스의 상하 각 전극으로의 전압인가시간을 동일하게 하고 또한 교대로 인가하였지만, 반도체 패키지의 발열상태에 따라 상하 각 전극으로의 인가시간을 바꾸든지, 양 전극으로의 전압인가를 정지하는 정지시간을 연속적 또는 간헐적으로 마련하도록 해도 좋다.

또, 본 실시예에서 전원입력부(65)는 계산기의 본체에 부착하여 사용하였지만, 기판(8)에 고정해도 좋다.

또, 본 실시예에 있어서는 냉각 디바이스로의 전원공급을 기판내의 전원선에 의해 실시하였지만, 스위치회로(102)로부터의 출력과 접지를 커넥터에 결합하고, 냉각 디바이스에 부착한 커넥터와의 사이를 리드선으로 기판상에서 결선해도 좋다. 또, 이 경우 전원선을 노이즈 방지용 페라이트부재에 통과시켜서 결선한다. 이것에 의해 구동전압의 전압변화에 기인한 스위칭 노이즈의 신호선으로의 영향을 배제할 수 있다.

본 실시예에 의하면 반도체 패키지에 탑재한 냉각 디바이스를 구동하는 것에 의해 반도체 패키지가 발생시키는 열을 효율좋게 냉각할 수 있다.

또, 냉각 디바이스를 얇게 형성할 수 있으므로, 반도체 패키지에 냉각 디바이스를 탑재해도 전체의 두께를 얇게 할 수 있다.

또, 냉각 디바이스의 구동전압으로서 계산기에서 사용하고 있는 전압을 사용하는 것에 의해 냉각 디바이스용 전원을 별도로 마련할 필요가 없다.

본 발명의 제2의 실시예를 제7도를 사용해서 설명한다. 본 실시예에서는 상기 제1의 실시예에 대하여 제5도에 도시한 기판에 직류전압 70V용 승압회로와는 별도로 1KHz의 교류전압을 얻는 변환회로를 구비하고, 그 변환회로의 출력을 스위치회로(102)로 입력하고 있다는 점이 다르다. 교류전압을 냉각 디바이스에 인가하는 경우, 교류 주파수는 가요성막의 왕복운동의 주파수보다도 충분히 크게 취할 필요가 있어 1KHz로 하였다.

제7도는 스위치회로(102)를 거쳐 냉각 디바이스의 상하 전극에 각각 인가한 전압의 시간변화를 나타낸다. 상기 제1의 실시예와 마찬가지로 위쪽 전극으로의 전압인가시간과 아래쪽 전극으로의 전압인가시간을 각각 T로 하고, 각각의 전극에는 1KHz의 교류전압을 교대로 T시간씩 인가하였다.

본 실시예에 있어서도 상기 제1실시예와 마찬가지로 인가시간 T를 변화시킨 결과 S자부분의 왕복 주파수 20Hz에서 냉각 능력이 최적으로 되었다.

본 실시예에 의하면, 절연체 내부에서의 전하의 이동이 적기 때문에 절연막이 대전하기 쉽다고 하는 직류전압 구동의 결점을 해소하여 절연막의 대전을 방지하는 효과를 나타낸다.

본 발명의 제3의 실시예를 제8도 및 제9도로 설명한다. 본 실시예에서는 가요성막(9)로서 형상기억합금박을 사용하였다. 박은 그 온도가 T₁보다 낮은 상태에서 제9도와 같은 형상을 하고 있으며, 온도가 T₂보다 높은 상태에서 제8도와 같은 형상으로 된다. 여기에서 T₂>T₁이다. 박(9)가 반도체 패키지(2)에 의해 온도 T₂보다 높아지면, 박은 제8도의 상태로 된다. 그후, 상부의 평판에 접촉해서 박의 온도가 T₁보다 낮아지면, 반대로 제9도의 상태로 되돌아가 가열된다. 이상과 같이 본 실시예에 있어서 구동 에너지는 반도체 패키지(2)의 발열에 의해 공급되어 외부에서 막을 구동하는 전기배선이 불필요하다고 하는 이점이 있다.

본 발명의 제4의 실시예를 제10도에 도시한다. 본 실시예의 냉각 디바이스(1)은 상하의 평판전극(34),(38)에 상기 제1의 실시예와 마찬가지로 전압을 교대로 인가하여 냉각작용을 발생시키는 것이다. 여기에서는 상부의 평판전극(34)에 여러개의 열린구멍(341)이 마련되어 있고, 막(41)이 가열된 공기를 상하의 평판 사이의 공간에서 압출함과 동시에 상부의 차가운 공기(53)을 공간내로 도입하는 작용을 한다. 또 측판(5)의 일부분에 마련된 열린구멍(51)은 가열된 공기류(52)를 이 열린구멍에서 배출하는 작용을 한다.

이것에 의해 가열되어 배출된 공기가 들어가 재차 평판의 내부로 다시 흐르는 것을 방지할 수 있다. 또, 본 실시예에 있어서는 냉각 디바이스의 구조로서 평판전극을 사용한 것에 의해 설명하였지만, 상기 제3의 실시예에서 설명한 형상기억합금박을 사용한 구조에 의해서도 동일한 효과가 얻어진다.

또, 본 실시예에서는 열린구멍(341)을 여러개 마련한 예에 대해서 설명하였지만, 평판전극(34)에 형성하는 열린구멍을 하나라도 좋다.

본 발명의 제5의 실시예를 제11도에 도시한다. 제11도는 계산기의 본체(80)의 반도체 패키지를 실장한 기판의 개략 단면도이다. 다수의 반도체 패키지(21)을 탑재한 기판(81)과 대향해서 다수의 열린구멍을 갖는 평판전극(35)가 설치되고, 또 그 배후에 또하나의 평판전극(36)이 설치되어 있다. 가요성막(42)가 열린구멍을 갖는 평판전극(35)와의 접촉면적으로 늘리는 것에 의해 압출된 공기는 평판전극의 열린구멍에서 분무되어 반도체 패키지 표면을 냉각하는 기류(54)를 형성해서 본체(80)에 마련한 열린구멍(85)에서 배출된다.

본 실시예에 의하면, 박형의 본체 내부에 강제대류를 만드는 것이 낮은 소비전력하에서도 가능하게 된다. 또, 본 실시예에 있어서 제11도에 도시한 바와 같이 본체에 마련하는 열린구멍이 열린구멍(85)뿐인 경우에 같은 열린구멍에서 기류가 출입하므로, 전에 배출된 따뜻해진 공기를 재차 흡입하게 되어 냉각효율이 저감한다.

이 점을 개량한 것이 제12도에 도시한 것으로, 다른 위치에 열린구멍(86) 및 (87)을 마련하고, 각각의 열린구멍부에 체크밸브(88) 및 (89)을 마련한다. 여기에서 배출용 열린구멍(86)에는 본체(80)의 바깥둘레에 체크밸브(88)을, 흡입측 열린구멍(87)에는 본체(80)의 안쪽에 체크밸브(89)를 마련한다. 이들 체크밸브는 판스프링형상의 것이라면 좋고, 가요성막이 미가동상태에서는 본체(80)에 접촉하도록 위치하고, 가요성막이 가동상태에서는 압력차에 의해 탄성변형하는 것이라면 좋다.

이와같이 열린구멍부에 체크밸브를 마련하는 것에 의해 가요성막(42)의 작용에 의해 따듯해진 기류(54)는 열린구멍(86)에서 배출되고, 가요성막(42)가 평판전극(36)에 접촉하도록 이동하는 열린구멍(86)은 체크밸브(88)에 의해 닫혀지고, 체크밸브(89)가 안쪽으로 변형해서 열린구멍(87)에 열려 새로운 공기가 본체(80)내로 유입한다.

본 발명의 제6의 실시예를 제13도에 도시한다. 히트파이프(60)을 사용해서 반도체 패키지(22)에서 발생한 열을 핀(7)을 경유해서 계산기장치의 외부로 배출하고 있다. 냉각 디바이스(11)이 히트파이프의 고온측(61) 및 저온측(62)의 관내에 조립되어 있다. 각각의 관내에서는 냉각 매체가 기체 및 액체상태로 관의 내벽과 접해있다. 상기 실시예 1,4 및 5와 마찬가지로 정전력에 의해 냉각 디바이스를 작동시키는 것에 의해 냉각매체를 교반할 수 있어 벽면과 냉매의 열전달을 향상할 수 있다. 본 실시예는 냉각 디바이스를 아주 작게 제작할 수 있는 것에 의해 가능하게 된다.

본 실시예에 의하면 열전달 효율이 향상하기 때문에 히트파이프를 소형으로 할 수 있다.

또, 상기 제1~제6의 실시예에 있어서의 가요성막의 재료로서는 이미 기술한 금속박 이외에 표면에 금속을 증착한 수지막을 사용할 수 있다. 즉, 수지막도 정전력으로 금속과 마찬가지로 구동할 수 있다. 또, 냉각 디바이스를 제작하는 방법으로서는 금속의 압연재, 수지재료를 S자형으로 기계적으로 조립하는 방법 이외에, 평판전극면에 스퍼터 증착한 금속을 다음 공정에서 전극면으로부터 들뜨게하여 분리하는 등의 방법(희생층 에칭기술)이 적용가능하다.

또, 평판전극의 재료는 상술한 실리콘 단결정 웨이퍼에 한정되지 않으며, 평판구조 재료의 한면에 도전성 재료로 전극을 형성하고, 그 표면을 절연성 재료로 피복하는 것에 의해 목적이 달성된다.

예를들면 구조재로서 세라믹스, 전극재로서 금속, 절연재로서 수지등의 조합이 고려된다. 또, 도전성 재료의 저항값의 저항값이 충분히 높으면, 표면에 절연성 재료를 마련하지 않아도 막고 전극재료 사이에 정전력을 발생시킬 수 있다. 예를 들어 전극재료로서 SiC와 같은 세라믹스를 사용하면 좋다.

또, 상기 제1~제6의 실시예에서 평판전극은 평면이 평행하게 되도록 배치한 것에 대해서 설명하였지만, 평판전극은 평행일 필요는 없으며 테이퍼형상으로 되어 있어도 동일한 효과가 얻어진다.

본 발명의 제7실시예를 제14도, 제15도(a) 및 제15도(b)를 사용해서 설명한다. 제14도는 본 발명에 의한 전자 구동형 냉각 디바이스의 실시예의 구조를 도시한 사시도이다. 전자 구동형 냉각 디바이스는 가요성을 갖는 자성막(70), 막의 양끝을 유지하는 막 지지구조체(103) 및 (104), 지지구조체(103) 및 (104)에 유지된 막을 구동하는 상부 자장발생장치(73) 및 하부 자장발생장치(74), 자장발생장치에 전력을 공급하는 전원공급패드(105)로 이루어진다. 전자 구동형 냉각 디바이스는 냉각을 필요로 하는 반도체 패키지(90)상에 부착되며, 냉각 디바이스와 반도체 패키지(90)이 일체화 구조로 되어 있다. 전원공급패드(105)는 반도체 패키지(90)상에 형성된 전원패드(106)과 금선으로 접속된다. 또, 전원패드(106)은 반도체 패키지(90)에 마련된 리드(107)과 접속되어 있다. 측판에 의해 유지되어 있지 않은 부분의 자성막은 막내의 일부가 S자형의 변곡부를 갖도록 유지된다. 이 때, S자형의 변곡부는 탄성변형하고 있다.

자장발생장치(73) 및 (74)에 의한 자성막의 구동은 막의 변곡부가 이동하도록 구동한다. 상부 자장발생장치(73)에 5V의 전압을 공급한 경우 자성막의 변곡부 상면은 상부 자장발생장치(73)의 하면에 순차로 접하도록 이동한다. 한편, 상부 자장발생장치(73)의 공급하는 전압을 오프로 해서 하부 자장발생 장치(74)에 5V의 전압을 공급하면, 자성막의 S자형 변형부는 앞의 공정시와는 반대의 방향으로 이동한다. 이 동작을 수백 ms에서 수십 ms의 시간 간격으로 반복하는 것에 의해 상하의 자장발생 장치 사이의 존재하는 가열된 공기를 이 공간내에서 배제하여 전자 구동형 냉각 디바이스 아래에 배치된 반도체 패키지를 냉각한다.

제15도(a)는 본 실시예의 전자 구동형 냉각 디바이스의 단면도이다. 또, 제15도(b)는 자장발생장치의 주요부인 자장발생 플레이트이다. 전자 구동형 냉각 디바이스의 크기는 길이 20mm, 폭 20mm, 높이 2mm~5mm이다. 이 값은 1예로서, 그 크기(길이, 폭)는 냉각을 필요로 하는 LSI 칩과 거의 같은 크기로 한다. 자성막(70)에는 길이 20mm, 폭 15mm, 두께 5μm의 퍼멀로이박을 사용하였다. 상부 및 하부 자장발생장치는 절연체 기판(92) 및 (93), 코일패턴(95) 및 (96), 자성체(97) 및 (98)로 이루어진다.

자장발생장치의 코일패턴(95) 및 (96)은 반도체 미세가공기술을 이용해서 제작한다. 두께 500μm의 절연 기판(92) 및 (93)상에 두께 50~100μm의 동박을 접착한 후, 포토 리도그래피로 폭 50~100μm의 코일패턴(95) 및 (96)을 수십턴 형성하였다. 다음에, 코일패턴(95) 및 (96)내에 두께 50~100μm의 니켈 또는 퍼멀로이의 자성체(97) 및 (98)을 접착하였다.

마지막으로, 코일간 및 코일과 자성막간을 절연하기 위해 자장발생 플레이트 표면, 즉 코일패턴 및 자성체 표면상에 200℃ 이상의 내열성을 갖는 폴리이미드, 실리콘수지등의 수지(110) 및 (111)로 자장발생플레이트를 피복한다. 또, 절연피복에는 이들 수지에 비해 내압이 높은 산화실리콘, 질화실리콘 등을 사용하는 것도 가능하다. 동박의 두께 코일의 폭 및 턴수등은 자성막을 구동하기 위해 필요한 자기력의 크기에 따라 변경할 수 있다. 또, 코일패턴(95) 및 (96), 자성체(97) 및 (98)은 상기의 방법 이외에 전해도금법을 이용해도 제작할 수 있다.

제16도는 본 발명의 제8실시예의 전자 구동형 냉각 디바이스의 단면도이다. 또, 제17도(a), 제17도(b) 및 제17도(c)는 자장발생장치의 주요부인 자장밸생플레이트의 제작방법을 도시한 프로세스도이다. 제16도에 도시한 전자 구동형 냉각 디바이스는 제15도(a) 및 제15도(b)에 도시한 냉각 디바이스의 자장발생장치부를 변경한 것이다. 자장발생장치는 바깥둘레에 잘라냄부를 갖는 자성기판(112) 및 (113), 양 표면이 편평한 자성기판(115) 및 (116), 코일(117) 및 (118)로 이루어진다. 냉각 디바이스의 제작방법을 제17도(a), 제17도(b) 및 제17도(c)를 사용해서 설명한다.

바깥둘레에 잘라냄부를 갖는 자성기판(113)상에 편평한 자성기판(116)을 접합해서 기판 주변부에 홈을 형성한다. 다음에, 이 홈부에 절연피복된 동선을 수백회 감아 코일(118)로 하고, 수지로 코일(118)부분을 몰드한다. 바깥둘레에 잘라냄부를 갖는 자성기판 및 편평한 자성기판에는 퍼멀로이, 니켈, 코발트, 철등을 사용하였다. 코일에는 직경 0.2mm 이하의 동선을 사용하였다. 또, 홈부의 길이가 얕은 경우에는 바깥둘레에 잘라냄부를 갖는 자성기판과 편평한 자성기판이 일체화한 자성기판, 즉 측면에 오목형상의 홈이 있는 기판을 사용할 수 있다.

제15도(a)에 도시된 냉각 디바이스의 코일패턴은 포토 리도그래피를 사용해서 제작하고 있으므로, 코일패턴의 두께, 턴수에 제한이 있다. 자장의 강도는 코일의 턴수 및 코일내를 흐르는 전류에 비례한다. 따라서, 포토 리도그래피로 제작한 코일을 사용하는 자장발생플레이트는 박형 냉각 디바이스에는 적합하지만, 발생되는 자장의 강도에는 제한이 있다.

한편, 동선을 이용한 조립방식의 냉각 디바이스는 포토 리도그래피로 제작하는 코일에 비해 코일의 턴수 및 전류를 크게할 수 있어 강력한 자장이 얻어지는 반면, 디바이스의 두께는 4mm 이상으로 된다.

코일에 의해 발생하는 외부자장내에 있어서, 자성막에 사용하는 자기력은 외부자장의 기울기에 의존한다. 제15도(a), 제15도(b), 제16도, 제17도(a), 제17(b) 및 제17도(c)에 도시한 전자 구동형 냉각 디바이스는 상하에 형성한 한쌍의 평판형상의 자장발생플레이트를 사용하고 있으므로, 자성막부에서의 외부자장의 기울기가 작아 자성막에 작용하는 자기력은 작다.

본 발명의 제9실시예로서, 상하에 형성하는 한쌍의 자장발생플레이트를 분할하는 것에 의해 자성막부에 있어서의 자장의 기울기를 크게한 경우를 제18도(a) 및 제18도(b)를 사용해서 설명한다.

제18도(a)는 전자 구동형 냉각 디바이스의 단면도이고, 제18도(b)는 자장발생장치의 주요부인 분할형 자장발생플레이트이다.

제18도(a) 및 제18도(b)에 도시한 전자 구동형 냉각 디바이스는 제15도(a) 및 제15도(b)에 도시한 냉각 디바이스의 자장발생장치부를 스트라이프형상으로 5분할하고, 자장발생장치를 5개 마련한 것이다. 자장발생장치는 기판(120) 및 (121), 자성체(122)~(131), 코일(135)~(144)로 이루어진다.

각 자장발생장치로의 전원공급은 전원공급패드(150)~(159)에 의해 실행한다.

제18도(a)는 상부측 자성체(122)와 하부측 자성체(128)~(131)에서 자장이 발생하고 있는 상태를 나타낸다. 이 상태는 상부측 코일(135)와 하부측 코일(141)~(144)에 전류를 흐르게하는 것에 의해 얻어진다.

이 경우, S자형의 좌측은 상부측의 자성체(122)로 흡입되고, S자형상의 우측은 하부측의 자성체(128)~(131)로 흡인되고 있다. 본 방식에서는 분할된 자장발생장치에서 순차로 자장을 발생하는 것에 의해 자성막을 구동한다. 예를 들면, S자형상을 우측방향으로 이동시키는 경우 위쪽 코일(135)에서 (139)로 순차로 전류를 흐르게하는 것에 의해, 자성체(122)에서 (126)순으로 자장을 발생시키고, 아래쪽 코일에 흐르게하는 전류를 자성막의 이동에 따라 코일(140)에서 (144)순으로 오프로 한다. S자형상을 반대로 좌측방향으로 이동시키는 경우에는 상기와 반대의 전류공급을 실행한다.

분할형 자장발생장치에서는 자장을 발생하는 부분이 분할되어 있으므로, 하나의 전자장 발생장치에서 발생하는 자성막 부분에서의 자장의 기울기는 평판형 자장발생장치에 비해 크다. 따라서, 분할형 자장발생장치를 사용하는 것에 의해 자성막의 S자형 상부를 고속으로 이동시킬 수 있다. 제18도(a) 및 제18도(b)에 도시한 분할형구조는 동의 권선을 이용해서 제작하는 상기 제8의 실시예의 구조에도 적용하는 것이 가능하다. 자장발생장치의 분할수는 냉각 디바이스의 크기 및 자성막의 이동속도등으로 결정한다.

자성체에는 형상 이방성이라는 성질이 있다. 예를 들면, 자성체가 원주인 경우 자성체는 원주의 긴축방향으로 용이하게 자화된다.

즉, 자성체는 그 긴쪽방향으로 자화하기 쉬운 경향이 있다. 상기 제7의 실시예 및 본 실시예에서 설명한 전자 구동형 냉각 디바이스의 자장발생장치부에는 박판구조의 자성체 박판을 사용하고, 자성체 박판 주변에 배치한 코일에 전류를 흐르게해서 자장을 발생시키고 있다. 따라서, 상기 제7실시예 및 본 실시예에 있어서 자성체 박판의 자화의 방향은 자성체 박판면의 법선방향(판 두께 방향)이고, 자성체 박막이 자화되기 어렵다.

본 발명의 제10실시예로서, 자장발생장치의 자성체 박판을 세분할하여 자성체 박판이 박판면의 법선방향으로 자화되기 쉽도록 한 냉각 디바이스의 구조를 제19도에 도시한다. 제19도는 자성체박판을 세분할한 상태를 나타내는 자장발생플레이트의 평면도이다.

본 실시예의 냉각 디바이스의 단면구조는 상기 제9의 실시예의 것과 거의 동일하므로 생략한다. 도면에 도시한 바와 같이 본 실시예에서는 자성체(165)~(169)를 각각 40개로 미세하게 분할하고 있으므로, 각각의 자성체는 상기 제6실시예에서 설명한 구조에 비해 기판의 수직방향으로 자화되기 쉬워진다. 이 결과, 상기 실시예에 비해서 강한 자장이 형성된다. 또, 자성체의 분할수는 냉각 디바이스의 크기나 필요로 하는 자장의 강도에 의해 적절하게 변경시키는 것은 당연하다.

본 발명의 제11실시예를 제20(a) 및 제20도(b)에 의해 설명한다. 제20도(a)는 본 실시예의 전자 구동형 냉각 디바이스의 단면도, 제20도(b)는 자성막의 자화방향을 나타낸다.

본 실시예의 전자 구동형 냉각 디바이스는 상기 제9실시예에서 설명한 전자 구동형 냉각 디바이스의 일부를 변경한 것이다. 다음에 상위점을 설명한다.

(1) 자성막 재료를 보자력이 높은 자성체(영구자석)로 한다.

(2) 자장발생장치를 한쪽에만 마련하고, 교류전압으로 자장을 발생한다.

상기 제7~제10실시예에서는 상하에 배치한 여러개의 자장발생장치를 사용해서 자성막을 구동하였다. 이것은 막으로 보자력이 작은 퍼멀로이를 사용하였기 때문이다. 이것에 대해서 제20도(a) 및 제20도(b)에 도시한 바와 같이, 막면의 법선방향으로 자화를 유지한 자성체(영구자석)을 사용하면, 막을 관통하는 자력선 방향을 반전하는 것만으로 막을 상하로 구동할 수 있다. 자력선의 반전은 하나의 자장발생장치에 교류전압을 인가하는 것에 의해 얻어진다. 따라서, 본 실시예의 전자 구동형 냉각 디바이스에서는 하나의 자장발생장치로 자성막을 구동할 수 있다. 자장발생 장치에는 상기 제7~제10실시예에서 설명한 평판형 및 분할형 중 어느쪽을 사용해도 좋지만, 분할형쪽이 보다 큰 자기력으로 막을 구동할 수 있다.

본 발명의 제12실시예를 제21도에 의해 설명한다. 제21도는 본 실시예의 전자 구동형 냉각 디바이스의 단면도이다. 상기 제9 및 제10실시예에서 설명한 구조와 마찬가지로 분할한 자장발생장치를 사용해서 자성막을 구동한다. 본 실시예에서는 자장발생용 자성체 단면을 오목형상으로 하고, 각각에 코일을 감은 전자석(171)~(177) 및 (181)~(187)을 오목부가 대면하도록 기판에 배치하였다. 상기 제6 및 제7의 실시예에서 설명한 평판형의 자성체에서는 자성막과 평판형 자성체로 형성되는 자기회로는 오픈되어 있으므로, 자력선이 공간으로 발산되고 있다.

한편, 본 실시예에서는자형의 자성체를 사용해서 자성막과자형의 자성체로 형성되는 자기회로를 닫고(폐회로) 있으므로, 자력선은 거의 자기회로내에 가둬 넣어진다. 이 결과, 자성막에는 평판형의 자성체의 구조에 비해 큰 자기력이 작용하여 막을 고속으로 이동시킬 수 있다. 제21도는 전자석(171), (172) 및 (181)~(184)를 구동한 경우를 나타내고 있다. 이 경우, 상부측 전자석(171), (172), 하부측 전자석(181)~(184)와 자성막이 폐회로로 되어 있으며, S자형상의 좌측부분은 상부측 전자석(171), (172)로, S자형상의 우측부분은 하부측전자석(181)~(184)로 흡인되어 있다. 또, 상부측 전자석에 대향하는 하부측 전자석의 동작은 서로 반대의 관계로 되어 있다. 예를 들면, 상부측 전자석(171)이 온일때, 그것에 대한 하부측 전자석(187)은 오프로 되어 있다. 자성막(70)은 상부측 전자석(171)~(177)과 하부측 전자석(181)~(187)에 공급하는 전기신호를 제어하는 것에 의해 좌우로 이동시킨다. 자성막은 각 전자석에 의한 자기회로를 덮도록 이동한다.

본 발명의 제13도의 실시예를 제22도~제24도를 사용해서 설명한다. 제22도는 본 실시예의 전자 구동형 냉각 디바이스의 사시도이다. 또, 제23도는 동작원리를 도시한 도면이고, 제24도는 각 코일에 전류를 흐르게하는 타이밍을 도시한 타이밍도이다.

상기 제12실시예에서 설명한 냉각장치와 마찬가지로 자성막은 전자석에 의한 자기회로를 덮도록 이동한다. 본 실시예에서는 자장 발생용 자성체의 단면을 블록형상으로 하고, 볼록형상 부분에 전기적으로 독립한 여러개의 코일을 감은 구조로 되어 있다. 또, 코일은 제22도에 도시한 바와 같이 각 볼록부에 형성할지, 또는 제23도에 도시한 바와같이 1개건너 형성할지는 필요로 하는 자성막의 이동속도에 의해 결정된다.

자성막은 상하에 형성된 독립코일에 순차로 전류를 흐르게하는 것에 의해 스텝형상으로 이동한다. 상하의 코일에 흐르는 전류의 타이밍도를 제24도에 도시한다. 제23도에 도시한 바와 같이 상하에 형성한 8개의 코일(U1~U4, L1~L4)에 전류를 U1→U2→U3→U4→L1→L2→L3→L4→U1 순으로 흐르게 하면, 자성막은 철심의 각 볼록부와 자성막으로 형성되는 자기회로를 덮도록 이동한다. 상하의 코일 U1~L4까지 전류를 흐르게한 시점에서 자성막은 좌우로 한번 왕복한다. 따라서, 각 코일에 U1→U2→U3→U4→L1→L2→L3→L4→U1 순으로 전류를 흐르게하면, 자성막은 좌우로 왕복운동한다. 타이밍도상에 나타난 클럭의 주파수를 바꾸는 것에 의해 각 코일에 흐르는 전류의 시간을 변경할 수 있다.

상부측 코일과 하부측 코일에 전류를 흐르게한 경우의 자성막의 상태를 제23도에 도시한다. 제24도의 타이밍도 및 제23도의 자성막의 상태로 나타난 바와 같이 각 코일에 흐르게한 전류는 상하의 코일에 의해 반대의 관계로 되어 있다. 즉, 상부의 코일에 전류가 흐르고 있을 때, 그 코일에 상대해서 배치하고 있는 아래쪽 코일에는 전류가 흐르지 않는다. 반대로, 상부의 코일에 전류가 흐르고 있을 때에는 아래쪽 코일에는 전류가 흐르지 않게 되어 있다. 따라서, 액추에이터 구동시에 8개 있는 코일중 그 절반인 4개의 코일에 항상 전류가 흐르게 되어 있다. 본 실시예는 볼록한 부분에 코일을 형성하고 있으므로 제12실시예에 비해 제작이 용이하며, 박형이 가능하다는 이점을 갖고 있다.

제7~제10실시예에서 설명한 전자 구동형 냉각 디바이스는 2개의 자장발생장치플레이트 사이에 지지된 막을 자기력에 의해 상하로 구동하므로, 자장발생플레이트 간격을 좁게하는 것에 의해 두께 10mm 이하의 박형구조의 냉각 디바이스가 가능하다. 또, 본 발명의 냉각 디바이스는 자기력을 이용해서 막을 구동하므로, 5V 이하의 저전압 구동이 가능하며, LSI 칩과의 일체화가 가능하다.

또, 제7~제13실시예에서 기술한 냉각 디바이스를 반도체 패키지에 탑재하여 제1도에 도시한 바와 같은 계산기에 사용하면, 상기 제1~제6실실예의 냉각 디바이스와 마찬가지로 반도체 패키지 및 반도체 패키지 등을 탑재한 기판의 열을 효율적으로 배제할 수 있다.

이상으로 상세하게 기술한 바와 같이 본 발명에 의하면, 간격을 두고 대항시킨 한쌍의 평판과 그 사이에 배치한 막요소로 이루어지는 간단한 구성에 의해 냉각 디바이스를 형성할 수 있으므로, 회전형핀에 비해 박형의 구조로 냉각이 실행된다. 이 결과, 전자회로기판의 고밀도의 실장이 가능해진다.

또, 열적 경계층을 파괴하는 효과가 현저하고, 냉각성능이 높다. 또, 베어링등의 슬라이딩부분이 없으므로, 마모에 의한 수명저하가 없다. 소비전력이 현저하게 작다.

Claims

전자회로를 구비한 반도체칩을 탑재하고 상기 반도체칩으로 전기신호를 입출력하는 입출력부를 구비한 기판과 상기 기판상에 배치되고 상기 반도체칩에서 발생한 열을 배제하는 방열부품을 보팜하고, 상기 방열부품은 냉각디바이스이고, 상기 냉각 디바이스는 서로 간격을 갖고 대향하는 한쌍의 평판, 상기 평판의 양끝에 배치되고 상기 한쌍의 평판 사이의 공간을 규정하도록 접속된 한쌍의 측판 및 상기 공간내에 배치된 가요성막을 구비하고, 상기 평판중의 1개는 방열부재에 접속되어 있고, 상기 가요성막의 양끝은 상기 공간내에서 상기 가요성막의 형상을 변경하여 상기 공간내로 열을 배제하도록 상기 평판의 반대측의 다른 측판 부근에 고정되어 있는 것을 특징으로 하는 반도체 패키지.
전자회로를 구비한 반도체칩을 탑재하고 상기 반도체칩으로 전기신호를 입출력하는 입출력부를 구비한 기판과 상기 기판상에 배치되고 상기 반도체칩에서 발생한 열을 배제하는 방열부품을 포함하고, 상기 방열부품은 냉각디바이스이고, 상기 냉각디바이스는 그 표면이 절연되고 서로 반대측에서 배치된 한쌍의 평판전극, 간격을 갖고 상기 평판전극의 양끝에 배치되며, 상기 한쌍의 평판전극 사이의 공간을 규정하도록 접속된 한쌍의 측판, 상기 공간내에 배치되고 도전성을 갖는 가요성막 및 상기 한쌍의 평판전극에 교대로 통전하는 통전수단을 구비하고, 상기 평판전극 중의 1개는 발열부재에 접속되어 있고, 상기 가요성막의 양끝은 상기 공간내에서 형상을 변경할 수 있도록 다른 평판상의 다른 측판 부근에 고정되어 있는 것을 특징으로 하는 반도체 패키지.
여러개의 반도체 패키지를 탑재한 기판, 상기 기판을 실장하는 케이스, 상기 케이스의 표면에 배치되어 정보를 입력하기 위한 키보드 및 표시화면을 포함하고, 상기 반도체 패키지중의 적어도 1개는 상기 기판에 고정된 면과 반대측면에 배치된 방열부품을 포함하며, 상기 방열부품은 냉각 디바이스이고, 상기 냉각 디바이스는 서로 간격을 갖고 대향하는 한쌍의 평판, 상기 평판의 양끝에 배치되고 상기 한쌍의 평판 사이의 공간을 규정하도록 접속된 한쌍의 측판 및 상기 공간내에 배치된 가요성막을 구비하고, 상기 평판중의 1개는 발열부재에 접속되어 있고, 상기 가요성막의 양끝은 상기 공간내에서 상기 가요성막의 형상을 변경하여 상기 공간내로 열을 배제하도록 상기 평판의 반대측의 다른 측판 부근에 고정되어 있는 것을 특징으로 하는 계산기.
여러개의 반도체 패키지를 탑재한 기판, 상기 기판을 실장하는 케이스, 상기 케이스의 표면에 배치되어 정보를 입력하기 위한 키보드 및 표시화면을 포함하고, 상기 반도체 패키지중의 적어도 1개는 상기 기판에 고정된 면과 반대측면에 배치된 방열부품을 포함하며, 상기 방열부품은 냉각 디바이스이고, 상기 냉각 디바이스는 그 표면이 절연되고 서로 반대측에 배치된 한쌍의 평판전극, 간격을 갖고 상기 평판전극의 양끝에 배치되며, 상기 한쌍의 평판전극 사이의 공간을 규정하도록 접속된 한쌍의 측판, 상기 공간내에 배치되도록 도전성을 갖는 가요성막 및 상기 한쌍의 평판전극으로 교대로 통전하는 통전수단을 구비하고, 상기 평판전극 중의 1개는 발열부재에 접속되어 있고, 상기 가요성막의 양끝은 상기 공간내에서 형상을 변경할 수 있도록 다른 평판상의 다른 측판 부근에 고정되어 있는 것을 특징으로 하는 반도체 패키지.
여러개의 반도체 패키지를 탑재한 기판, 상기 기판을 실장하는 케이스, 상기 케이스의 표면에 배치되어 정보를 입력하기 위한 키보드 및 표시화면을 포함하고, 상기 반도체 패키지중의 적어도 1개는 상기 기판에 고정된 면과 반대측면에 배치된 냉각 디바이스 및 상기 냉각 디바이스를 구동하기 위한 구동전원을 구비하고, 상기 냉각 디바이스는 서로 간격을 갖고 대향하는 한쌍의 평판, 상기 평판의 양끝에 배치되고 상기 한쌍의 평판 사이의 공간을 규정하도록 접속된 한쌍의 측판 및 상기 공간내에 배치된 가요성막을 구비하고, 상기 평판 중의 1개는 발열부재에 접속되어 있고, 상기 평판은 전극이고, 상기 가요성막의 양끝은 상기 공간내에서 상기 가요성막의 형상을 변경하여 상기 공간내로 열을 배제하도록 상기 평판의 반대측의 다른 측판 부근에 고정되어 있는 것을 특징으로 하는 계산기.
양끝이 냉각 디바이스내에 탑재된 자성막, 전기신호에 의해 자장을 발생하는 2개의 자장발생장치 및 상기 2개의 자장발생장치 사이에 조립되는 측판을 구비하고, 상기 자장발생장치중의 하나는 발열부재에 접속되어 있고, 상기 자성막의 한쪽끝이 상기 자장발생장치중의 하나와 접촉하고 상기 자성막의 다른쪽 끝이 다른 하나의 자장발생장치와 접촉하고, 상기 측판에 의해 고정되지 않은 상기 자성막 부분의 일부가 탄성적으로 변형하는 것을 특징으로 하는 냉각 디바이스.
제6항에 있어서, 상기 2개의 자장발생장치는 각각의 독립된 여러개의 자장발생장치를 포함하는 것을 특징으로 하는 냉각 디바이스.
제7항에 있어서, 상기 자성막의 형상은 상기 독립된 여러개의 자장발생장치를 제어하는 것에 의해 변경되는 것을 특징으로 하는 냉각 디바이스.
전자회로를 구비한 반도체칩을 탑재하고 상기 반도체칩으로 전기신호를 입출력하는 입출력부를 구비한 기판과 상기 기판에 배치되고 상기 반도체칩에서 발생한 열을 배제하는 방열부품을 포함하고, 상기 방열부품은 냉각 디바이스이고, 상기 냉각 디바이스는 양끝이 냉각 디바이스내에 탑재된 자성막, 전기신호에 의해 자장을 발생하는 2개의 자장발생장치 및 상기 2개의 자장발생장치사이에 조립되는 측판을 구비하고, 상기 자장발생장치중의 하나는 발열부재에 접속되어 있고, 상기 자성막의 한쪽끝이 상기 자장발생장치중의 하나와 접촉하는 상기 자성막의 다른쪽 끝이 다른 하나의 자장발생장치와 접촉하고, 상기 측판에 의해 고정되지 않은 상기 자성막 부분의 일부가 탄성적으로 변형하는 것을 특징으로 하는 반도체 패키지.
여러개의 반도체 패키지를 탑재한 기판, 상기 기판을 실장하는 케이스, 상기 케이스의 표면에 배치되어 정보를 입력하기 위한 키보드 및 표시화면을 포함하고, 상기 반도체 패키지중의 적어도 1개는 상기 기판에 고정된 면과 반대측면에 배치된 방열부품을 포함하며, 상기 방열부품은 냉각 디바이스이고, 상기 냉각 디바이스는 양끝이 디바이스내에 탑재된 자성막, 전기신호에 의해 자장을 발생하는 2개의 자장발생장치 및 상기 2개의 자장발생장치 사이에 조립되는 측판을 구비하고, 상기 자장발생장치중의 하나는 발열부재에 접속되어 있고, 상기 자성막의 한쪽끝이 상기 자장발생장치중의 하나와 접촉하고 상기 자성막의 다른쪽 끝이 다른 하나의 자장발생장치와 접촉하고, 상기 측판에 의해 고정되지 않은 상기 자성막 부분의 일부가 탄성적으로 변형하는 것을 특징으로 하는 계산기.